JPH02226915A - D/a変換回路 - Google Patents
D/a変換回路Info
- Publication number
- JPH02226915A JPH02226915A JP4791389A JP4791389A JPH02226915A JP H02226915 A JPH02226915 A JP H02226915A JP 4791389 A JP4791389 A JP 4791389A JP 4791389 A JP4791389 A JP 4791389A JP H02226915 A JPH02226915 A JP H02226915A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- transistor
- current source
- voltage
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 11
- 238000010586 diagram Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はD/A変換回路に関する。
この発明は、D/A変換回路において、定電流源回路の
定電流用トランジスタのゲートと接地との間に可変電圧
源を接続することによって、安定した定電流特性を有し
、かつ大きなダイナミックレンジの出力信号を得ること
ができるようにしたものである。
定電流用トランジスタのゲートと接地との間に可変電圧
源を接続することによって、安定した定電流特性を有し
、かつ大きなダイナミックレンジの出力信号を得ること
ができるようにしたものである。
(従来の技術〕
デジタル信号をアナログ信号に変換するD/A変換回路
が知られている。これは、例えば特開昭58−2026
21号公報に記載されたもののように、20〜2″1の
それぞれに対応する電流を出力するための複数の電流源
回路が設けられ、これらの電流源回路のそれぞれに備え
られたスイッチング手段のオン・オフがデジタル入力信
号によって制御される。そして、このデジタル入力信号
に応じた電流が定電流源回路から出力されることにより
デジタル入力信号がアナログ信号に変換される。
が知られている。これは、例えば特開昭58−2026
21号公報に記載されたもののように、20〜2″1の
それぞれに対応する電流を出力するための複数の電流源
回路が設けられ、これらの電流源回路のそれぞれに備え
られたスイッチング手段のオン・オフがデジタル入力信
号によって制御される。そして、このデジタル入力信号
に応じた電流が定電流源回路から出力されることにより
デジタル入力信号がアナログ信号に変換される。
第2図は従来のD/A変喚回路の一例を示す回路図であ
る。
る。
同図において、電源端子(1)がスイッチング用のトラ
ンジスタT、のドレインに接続され、このトランジスタ
TI、のゲートは入力端子(2,)に接続される。そし
て、このトランジスタT、のソースは定電流用のトラン
ジスタTI2のドレインに接続される。また、このトラ
ンジスタTltのゲートは接地され、ソースは定電流源
(3,)に接続される。これらのトランジスタTll+
T1g及び定電流源(3θによって、例えば2°に対応
する定電?A源回路C6が構成される。
ンジスタT、のドレインに接続され、このトランジスタ
TI、のゲートは入力端子(2,)に接続される。そし
て、このトランジスタT、のソースは定電流用のトラン
ジスタTI2のドレインに接続される。また、このトラ
ンジスタTltのゲートは接地され、ソースは定電流源
(3,)に接続される。これらのトランジスタTll+
T1g及び定電流源(3θによって、例えば2°に対応
する定電?A源回路C6が構成される。
そして、上述した定電流源回路C3と同様に構成された
複数の定電流源回路01〜Cnのスイッチング用のトラ
ンジスタTI□〜Tn、のドレインが電源端子(1)に
接続され、トランジスタT目〜Tn。
複数の定電流源回路01〜Cnのスイッチング用のトラ
ンジスタTI□〜Tn、のドレインが電源端子(1)に
接続され、トランジスタT目〜Tn。
とトランジスタTI!〜Tn、との接続中点P、−Pn
が出力端子(4)に接続される。
が出力端子(4)に接続される。
そして、定電流源(31)〜(3n)はそれぞれ2°〜
2 ′1−1 に対応した重み付けがなされており、入
力端子(2I)〜(2n)のそれぞれに、2進数である
1ビット単位の信号“1”又は“0”が供給されると、
供給された1ビット単位の信号に応答して、各定電流源
回路C,〜Cnの中点P1〜Pnから2°〜2+1−1
に対応した値が出力され、その合計電流が出力端子(4
)に得られる。こうして、入力端子(21)〜(2n)
に供給されるデジタル信号に対応した値の電流I。U、
が出力端子(4)に得られ、これによってデジタル信号
がアナログ信号に変換されるものである。
2 ′1−1 に対応した重み付けがなされており、入
力端子(2I)〜(2n)のそれぞれに、2進数である
1ビット単位の信号“1”又は“0”が供給されると、
供給された1ビット単位の信号に応答して、各定電流源
回路C,〜Cnの中点P1〜Pnから2°〜2+1−1
に対応した値が出力され、その合計電流が出力端子(4
)に得られる。こうして、入力端子(21)〜(2n)
に供給されるデジタル信号に対応した値の電流I。U、
が出力端子(4)に得られ、これによってデジタル信号
がアナログ信号に変換されるものである。
ところで、例えば定電流源回路C1において、トランジ
スタT’+zはトランジスタTl+の飽和状態における
定電流性、つまり、ドレイン−ソース間の電位差による
電流値の変動を抑制する機能を有するものである。
スタT’+zはトランジスタTl+の飽和状態における
定電流性、つまり、ドレイン−ソース間の電位差による
電流値の変動を抑制する機能を有するものである。
そこで、トランジスタTllが飽和の状態に達する条件
について、考えてみる。
について、考えてみる。
さて、トランジスタが飽和状態に達する条件は、次式の
ようになることが知られている。
ようになることが知られている。
■。=VG3 VTH
ただし、VOSはドレイン−ソース間電圧、■。。
はゲート−ソース間電圧、vTHはスレッショールド電
圧である。
圧である。
トランジスタT11のゲートに供給される電圧は、その
特性上3■付近のものが使用される。また、電源電圧は
通常5■である。そこで、最悪の場合を考えて、トラン
ジスタTllのスレッショールド電圧を−t、OVとす
れば、トランジスタTllのドレイン−ソース間電圧■
。5.は上記式より、Vosl=(2) (1)=
IVとなる。したがって、トランジスタTIlと’
I”12との接続中点P、の電位は4vとなる。
特性上3■付近のものが使用される。また、電源電圧は
通常5■である。そこで、最悪の場合を考えて、トラン
ジスタTllのスレッショールド電圧を−t、OVとす
れば、トランジスタTllのドレイン−ソース間電圧■
。5.は上記式より、Vosl=(2) (1)=
IVとなる。したがって、トランジスタTIlと’
I”12との接続中点P、の電位は4vとなる。
次に、トランジスタT1!についての飽和条件を考える
と、このトランジスタTt□のゲート電圧はOv、スレ
ッショールド電圧は一1v、点ptの電位は4■である
ので、このトランジスタT+zのドレイン−ソース間電
圧■。、!は VI、5z=(4) (1)= 3Vとなる。
と、このトランジスタTt□のゲート電圧はOv、スレ
ッショールド電圧は一1v、点ptの電位は4■である
ので、このトランジスタT+zのドレイン−ソース間電
圧■。、!は VI、5z=(4) (1)= 3Vとなる。
ところが、トランジスタTHのドレインは出力端子(4
)に接続されているので、そのダイナミックレンジは2
v1.必要である。したがって、接続中点P1の電位を
限界の4■としても、トランジスタT、zのドレイン−
ソー不問電圧VD0 は−2■となり、上記式のトラン
ジスタT12の飽和条件である一3■を満足できないも
のとなってしまう。
)に接続されているので、そのダイナミックレンジは2
v1.必要である。したがって、接続中点P1の電位を
限界の4■としても、トランジスタT、zのドレイン−
ソー不問電圧VD0 は−2■となり、上記式のトラン
ジスタT12の飽和条件である一3■を満足できないも
のとなってしまう。
この飽和条件を満足させるためには、ダイナミックレン
ジをlV、−、と小さなものにしなければならず、これ
では充分な出力を得ることはできない。
ジをlV、−、と小さなものにしなければならず、これ
では充分な出力を得ることはできない。
これは、つまり、接続中点P+ の電位の変化が大きな
ものとなってしまい、定電流源回路C+の定電流特性に
悪影響を与えてしまう。これは、定電流源回路CIと同
様な構成とされた他の定電流源回路にも発生するもので
あり、D/A変換回路全体の特性を劣化させてしまう。
ものとなってしまい、定電流源回路C+の定電流特性に
悪影響を与えてしまう。これは、定電流源回路CIと同
様な構成とされた他の定電流源回路にも発生するもので
あり、D/A変換回路全体の特性を劣化させてしまう。
そこで、この発明は、D/A変換回路の定電流源回路の
定電流用のトランジスタのゲートに可変電圧源からの電
圧を供給して、定電流源回路のスイッチング用のトラン
ジスタと定電流用のトランジスタとが共にその飽和条件
を満足した状態で、必要なダイナミックレンジの出力信
号を得ることができるようにしたものである。
定電流用のトランジスタのゲートに可変電圧源からの電
圧を供給して、定電流源回路のスイッチング用のトラン
ジスタと定電流用のトランジスタとが共にその飽和条件
を満足した状態で、必要なダイナミックレンジの出力信
号を得ることができるようにしたものである。
[作用〕
D/A変換回路の定電流源回路の定電流特性が向上され
るとともに、大きなダイナミックレンジの出力信号を得
ることができる。
るとともに、大きなダイナミックレンジの出力信号を得
ることができる。
第1図はこの発明の一実施例の回路図であり、第2図例
と同等なものには同一の符号が付しである。
と同等なものには同一の符号が付しである。
この第1図例と第2図例との異なるところは、複数の定
電流源回路CN、〜CNnの定電流用のトランジスタ’
Lx〜Tn、のそれぞれのゲートと接地との間に可変電
圧源S、〜Snが接続されていることである。
電流源回路CN、〜CNnの定電流用のトランジスタ’
Lx〜Tn、のそれぞれのゲートと接地との間に可変電
圧源S、〜Snが接続されていることである。
そして、この第1図例について定電流源回路CN、を例
にして、以下に説明する。
にして、以下に説明する。
まず、電源電圧VDDを5■、トランジスタT11のゲ
ートに供給される電圧を3■、トランジスタTll及び
Tllのスレッショールド電圧を一1■、可変電圧[S
+の電圧つまりトランジスタT11のゲート電圧をt
Vとすると、トランジスタTI+の飽和条件を満足する
ドレイン−ソース間電圧Vf1mlは、 V+es+−(2) (1)= IVとなり、ト
ランジスタT I IとTllとの接続中点P。
ートに供給される電圧を3■、トランジスタTll及び
Tllのスレッショールド電圧を一1■、可変電圧[S
+の電圧つまりトランジスタT11のゲート電圧をt
Vとすると、トランジスタTI+の飽和条件を満足する
ドレイン−ソース間電圧Vf1mlは、 V+es+−(2) (1)= IVとなり、ト
ランジスタT I IとTllとの接続中点P。
の電位は4■となる。そして、トランジスタTl!の飽
和条件を満足するドレイン−ソース間電圧V0は、 Vast−(3) (1)= 2Vとなる。
和条件を満足するドレイン−ソース間電圧V0は、 Vast−(3) (1)= 2Vとなる。
さて、ダイナミックレンジを2■、、とするに必要なト
ランジスタT1□のドレイン−ソース間電圧v oss
は一2■であるので、これは、上記式で示した飽和条件
を満足するものであり、両トランジスタT、及びT1!
の飽和条件が満足されるので、定電流源回路CN、は安
定した定電流特性となる。
ランジスタT1□のドレイン−ソース間電圧v oss
は一2■であるので、これは、上記式で示した飽和条件
を満足するものであり、両トランジスタT、及びT1!
の飽和条件が満足されるので、定電流源回路CN、は安
定した定電流特性となる。
そして、可変電圧源Slの電圧値を1■よりも高い値の
ものとすれば、トランジスタTl!の飽和条件を満たす
ドレイン−ソース間電圧も高いものとなり、ダイナミッ
クレンジを2■、、よりも大きなものとすることができ
る。
ものとすれば、トランジスタTl!の飽和条件を満たす
ドレイン−ソース間電圧も高いものとなり、ダイナミッ
クレンジを2■、、よりも大きなものとすることができ
る。
そして、他の定電流源回路CN、〜CNnは、定電流源
回路CN l と同様な構成となっているので、定電流
源回路CN t−CN nも定電流源回路CN + と
同様に安定した定電流特性となる。
回路CN l と同様な構成となっているので、定電流
源回路CN t−CN nも定電流源回路CN + と
同様に安定した定電流特性となる。
なお、この発明は、N形のトランジスタ又はP形のトラ
ンジスタのどちらを用いても実現することができる。
ンジスタのどちらを用いても実現することができる。
こうして、この発明によれば、定電流源回路CN、〜C
Nnの定電流用のトランジスタTl!〜Tn2のそれぞ
れのゲートと接地との間に可変電圧源を接続するように
したので、必要とする出力値のダイナミックレンジに応
じて、この可変電圧源の電圧値を制御して、定電流源回
路CN、〜CNnのスイッチング用のトランジスタT
ll−T n (と定電流用のトランジスタT12〜T
n!との飽和条件を満足させることができ、安定した定
電流特性を得ることができる。
Nnの定電流用のトランジスタTl!〜Tn2のそれぞ
れのゲートと接地との間に可変電圧源を接続するように
したので、必要とする出力値のダイナミックレンジに応
じて、この可変電圧源の電圧値を制御して、定電流源回
路CN、〜CNnのスイッチング用のトランジスタT
ll−T n (と定電流用のトランジスタT12〜T
n!との飽和条件を満足させることができ、安定した定
電流特性を得ることができる。
また、この発明によれば、可変電圧源の電圧値を制御す
ることによって、定電流源回路から大きなダイナミック
レンジの出力信号、つまり大きな振幅の出力信号をi3
ることができるので、D/A変換回路の出力段の増幅器
を省略することができる。
ることによって、定電流源回路から大きなダイナミック
レンジの出力信号、つまり大きな振幅の出力信号をi3
ることができるので、D/A変換回路の出力段の増幅器
を省略することができる。
第1図はこの発明の一実施例の回路図、第2図は従来例
を示す図である。 (1)は電源端子、(2、) 〜(2n)は入力端子、
(31)〜(3n)は定電流源、(4)は出力端子、S
、〜Snは可変電圧源、T 11 ’= T n +
+ T l 2〜T n 2はトランジスタである。
を示す図である。 (1)は電源端子、(2、) 〜(2n)は入力端子、
(31)〜(3n)は定電流源、(4)は出力端子、S
、〜Snは可変電圧源、T 11 ’= T n +
+ T l 2〜T n 2はトランジスタである。
Claims (1)
- 【特許請求の範囲】 複数の定電流源回路を有するD/A変換回路において、 上記複数の定電流源回路のそれぞれは、 入力信号がそのゲートに供給される第1のトランジスタ
と、 上記第1のトランジスタに直列に接続される第2のトラ
ンジスタと、 上記第2のトランジスタのゲートと接地との間に接続さ
れる可変電圧源と、 上記第2のトランジスタに直列に接続される定電流源と
を備えるようにしたD/A変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4791389A JPH02226915A (ja) | 1989-02-28 | 1989-02-28 | D/a変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4791389A JPH02226915A (ja) | 1989-02-28 | 1989-02-28 | D/a変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02226915A true JPH02226915A (ja) | 1990-09-10 |
Family
ID=12788608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4791389A Pending JPH02226915A (ja) | 1989-02-28 | 1989-02-28 | D/a変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02226915A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04310020A (ja) * | 1991-04-08 | 1992-11-02 | Toshiba Corp | D/aコンバータ |
JP2013198042A (ja) * | 2012-03-22 | 2013-09-30 | Toshiba Corp | Da変換器および無線通信装置 |
-
1989
- 1989-02-28 JP JP4791389A patent/JPH02226915A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04310020A (ja) * | 1991-04-08 | 1992-11-02 | Toshiba Corp | D/aコンバータ |
JP2013198042A (ja) * | 2012-03-22 | 2013-09-30 | Toshiba Corp | Da変換器および無線通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6794940B2 (en) | Operational amplifier circuit | |
US5684738A (en) | Analog semiconductor memory device having multiple-valued comparators and floating-gate transistor | |
EP0466145B1 (en) | D/A converter | |
US6518816B2 (en) | Voltage translator, particularly of the CMOS type | |
JPH08335881A (ja) | 相補型電流源回路 | |
US6084467A (en) | Analog amplifier clipping circuit | |
JPH08307167A (ja) | 補償オフセット電圧を必要としない電圧コンパレータ | |
US6975100B2 (en) | Circuit arrangement for regulating the duty cycle of electrical signal | |
JPH02226915A (ja) | D/a変換回路 | |
US11381225B1 (en) | Single ended receiver | |
US20040066232A1 (en) | Variable-gain differential input and output amplifier | |
US20070146063A1 (en) | Differential amplifier circuit operable with wide range of input voltages | |
US6525602B1 (en) | Input stage for a buffer with negative feed-back | |
US6160435A (en) | Integrator input circuit | |
US6831501B1 (en) | Common-mode controlled differential gain boosting | |
US11320851B1 (en) | All-MOSFET voltage reference circuit with stable bias current and reduced error | |
JP3012558B2 (ja) | 電源回路 | |
US20210250006A1 (en) | Output pole-compensated operational amplifier | |
US7906954B2 (en) | Bias circuit | |
JP2748477B2 (ja) | 定電圧発生回路 | |
JPH0527858A (ja) | 定電圧回路 | |
CN117579054A (zh) | 一种电平转换电路、电平转移结构及芯片 | |
JPH1115545A (ja) | 半導体装置 | |
KR0164809B1 (ko) | 아날로그-디지탈 컨버터회로 | |
JPS62171222A (ja) | クロツク信号駆動回路 |