JPH02226332A - Data processor - Google Patents
Data processorInfo
- Publication number
- JPH02226332A JPH02226332A JP4717389A JP4717389A JPH02226332A JP H02226332 A JPH02226332 A JP H02226332A JP 4717389 A JP4717389 A JP 4717389A JP 4717389 A JP4717389 A JP 4717389A JP H02226332 A JPH02226332 A JP H02226332A
- Authority
- JP
- Japan
- Prior art keywords
- character
- memory
- character patterns
- pattern
- bum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 abstract description 4
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はデータ処理装置に関し、特に文字を処理するデ
ータ処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data processing device, and more particularly to a data processing device that processes characters.
文字を処理する従来のデータ処理装置は、文字パターン
を記憶するための不揮発性のメモリとしてマスクROM
等の固定的な記憶素子のみを使用している。Conventional data processing devices that process characters use mask ROM as a nonvolatile memory to store character patterns.
It uses only fixed memory elements such as.
しかしながら、上述のような記憶素子のみで不揮発性の
文字パターン記憶用のメモリを構成すると、新しいシン
ボルが公用として加えられたような場合や、漢字の書体
が変更になった場合等に、文字パターンメモリの内容の
更新が必要となるが、これを容易に行うことができない
ため、融通性に欠けるという欠点がある。However, if a non-volatile memory for storing character patterns is constructed using only the above-mentioned storage elements, character patterns may Although it is necessary to update the contents of the memory, this cannot be done easily, so there is a drawback of lack of flexibility.
本発明のデータ処理装置は、文字パターンを固定的に記
憶する読出し専用メモリと、バッテリーによってバック
アップされて新たな文字パターンを記憶する文字パター
ンメモリと、前記文字パターンメモリに記憶すべき文字
パターンを指定するパターン設定部と、前記読出し専用
メモリの特定の番地に対するアクセスを前記文字パター
ンメモリの特定の番地に変換して読出す文字パターンア
ドレス変換部とを備えている。The data processing device of the present invention includes a read-only memory that permanently stores character patterns, a character pattern memory that is backed up by a battery and stores new character patterns, and a character pattern to be stored in the character pattern memory. and a character pattern address converter that converts an access to a specific address in the read-only memory to a specific address in the character pattern memory and reads the same.
次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
第1図の実施例は、文字パターンを固定的に記憶する読
出し専用メモリ(ROM)1と、バッテリーによってバ
ックアップされて新たな文字パターンを記憶する文字パ
ターンメモリ(BUM)2と、文字パターンメモリ2に
記憶すべき文字パターンを指定するパターン設定部14
と、ROM 1の特定の番地に対するアクセスをBUM
2の特定の番地に変換する文字パターンアドレス変換部
3とを備えている。The embodiment shown in FIG. 1 includes a read-only memory (ROM) 1 that permanently stores character patterns, a character pattern memory (BUM) 2 that is backed up by a battery and stores new character patterns, and a character pattern memory 2 that stores new character patterns. a pattern setting section 14 that specifies a character pattern to be stored in the
and BUM access to a specific address in ROM 1.
The character pattern address conversion unit 3 converts the address into a specific address.
文字パターンアドレス変換部3は、アクセスバス11お
よび12によってそれぞれROM1とBUM2に接続さ
れ、またアクセスバス13によってデータ処理部5に接
続されれその制御を受ける。The character pattern address conversion section 3 is connected to the ROM 1 and BUM 2 by access buses 11 and 12, respectively, and is also connected to the data processing section 5 by an access bus 13 and is controlled by the data processing section 5.
丈な、BUM2は、メンテナンスバス14によってパタ
ーン設定部4に、接続されている。The long BUM2 is connected to the pattern setting section 4 by a maintenance bus 14.
このように構成したデータ処理装置は、固定的に文字パ
ターンを記憶するROM1以外に、バッテリによってバ
ックアップされたBUM2および文字パターンアドレス
変換部3によ、って、標準的に使用される文字パターン
が変更になったり追加になったりした場合、その文字パ
ターンをパターン設定部4からBUM2に記憶させ、こ
れを容易に読出すことができる。In addition to the ROM 1 that permanently stores character patterns, the data processing device configured in this manner has a BUM 2 backed up by a battery and a character pattern address converter 3, which stores character patterns that are normally used. When a change or addition is made, the character pattern is stored in the BUM2 from the pattern setting section 4, and can be easily read out.
以上説明したように、本発明のデータ処理装置は、固定
的に文字パターンを記憶するROM以外に、バッテリに
よってバックアップされたBUMと、これから文字パタ
ーンを読出す文字パターンアドレス変換部と、BUMに
文字パターンを記憶させるパターン設定部とを備えるこ
とにより、標準的に使用される文字パターンが変更にな
ったり新たな文字パターンが追加になったときも、それ
らの文字パターンを不揮発性メモリに容易に記憶させて
それを読出して使用することが可能となるという効果が
ある。As explained above, the data processing device of the present invention includes, in addition to the ROM that permanently stores character patterns, a BUM backed up by a battery, a character pattern address converter that reads character patterns from this, and a character pattern stored in the BUM. By being equipped with a pattern setting section that stores patterns, even when standard character patterns are changed or new character patterns are added, those character patterns can be easily stored in non-volatile memory. This has the effect of making it possible to read and use it.
図面の簡単な説明 第1図は本発明の一実施例を示すブロック図である。Brief description of the drawing FIG. 1 is a block diagram showing one embodiment of the present invention.
1・・・ROM 2・・・BUM、3・・・文字パタ
ーンアドレス変換部、4・・・パターン設定部、5・・
・データ処理部。1...ROM 2...BUM, 3...Character pattern address conversion section, 4...Pattern setting section, 5...
・Data processing section.
Claims (1)
バッテリーによってバックアップされて新たな文字パタ
ーンを記憶する文字パターンメモリと、前記文字パター
ンメモリに記憶すべき文字パターンを指定するパターン
設定部と、前記読出し専用メモリの特定の番地に対する
アクセスを前記文字パターンメモリの特定の番地に変換
して読出す文字パターンアドレス変換部とを備えること
を特徴とするデータ処理装置。A read-only memory that permanently stores character patterns,
a character pattern memory that is backed up by a battery and stores new character patterns; a pattern setting unit that specifies a character pattern to be stored in the character pattern memory; and a character pattern memory that controls access to a specific address of the read-only memory. A data processing device comprising: a character pattern address conversion section that converts the character pattern address into a specific address and reads the character pattern address.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4717389A JPH02226332A (en) | 1989-02-27 | 1989-02-27 | Data processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4717389A JPH02226332A (en) | 1989-02-27 | 1989-02-27 | Data processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02226332A true JPH02226332A (en) | 1990-09-07 |
Family
ID=12767676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4717389A Pending JPH02226332A (en) | 1989-02-27 | 1989-02-27 | Data processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02226332A (en) |
-
1989
- 1989-02-27 JP JP4717389A patent/JPH02226332A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02235156A (en) | Information processor | |
JPH02226332A (en) | Data processor | |
JPS59226958A (en) | Memory device | |
CA2034638A1 (en) | Data conversion system for line-narrowing a pattern | |
KR900005303A (en) | Data processing unit | |
JPS5326632A (en) | Common memory control unit | |
JPS52149039A (en) | Buffer invalid control system | |
JPH0610401Y2 (en) | Program timer | |
JPS6389146U (en) | ||
JPS6058493B2 (en) | information processing equipment | |
JPH0798695A (en) | Microcomputer | |
JPH064469A (en) | Input/output device control system | |
JPS6043538B2 (en) | Memory-switching circuit | |
JPH05216754A (en) | Memory bank switching system | |
JPS59186048A (en) | Microprogram control system | |
JPS5556254A (en) | Arithmetic controller | |
JPS63263700A (en) | Memory control device | |
JPH06282664A (en) | One-chip microcomputer | |
JPS6488756A (en) | Memory device | |
JPH02143646U (en) | ||
JPS62147555A (en) | Integrated circuit incorporating program | |
JPS6335104U (en) | ||
JPH04304526A (en) | Microcomputer | |
JPH10149691A (en) | Microprocessor system and communication method therefor | |
JPH03268967A (en) | Control circuit of dot matrix printer |