JPH02219229A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02219229A
JPH02219229A JP4103889A JP4103889A JPH02219229A JP H02219229 A JPH02219229 A JP H02219229A JP 4103889 A JP4103889 A JP 4103889A JP 4103889 A JP4103889 A JP 4103889A JP H02219229 A JPH02219229 A JP H02219229A
Authority
JP
Japan
Prior art keywords
thin film
film
sulfuric acid
wafer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4103889A
Other languages
Japanese (ja)
Inventor
Masatsugu Komai
正嗣 駒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP4103889A priority Critical patent/JPH02219229A/en
Publication of JPH02219229A publication Critical patent/JPH02219229A/en
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Abstract

PURPOSE:To improve the adhesion between a thin film and resist, and obtain a semiconductor element provided with a fine pattern by a method wherein, before a resist pattern is formed on a thin film, pretreatment is performed by sulfuric acid boiling. CONSTITUTION:By developing with a specified developer, photoresist 3 of a part irradiated with light is eliminated, and a resist pattern 5 is formed. In this case, a wafer 1 before the resist pattern 5 is formed is processed with sulfuric acid boil. That is, the wafer 1 is dipped in solution whose main component is sulfuric acid, and subjected to heat treatment in sulfuric acid, thereby eliminating coating film component of impurity existing on an interface between an SiO2 film 2 and a resist pattern 5. Thereby, the under-cut dimension at the time of etching is reduced, and a fine pattern of high precision can be formed.

Description

【発明の詳細な説明】 良策上Ω皿里分M 本発明は半導体素子の製造方法、より詳しくはエツチン
グ加工技術を利用して半導体素子を製造する半導体素子
の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device using an etching technique.

虻來例弦l 半導体素子の製造過程において、半導体の微細加工には
従来からエツチング加工技術が利用されている。
In the manufacturing process of semiconductor devices, etching technology has traditionally been used for microfabrication of semiconductors.

このエツチング加工技術には、液体を使用するウェット
エツチング法と気体を使用するドライエツチング法とが
ある。
This etching processing technique includes a wet etching method using a liquid and a dry etching method using a gas.

ウェットエツチング法とは、第4図に示すように、レジ
ストパターン51が形成されたウェハ(シリコン基板)
52をエツチング溶液53に浸漬し、該エツチング溶液
53によりレジストの付着していない部分の薄膜54を
化学的に溶解させて除去し、微細パターンを形成する方
法である。
The wet etching method refers to a wafer (silicon substrate) on which a resist pattern 51 is formed, as shown in FIG.
In this method, the resist film 52 is immersed in an etching solution 53, and the thin film 54 on which the resist is not attached is chemically dissolved and removed by the etching solution 53, thereby forming a fine pattern.

このウェットエツチング法は、上述の如くレジストパタ
ーン51を形成したウェハ52がエツチング溶液53に
浸漬されているため、エツチング速度が等方向である。
In this wet etching method, since the wafer 52 on which the resist pattern 51 is formed as described above is immersed in the etching solution 53, the etching rate is uniform.

このため、エツチング方向は、第5図に示すように、矢
印Xに示すような縦方向(深さ方向)のみならず、矢印
Yに示す如く横方向にも進行し、レジストパターン51
によって被覆されている薄膜54の部分にまでエツチン
グが進行し、アンダーカットされる(図中、Zで示す)
。したがって、薄1i54をエツチングして形成される
窓(以下、この窓を「コンタクトホール」という)55
の開口端部56が設計値に比べて大きくなるため、デザ
インルール的に不利となり、高精度の微細パターンを形
成するのに限界がある。
Therefore, as shown in FIG. 5, the etching direction advances not only in the vertical direction (depth direction) as shown by the arrow X, but also in the horizontal direction as shown by the arrow Y.
Etching progresses to the part of the thin film 54 covered by the etchant, resulting in undercut (indicated by Z in the figure).
. Therefore, a window 55 (hereinafter, this window will be referred to as a "contact hole") formed by etching the thin layer 1i54.
Since the opening end portion 56 of the opening end portion 56 becomes larger than the design value, it is disadvantageous in terms of design rules, and there is a limit to forming a highly accurate fine pattern.

一方、ドライエツチング法とは、高周波電界の印加等に
よりエツチングガスにラジカル反応を起こさせ、該ラジ
カル反応により発生したイオン種を利用してエツチング
を行なう方法である。
On the other hand, the dry etching method is a method in which a radical reaction is caused in an etching gas by applying a high frequency electric field, etc., and etching is performed using ion species generated by the radical reaction.

このドライエツチング法には、上述のようなアンダーカ
ットされるという欠点は少なく、極めて精度の高い微細
加工が可能である。
This dry etching method has few drawbacks such as the above-mentioned undercut, and allows for extremely precise microfabrication.

しかし、このドライエツチング法においては、コンタク
トホールの開口端部が略直角形状に形成されるため以下
のような欠点がある。
However, this dry etching method has the following drawbacks because the opening end of the contact hole is formed in a substantially right-angled shape.

すなわち、第6図に示すように、コンタクトホル55を
形成した後において、Aj2−3i等の金属からなる導
電性薄膜57を真空蒸着法等によりウェハ52全面に形
成する場合、ウェハ52と導電性薄膜57とを電気的に
接続させるために、AJ2−Si等の金属の一部をコン
タクトホール55内に流入させる。このため、コンタク
トホール55近傍の導電性薄膜57の膜厚T、が他の部
分の導電性薄膜57の膜厚T2に比べて薄くなるという
欠点がある。
That is, as shown in FIG. 6, when a conductive thin film 57 made of a metal such as Aj2-3i is formed on the entire surface of the wafer 52 by vacuum evaporation or the like after forming the contact hole 55, the wafer 52 and the conductive thin film 57 are In order to electrically connect the thin film 57, a portion of metal such as AJ2-Si is flowed into the contact hole 55. Therefore, there is a drawback that the thickness T of the conductive thin film 57 near the contact hole 55 is thinner than the thickness T2 of the conductive thin film 57 in other parts.

また、この導電性薄膜57中に電流を流した場合、通電
中に前記膜厚の薄くなっている開口端部56でもって導
電性薄膜57が切断される虞もある。
Further, when a current is passed through the conductive thin film 57, there is a possibility that the conductive thin film 57 may be cut at the thin open end portion 56 during the current flow.

そこで、最近においては、ウェットエツチング法とドラ
イエツチング法を共用することにより、コンタクトホー
ルな形成することが頻繁に行なわれている。
Therefore, recently, contact holes are frequently formed by using both wet etching and dry etching.

すなわち、コンタクトホールの開口端部が略直角形状と
なるのを防止するため、最初にウェットエツチングを施
して前記開口端部を面取り形状やR形状等の丸みを帯び
た形状となし、この後ドライエツチングを施し、所望の
微細なコンタクトホルな得る方法が行なわれている。
That is, in order to prevent the opening end of the contact hole from having a substantially right-angled shape, wet etching is first performed to give the opening end a rounded shape such as a chamfered shape or an R shape, and then dry etching is performed. Etching is used to obtain the desired fine contact holes.

明が ゛しようとする課 このようなウェットエツチング法とドライエツチング法
との共用による微細パターンの形成においては、ウェッ
トエツチングによる線幅制御が重要となる。特にパター
ンの微細加工が要求されるにつれ、その重要度は増加す
る。すなわち、ウェットエツチング法においては、前述
の如く、薄膜54がアンダーカットされるが、アンダー
カットされる寸法が大きすぎる場合、開口端部56が大
きくなって薄膜54の占める領域が小さくなるため、ゲ
ート電極とコンタクトホールとの距離等を設計値通りに
形成することができなくなるという問題点があった。
Problems that Akira is trying to address In forming fine patterns by using both wet etching and dry etching, it is important to control the line width by wet etching. In particular, as fine pattern processing is required, its importance increases. That is, in the wet etching method, the thin film 54 is undercut as described above, but if the dimension of the undercut is too large, the opening end 56 becomes large and the area occupied by the thin film 54 becomes small, so that the gate There was a problem that the distance between the electrode and the contact hole, etc. could not be formed as designed values.

また、アンダーカット寸法を大きく見積もって設計した
場合は、チップサイズを大きくしなければならず、半導
体素子の小形化が困難になるという問題点があった。
Furthermore, when designing with a large undercut dimension, the chip size must be increased, making it difficult to miniaturize the semiconductor element.

本発明はこのような問題点に鑑みて発明されたものであ
って、ウェットエツチング法におけるアンダーカットの
発生を低減することによって、微細パターンの形成に適
し、より一層の小形化を図ることができる半導体素子の
製造方法を提供することを目的とする。
The present invention was invented in view of these problems, and by reducing the occurrence of undercuts in the wet etching method, it is suitable for forming fine patterns and can achieve further miniaturization. An object of the present invention is to provide a method for manufacturing a semiconductor device.

課1を早′するための 「1 上記目的を達成するために本発明に係る半導体素子の製
造方法は、 ウェハ上に薄膜を形成する工程、 該ウェハに硫酸ホイル処理を施す工程、前記薄膜上にフ
ォトレジストを塗布する工程パターンが形成されたマス
ク部材を介してフォトレジストに光を照射して露光・現
像し、パターンを形成する工程、 パターンが形成されたフォトレジストをマスクとしてウ
ェットエツチングを前記薄膜に施す工程、 を含むことを特徴としている。
To speed up Lesson 1, "1. In order to achieve the above object, the method for manufacturing a semiconductor device according to the present invention includes a step of forming a thin film on a wafer, a step of subjecting the wafer to a sulfuric acid foil treatment, and a step of applying a sulfuric acid foil treatment to the thin film. A process of applying photoresist to the photoresist. A process of exposing and developing the photoresist by irradiating light through a mask member on which a pattern is formed to form a pattern. Wet etching is performed using the patterned photoresist as a mask. It is characterized in that it includes a process of applying it to a thin film.

■ 熱酸化等によりウェハに薄膜(S i O□等の絶縁膜
)を形成した後、硫酸ホイル(硫酸溶液中での加熱)処
理を施すと、ウェハ上の薄膜に存在する不純な皮膜が洗
い流されて除去され、前記薄膜とこの薄膜の上に塗布す
るレジストとの密着性が向上する。
■ After forming a thin film (insulating film such as S iO This improves the adhesion between the thin film and the resist coated on the thin film.

したがって、上記製造方法によれば、薄膜にレジストパ
ターンを形成する前に、硫酸ホイルで前処理を行なうの
で、前記薄膜と前記レジストとの密着性を向上させるこ
とができ、ウェットエツチングを薄膜に施してもアンダ
ーカットされる寸法が低減され、高精度の微細パターン
を有する半導体素子を製造することができる。
Therefore, according to the above manufacturing method, before forming a resist pattern on the thin film, pretreatment is performed with sulfuric acid foil, so that the adhesion between the thin film and the resist can be improved, and wet etching is performed on the thin film. However, the undercut dimensions are reduced, and a semiconductor device having a highly accurate fine pattern can be manufactured.

東施胴 以下、本発明に係る半導体素子の製造方法の実施例を図
面に基づき詳説する。
Embodiments of the method for manufacturing a semiconductor device according to the present invention will be described in detail below with reference to the drawings.

第1図は本発明に係る半導体素子の製造方法に含まれる
フォトエツチング工程の一例を示した工程図である。
FIG. 1 is a process diagram showing an example of a photoetching step included in the method of manufacturing a semiconductor device according to the present invention.

まず、熱酸化等によって、第1図(I)に示すように、
ウェハ(シリコン基板)1の表面に薄膜の一例としての
SiO□膜2を形成する。このSiO□膜2は膜厚1μ
m以下に形成される。
First, by thermal oxidation etc., as shown in FIG. 1(I),
A SiO□ film 2 as an example of a thin film is formed on the surface of a wafer (silicon substrate) 1. This SiO□ film 2 has a thickness of 1μ
m or less.

次に、前記ウェハ1に、硫酸を主成分とする溶液中に浸
漬して加熱する硫酸ホイル処理を施す。
Next, the wafer 1 is subjected to a sulfuric acid foil treatment in which the wafer 1 is immersed in a solution containing sulfuric acid as a main component and heated.

次ト第1図(旧に示すように、このSiO□膜2の表面
にフォトレジスト3を塗布する。フォトレジスト3には
光が照射されるとその部分が重合して化学的に除去され
にくくなるネガタイプと、光の照射された部分が分解し
て現像液に溶けるポジタイプとがあるが、本実施例では
ポジタイプのフォトレジストが使用されている。
Next, as shown in Figure 1, a photoresist 3 is applied to the surface of this SiO□ film 2. When the photoresist 3 is irradiated with light, that part polymerizes and is difficult to chemically remove. There are two types: a negative type photoresist, and a positive type photoresist, in which the portion irradiated with light decomposes and dissolves in a developing solution. In this embodiment, a positive type photoresist is used.

次いで、第1図(III)に示すように、所定のパター
ンが形成されたマスク部材4でフォトレジスト3をマス
クした後、矢印六方向から光を照射して、フォトレジス
ト3を露光する。
Next, as shown in FIG. 1 (III), after masking the photoresist 3 with a mask member 4 on which a predetermined pattern is formed, the photoresist 3 is exposed by irradiating light from six directions of arrows.

そしてこの後、所定の現像液で現像し、第1図(1■)
に示すように、光が照射された部分のフォトレジスト3
を除去し、レジストパターン5を形成する。
After this, it is developed with a prescribed developer and shown in Figure 1 (1■).
As shown, the photoresist 3 in the area irradiated with light
is removed to form a resist pattern 5.

次に、第1図(V)に示すように、前記ウェハ1をエツ
チング溶液7に浸漬し、レジストパターン5をマスクと
してSiO□膜2をエツチングし、レジストパターン5
に被覆されていない部分のSiO□膜2を除去する。こ
こで、エツチング溶液7としてはSiO□膜2のエツチ
ングに好適したものとして、例えばHF−NH,F水溶
液が使用される。
Next, as shown in FIG. 1(V), the wafer 1 is immersed in an etching solution 7, and the SiO□ film 2 is etched using the resist pattern 5 as a mask.
The portions of the SiO□ film 2 that are not covered are removed. Here, as the etching solution 7, for example, an HF-NH,F aqueous solution is used as a solution suitable for etching the SiO□ film 2.

次に、レジストパターン5を所定の剥離液でもって除去
し、第1図(Vl)に示すように、ウェハl上にコンタ
クトホール8を形成し、フォトエツチング工程を終了す
る。
Next, the resist pattern 5 is removed using a predetermined stripping solution, and as shown in FIG. 1 (Vl), a contact hole 8 is formed on the wafer 1, and the photoetching process is completed.

本発明の方法では、第1図(I)の段階で、レジストパ
ターン5が形成される前のウェハlを硫酸ホイルで処理
しておく。すなわち、硫酸を主成分とする溶液中に前記
ウェハ1を浸漬し、硫酸による加熱処理を施しSiO□
膜2とレジストパターン5の界面に存在している不純な
皮膜成分等を除去し、5102膜2とレジストパターン
5との界面の密着性を向上させる。つまり、上述の如く
ウェハlの表面にSiO□膜2を形成した後、このSi
O□膜2上にフォトレジスト3を塗布する前(第1図(
1)(II)参照)に、純粋なSiO□膜2の表面には
不純な酸化膜等の皮膜が形成されるため、従来において
は後述のウェットエツチングを行なった際にレジストパ
ターン5とSiO□膜2との密着性が悪くなり、レジス
トパターン5に被覆された5102膜2の部分までエツ
チングされ、アンダーカットが生じていた。そこで、本
実施例では硫酸を主成分とした化学薬品で前処理を行な
い、レジストパターン5とSiO□膜2との密着性を良
好とした後、ウェットエツチングを施すこととしたので
ある。第1表に硫酸ホイルの条件を示す。
In the method of the present invention, at the stage shown in FIG. 1(I), the wafer 1 before the resist pattern 5 is formed is treated with sulfuric acid foil. That is, the wafer 1 is immersed in a solution containing sulfuric acid as a main component, and heat treated with sulfuric acid to form SiO□.
Impure film components existing at the interface between the film 2 and the resist pattern 5 are removed, and the adhesion between the 5102 film 2 and the resist pattern 5 is improved. That is, after forming the SiO□ film 2 on the surface of the wafer l as described above,
Before coating the photoresist 3 on the O□ film 2 (Fig. 1 (
1) (see (II)), since a film such as an impure oxide film is formed on the surface of the pure SiO□ film 2, conventionally, when wet etching described later is performed, the resist pattern 5 and the SiO□ The adhesion with the film 2 deteriorated, and the portion of the 5102 film 2 covered with the resist pattern 5 was etched, resulting in an undercut. Therefore, in this embodiment, wet etching was performed after pretreatment with a chemical agent containing sulfuric acid as a main component to improve the adhesion between the resist pattern 5 and the SiO□ film 2. Table 1 shows the conditions for sulfuric acid foil.

液を使用したのは、過酸化水素によって硫酸ホイル処理
に対する促進作用を持たせるためである。
The reason why the liquid was used was because the hydrogen peroxide had an accelerating effect on the sulfuric acid foil treatment.

したがって、処理時間は若干長くなるが硫酸溶液のみで
硫酸ホイル処理を行なっても一向に差し支えない。
Therefore, there is no problem even if the sulfuric acid foil treatment is performed using only a sulfuric acid solution, although the treatment time is slightly longer.

第2図は前記エツチング溶液7によるエツチング終了後
の半導体素子の要部拡大断面図であり、第3図は比較例
として硫酸ホイル処理を施さなかった場合(従来例)の
半導体素子の要部拡大断面図を示したものである。t、
は線幅、t2、t3がアンダーカット寸法、t4はレジ
ストパターン5の膜厚、t5はSiO□膜2の膜厚を示
している。
FIG. 2 is an enlarged sectional view of the main part of the semiconductor element after etching with the etching solution 7, and FIG. 3 is an enlarged view of the main part of the semiconductor element when no sulfuric acid foil treatment was performed (conventional example) as a comparative example. It shows a cross-sectional view. t,
is the line width, t2 and t3 are undercut dimensions, t4 is the thickness of the resist pattern 5, and t5 is the thickness of the SiO□ film 2.

アンダーカット寸法t2は、「従来の技術」の項で述べ
たように、エツチング速度が等方的であるためにサイド
エツチングされたものであり、ウェットエツチング法を
採用している限り、やむを得ないものであるが、硫酸ホ
イル処理を施したことにより、本発明ではアンダーカッ
ト寸法t3が、低減され高精度の微細パターン形成に好
都合なものとなる。
As mentioned in the "Prior Art" section, the undercut dimension t2 is side-etched because the etching speed is isotropic, and is unavoidable as long as the wet etching method is used. However, in the present invention, by performing the sulfuric acid foil treatment, the undercut dimension t3 is reduced, which is convenient for forming a fine pattern with high precision.

第2表は線幅t1をt1=3μmと、t、=4μmに設
定した場合におけるアンダーカット寸法t2、t3の本
発明と従来例の測定結果を示したものである。尚、これ
らの実験はレジストパターン5の膜厚t4をt 4 =
 1.2 μm 、 Sigh膜2の膜厚t、をts=
0.5μmとして行なった。
Table 2 shows the measurement results of the undercut dimensions t2 and t3 of the present invention and the conventional example when the line width t1 is set to t1=3 μm and t=4 μm. In addition, in these experiments, the film thickness t4 of the resist pattern 5 was set to t 4 =
1.2 μm, the film thickness t of the Sight film 2 is ts=
The thickness was set at 0.5 μm.

この第2表から明らかなように、アンダーカット寸法t
2は、エツチング速度が等方的であるため、本発明及び
従来例共、SiO□膜2の膜厚t5(=0.5μm)と
略同程度のサイドエツチングがなされているが、アンダ
ーカット寸法t3は、大幅に低減されているのが判る。
As is clear from this Table 2, undercut dimension t
2, since the etching rate is isotropic, in both the present invention and the conventional example, the side etching is approximately the same as the film thickness t5 (=0.5 μm) of the SiO□ film 2, but the undercut dimension It can be seen that t3 is significantly reduced.

このように本発明に係る製造方法により製造された半導
体素子は、フォトエツチング工程において、レジストパ
ターンの形成に先たち、硫酸ホイルによる前処理をSi
O□膜2に施したので、レジストパターン5とSiO□
膜2との界面における密着性が向上し、アンダーカット
が低減される。すなわち、ウェットエツチング法の場合
、前述の如くエツチング速度が等方的であるため、多少
アンダーカットされるのはやむを得ないが、本発明の製
造方法を使用することによって、アンダーカットの低減
を図ることができる。したがって、ウェットエツチング
法によりエツチングを行なっても従来に比べて高精度の
微細パターンの形成が可能となる。しかもコンタクトホ
ールの開口端部が丸みを帯びているので、ウェハlの表
面にAI2等の導電性薄膜を蒸着させてもドライエツチ
ング法のみでコンタクトホールな形成した場合のように
導電性薄膜が切断される心配がなくなる。
As described above, the semiconductor device manufactured by the manufacturing method according to the present invention is pretreated with sulfuric acid foil prior to the formation of the resist pattern in the photoetching process.
Since it was applied to the O□ film 2, the resist pattern 5 and the SiO□
Adhesion at the interface with the film 2 is improved and undercuts are reduced. That is, in the case of the wet etching method, as mentioned above, the etching speed is isotropic, so it is unavoidable that some undercutting will occur, but by using the manufacturing method of the present invention, it is possible to reduce the undercutting. Can be done. Therefore, even if etching is performed using the wet etching method, it is possible to form fine patterns with higher precision than in the past. Moreover, since the opening end of the contact hole is rounded, even if a conductive thin film such as AI2 is deposited on the surface of the wafer l, the conductive thin film will not be cut as if the contact hole was formed using only the dry etching method. You no longer have to worry about being rejected.

また、ウェットエツチング法とドライエラチング法とを
組み合わせてコンタクトホール8を形成する場合におい
ても、ウェットエツチングによりアンダーカットされる
寸法が低減されるため、デザインルール的に有利となり
、より高精度の微細パターンを形成することが可能とな
る。
Furthermore, even when forming the contact hole 8 by combining the wet etching method and the dry etching method, wet etching reduces the undercut dimension, which is advantageous in terms of design rules. It becomes possible to form a pattern.

そして、半導体素子の製造は、上記フォトエツチング工
程を終了した後(あるいは、上述したフォトエツチング
工程後になされるドライエツチング工程を終了した後)
、さらに上記フォトエツチング工程が複数回繰り返され
、ウェハ1上に所定のビットラインやゲート電極等が形
成され終了する。
The semiconductor device is manufactured after the above-mentioned photoetching process is completed (or after the dry etching process that is performed after the above-mentioned photoetching process is completed).
Further, the photo-etching process is repeated a plurality of times, and predetermined bit lines, gate electrodes, etc. are formed on the wafer 1, and the process is completed.

尚、本発明は上記実施例に限定されることはなく、要旨
を逸脱しない範囲において変更可能なことはいうまでも
ない。また、ウェハ1上に形成される薄膜(絶縁膜)に
ついてもSiO□膜2に限定されることはなく、窒化膜
や金属膜等の薄膜であっても同様に適用可能である。さ
らに、フォトレジスト3についても、ポジタイプに限ら
ずネガタイプであってもよいことはいうまでもない。
It goes without saying that the present invention is not limited to the above-mentioned embodiments, and can be modified without departing from the scope of the invention. Furthermore, the thin film (insulating film) formed on the wafer 1 is not limited to the SiO□ film 2, and may be a thin film such as a nitride film or a metal film. Furthermore, it goes without saying that the photoresist 3 is not limited to the positive type but may also be of the negative type.

1」凹刀】 以上詳述したように本発明に係る半導体素子の製造方法
は、フォトエツチング工程において、薄膜形成後のウェ
ハに硫酸ホイル処理を施し、ウェハ上の前記薄膜に存在
する不純物を除去するので、前記絶縁膜と前記レジスト
との密着性が向上する。したがって、ウェットエツチン
グ時にアンダーカットされる寸法が低減され、従来に比
べ高精度の微細パターンを形成することが可能となる。
As detailed above, the method for manufacturing a semiconductor device according to the present invention includes performing a sulfuric acid foil treatment on a wafer after forming a thin film in the photoetching process to remove impurities present in the thin film on the wafer. Therefore, the adhesion between the insulating film and the resist is improved. Therefore, the dimensions that are undercut during wet etching are reduced, making it possible to form fine patterns with higher precision than in the past.

したがって、半導体素子の性能に悪影響を及ぼすことな
く高集積化を図ることができ、半導体素子の縮小化が可
能となる。
Therefore, high integration can be achieved without adversely affecting the performance of the semiconductor element, and the size of the semiconductor element can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る半導体素子の製造方法に含まれる
フォトエツチング工程の工程図、第2図は本発明に係る
製造方法によりウェットエツチングを行なった時のエツ
チング状態を示す要部拡大断面図、第3図は第2図の比
較例として示した従来方法によりエツチングされた半導
体素子の要部拡大断面図、第4図及び第5図はウェット
エツチング法の従来の問題点を説明するための半導体素
子の要部断面図、第6図はドライエツチング法における
問題点を説明するための半導体素子の要部断面図である
。 l・・・ウェハ、2・・・SiO□膜(薄膜)、3・・
・フオトレジスl−,4・・・マスク部材。
FIG. 1 is a process diagram of the photoetching step included in the manufacturing method of a semiconductor device according to the present invention, and FIG. 2 is an enlarged cross-sectional view of a main part showing the etching state when wet etching is performed by the manufacturing method according to the present invention. , FIG. 3 is an enlarged sectional view of a main part of a semiconductor element etched by the conventional method shown as a comparative example of FIG. 2, and FIGS. FIG. 6 is a cross-sectional view of a main part of a semiconductor element for explaining problems in the dry etching method. l...Wafer, 2...SiO□ film (thin film), 3...
- Photoresist l-, 4...Mask member.

Claims (1)

【特許請求の範囲】[Claims] (1)ウェハ上に薄膜を形成する工程、 該ウェハに硫酸ホイル処理を施す工程、 前記薄膜上にフォトレジストを塗布する工程パターンが
形成されたマスク部材を介して前記フォトレジストに光
を照射して露光・現像し、パターンを形成する工程、 パターンが形成されたフォトレジストをマスクとしてウ
ェットエッチングを前記薄膜に施す工程、 を含むことを特徴とする半導体素子の製造方法。
(1) A step of forming a thin film on a wafer, a step of subjecting the wafer to a sulfuric acid foil treatment, a step of applying a photoresist on the thin film, and irradiating the photoresist with light through a mask member on which a pattern is formed. 1. A method for manufacturing a semiconductor device, comprising: exposing and developing the thin film to form a pattern; and performing wet etching on the thin film using a patterned photoresist as a mask.
JP4103889A 1989-02-20 1989-02-20 Manufacture of semiconductor device Pending JPH02219229A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4103889A JPH02219229A (en) 1989-02-20 1989-02-20 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4103889A JPH02219229A (en) 1989-02-20 1989-02-20 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02219229A true JPH02219229A (en) 1990-08-31

Family

ID=12597233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4103889A Pending JPH02219229A (en) 1989-02-20 1989-02-20 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02219229A (en)

Similar Documents

Publication Publication Date Title
EP0221093B1 (en) Double layer photoresist technique for side-wall profile control in plasma etching processes
JPS6237936A (en) Formation of openings simultaneously in layers different in thickness
US5338703A (en) Method for producing a recessed gate field effect transistor
JPH02219229A (en) Manufacture of semiconductor device
JPS6119133A (en) Manufacture of semiconductor device
JPS594027A (en) Manufacture of semiconductor device
JPS604221A (en) Manufacture of semiconductor device
JPS61114536A (en) Manufacture of semiconductor device
JPH0114701B2 (en)
JPS60193335A (en) Production of semiconductor device
JPS583230A (en) Manufacture of semiconductor device
JPS6193629A (en) Manufacture of semiconductor device
JP2699498B2 (en) Method for manufacturing semiconductor device
JPS60157227A (en) Manufacture of high-withstand voltage semiconductor element
JP2811724B2 (en) Etching method
JPS63169030A (en) Manufacture of semiconductor device
JPS63284861A (en) Manufacture of semiconductor device
JPS58197748A (en) Manufacture of semiconductor device
JPH01145870A (en) Manufacture of semiconductor device
JPS5918639A (en) Manufacture of semiconductor device
JPH05218212A (en) Manufacture of semiconductor device
JPH07176500A (en) Etching method
JPS60253232A (en) Manufacture of semiconductor device
JPS61125015A (en) Manufacture of semiconductor device
JPS5972138A (en) Manufacture of semiconductor device