JPH02218134A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02218134A JPH02218134A JP3876889A JP3876889A JPH02218134A JP H02218134 A JPH02218134 A JP H02218134A JP 3876889 A JP3876889 A JP 3876889A JP 3876889 A JP3876889 A JP 3876889A JP H02218134 A JPH02218134 A JP H02218134A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- collector
- embedded
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000010410 layer Substances 0.000 claims abstract description 62
- 239000012535 impurity Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000012298 atmosphere Substances 0.000 claims abstract description 11
- 230000001590 oxidative effect Effects 0.000 claims abstract description 10
- 239000002344 surface layer Substances 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 claims description 34
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000009826 distribution Methods 0.000 abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 238000000137 annealing Methods 0.000 abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 229910052787 antimony Inorganic materials 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 230000003213 activating effect Effects 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
高速バイポーラ集積回路の埋込層形成に関し。
コレクタ埋込層の不純物分布の傾斜を小さくしてコレク
タ容量を低減し、バイポーラ集積回路の高速化をはかる
ことを目的とし。
タ容量を低減し、バイポーラ集積回路の高速化をはかる
ことを目的とし。
一導電型半導体基板の埋込層形成領域に拡散定数の異な
る2種類の反対導電型不純物を導入し。
る2種類の反対導電型不純物を導入し。
該基板を酸化性雰囲気中で加熱して該基板内の表層部に
埋込層を形成する工程と、該埋込層を覆って該基板上に
反対導電型の半導体層を形成する工程とを有し、該半導
体層に素子形成を行うように構成する。
埋込層を形成する工程と、該埋込層を覆って該基板上に
反対導電型の半導体層を形成する工程とを有し、該半導
体層に素子形成を行うように構成する。
本発明は半導体装置の製造方法に係り、高速バイポーラ
集積回路の埋込層の形成に関するものである。
集積回路の埋込層の形成に関するものである。
バイポーラ集積回路を高速化する方法として。
例えばコレクタ領域と基板間の寄生容量を低減させる方
法と、コレクタ抵抗を低減させる方法がある。
法と、コレクタ抵抗を低減させる方法がある。
これを実現させる従来技術は次のようである。
まず、′コレクタ容量を低減させるためには、すソグラ
フィにおける自己整合技術によりコレクタ面積を縮小し
、又コレクタの側壁を基板に掘ったトレンチで形成して
いる。
フィにおける自己整合技術によりコレクタ面積を縮小し
、又コレクタの側壁を基板に掘ったトレンチで形成して
いる。
又、コレクタ抵抗を低減させるためには、コレクタ接合
に近接して低抵抗の埋込層を形成している。
に近接して低抵抗の埋込層を形成している。
そこで、コレクタ面積を変えないで、コレクター基板間
の寄生容量を低減させる方法として、コレクタ埋込層の
不純物濃度分布に傾斜を持たせる方法を提案した1) 1)特願昭63−110746号明細書この方法は拡散
定数の異なる2種類の不純物を用いてコレクタ埋込層を
形成している。
の寄生容量を低減させる方法として、コレクタ埋込層の
不純物濃度分布に傾斜を持たせる方法を提案した1) 1)特願昭63−110746号明細書この方法は拡散
定数の異なる2種類の不純物を用いてコレクタ埋込層を
形成している。
コレクタ埋込層に不純物分布の傾斜を持たせるために、
拡散定数の大きい不純物として燐(P)を。
拡散定数の大きい不純物として燐(P)を。
小さい不純物としてアンチモン(Sb)、砒素(As)
を用いて、非酸化性雰囲気中で拡散する。
を用いて、非酸化性雰囲気中で拡散する。
この方法によれば、拡散定数の大きい不純物により深さ
方向の不純物分布に傾斜を持たせることができ、又拡散
定数の小さい不純物を濃くドープすることによりコレク
タ埋込層の低抵抗化が実現できる。
方向の不純物分布に傾斜を持たせることができ、又拡散
定数の小さい不純物を濃くドープすることによりコレク
タ埋込層の低抵抗化が実現できる。
このように、不純物分布に傾斜を持たせる方法は、 M
OS FETのソース/ドレインを形成する際に。
OS FETのソース/ドレインを形成する際に。
000 (Doubfe Diffused Drai
n)を形成するのと同じ原理である。但し、 DDD形
成の目的はドレイン接合のアバランシェ耐圧及びMOS
FETのホットキャリア耐性の向上である。
n)を形成するのと同じ原理である。但し、 DDD形
成の目的はドレイン接合のアバランシェ耐圧及びMOS
FETのホットキャリア耐性の向上である。
又、不純物分布の傾きと容量との関係は周知のように、
傾きを小さくするに従って接合容量は小さくなる1 2)例えば。
傾きを小さくするに従って接合容量は小さくなる1 2)例えば。
「バイポーラトランジスタの動作理論」近代科学社刊、
p35゜ 〔発明が解決しようとする課題〕 集積回路を使用するシステムの高速化の要請によりさら
に、集積回路を更に高速化させるためには、コレクター
基板間容量を更に低減させる必要がある。
p35゜ 〔発明が解決しようとする課題〕 集積回路を使用するシステムの高速化の要請によりさら
に、集積回路を更に高速化させるためには、コレクター
基板間容量を更に低減させる必要がある。
本発明はコレクタ埋込層の不純物分布の傾斜を従来例よ
り更に小さくしてコレクタ容量を低減し。
り更に小さくしてコレクタ容量を低減し。
バイポーラ集積回路の高速化をはかることを目的とする
。
。
上記課題の解決は、−導電型半導体基板の埋込層形成領
域に拡散定数の異、なる2種類の反対導電型不純物を導
入し、該基板を酸化性雰囲気中で加熱して該基板内の表
層部に埋込層を形成する工程と、該埋込層を覆って該基
板上に反対導電型の半導体層を形成する工程とを有し、
該半導体層に素子形成を行う半導体装置の製造方法によ
り達成される。
域に拡散定数の異、なる2種類の反対導電型不純物を導
入し、該基板を酸化性雰囲気中で加熱して該基板内の表
層部に埋込層を形成する工程と、該埋込層を覆って該基
板上に反対導電型の半導体層を形成する工程とを有し、
該半導体層に素子形成を行う半導体装置の製造方法によ
り達成される。
コレクタ埋込層の不純物分布の傾斜を小さくするために
、従来例と同様に拡散定数の異なる2種類の不純物を用
いたが1本発明は、従来、非酸化性雰囲気中で行ってい
た拡散を酸化雰囲気中で行うことにより、拡散定数の大
きい不純物はその拡散定数が更に大きくなり、逆に拡散
定数の小さい不純物はその拡散定数が更に小さくなるよ
うにしたものである。
、従来例と同様に拡散定数の異なる2種類の不純物を用
いたが1本発明は、従来、非酸化性雰囲気中で行ってい
た拡散を酸化雰囲気中で行うことにより、拡散定数の大
きい不純物はその拡散定数が更に大きくなり、逆に拡散
定数の小さい不純物はその拡散定数が更に小さくなるよ
うにしたものである。
一般に、不純物の原子半径が小さいP等は格子間拡散機
構により、原子半径が大きいsb、^S等は空孔拡散機
構により拡散することが知られている3′。
構により、原子半径が大きいsb、^S等は空孔拡散機
構により拡散することが知られている3′。
又9.非酸化性雰囲気中に比べて酸化性雰囲気中での拡
散定数は、格子間拡散機構のPは大きくなり、空孔拡散
機構のSb、 Asは小さくなる3)3)例えば。
散定数は、格子間拡散機構のPは大きくなり、空孔拡散
機構のSb、 Asは小さくなる3)3)例えば。
「シリコン結晶とドーピング」丸善、 p151゜この
理由は次のように考えられる。
理由は次のように考えられる。
■ Si表面を酸化すると1表面付近の空孔濃度は低下
し、格子間Si原子濃度は高くなる。
し、格子間Si原子濃度は高くなる。
■ 空孔拡散機構による拡散定数は空孔濃度に比例し、
格子間拡散機構による拡散定数は格子間Si原子濃度に
比例する。
格子間拡散機構による拡散定数は格子間Si原子濃度に
比例する。
■ Pの拡散は格子間拡散機構であり、 Sb+ As
の拡散は空孔拡散機構である。
の拡散は空孔拡散機構である。
以上の■〜■により、上記の現象が起きる。
そこで本発明は、コレクタ埋込層の不純物分布の傾斜を
更に小さくするために、拡散定数の大きい不純物として
Pを、小さい不純物としてsb。
更に小さくするために、拡散定数の大きい不純物として
Pを、小さい不純物としてsb。
Asを用いて、且つ酸化性雰囲気で拡散するようにした
。
。
第1図(1)〜(4)は本発明の一実施例によるコレク
タ埋込層の形成を工程順に説明する断面図である。
タ埋込層の形成を工程順に説明する断面図である。
第1図(1):コレクタ埋込層形成用
注入マスクの形成
高抵抗のp型珪素(p−Si)基板I上に厚さl000
人の二酸化珪素(Si(lz)JW 2 、厚さ150
0人の窒化珪素(SiJ<)層3を順次被着し1通常の
りソグラフィを用いてコレクタ埋込層形成領域の上記2
層を開口する。
人の二酸化珪素(Si(lz)JW 2 、厚さ150
0人の窒化珪素(SiJ<)層3を順次被着し1通常の
りソグラフィを用いてコレクタ埋込層形成領域の上記2
層を開口する。
開口された5i02層2 、 Si3N4層3をイオン
溝入のマスクにする。
溝入のマスクにする。
第1図(2):n−層形成用イオン注入n−層4を形成
するため、拡散係数の大きいPのイオン(P゛)を注入
する。
するため、拡散係数の大きいPのイオン(P゛)を注入
する。
Poの注入条件は、エネルギ50 KeV、ドーズ量3
X1014cm−”である。
X1014cm−”である。
第1図(3):n”層形成用イオン注入n゛層5を形成
するため、拡散係数の小さいAsのイオン(Asつを注
入する。
するため、拡散係数の小さいAsのイオン(Asつを注
入する。
As+の注入条件は、エネルギ50 KeV、ドーズ量
3X101Scm−”である。
3X101Scm−”である。
ここで、 Asの代わりにsbを用いてもよい。又第1
図(2)と(3)は順序が入れ替わってもよい。
図(2)と(3)は順序が入れ替わってもよい。
第1図(4)において、開口を覆って基板上全面にSi
O□H7を被着し、イオン注入された不純物の活性化ア
ニールを行い、コレクタ埋込層6を形成する。
O□H7を被着し、イオン注入された不純物の活性化ア
ニールを行い、コレクタ埋込層6を形成する。
ここで、活性化アニールは酸化性雰囲気2例えば乾燥酸
素中で1100°C130分間行う。
素中で1100°C130分間行う。
この後の工程は、 5iOz層2 、5isN、層3を
除去して、基板表面を清浄化した後、コレクタ埋込層6
を覆って基板上全面にSt素子形成層をエピタキシャル
成長し、この層に通常の工程によりバイポーラ素子を形
成する。
除去して、基板表面を清浄化した後、コレクタ埋込層6
を覆って基板上全面にSt素子形成層をエピタキシャル
成長し、この層に通常の工程によりバイポーラ素子を形
成する。
比較のために、従来例として、イオン注入条件を同じに
して、活性化アニールを窒素雰囲気中で1100℃、3
60分間行った。
して、活性化アニールを窒素雰囲気中で1100℃、3
60分間行った。
第2図(1)、 (2)はそれぞれ実施例と従来例の不
純物分布の計算結果を示すプロファイルである。
純物分布の計算結果を示すプロファイルである。
活性化アニールにより、乾燥酸素雰囲気中で拡散した場
合を第2図(1)に、窒素中で拡散した場合を第2図(
2)に示す。
合を第2図(1)に、窒素中で拡散した場合を第2図(
2)に示す。
図中、Bは基板のp型不純物硼素の分布+ Netは補
償後の全不純物分布である。
償後の全不純物分布である。
実施例ではPの拡散が進むことがわかる。これにより、
コレクタ埋込層の不純物分布の傾斜が小さくなり、コレ
クター基板間容量が低下する。
コレクタ埋込層の不純物分布の傾斜が小さくなり、コレ
クター基板間容量が低下する。
逆バイアス1vのときの接合容量の計算値を実施例と従
来例を対比して次に示す。
来例を対比して次に示す。
実施例(第2図(1)の分布) : 5.87X10−
’F/cm”従来例(第2図(2)の分布) : 6
.32X10−”F/cmz従来例でPの注入なし :
6.82X10−’F/cm”〔発明の効果〕 以上説明したように本発明によれば、コレクタ埋込層の
不純物分布の傾斜を小さく形成でき、その結果コレクタ
ー基板間容量を低減でき、バイポーラ集積回路の高速化
に寄与することができた。
’F/cm”従来例(第2図(2)の分布) : 6
.32X10−”F/cmz従来例でPの注入なし :
6.82X10−’F/cm”〔発明の効果〕 以上説明したように本発明によれば、コレクタ埋込層の
不純物分布の傾斜を小さく形成でき、その結果コレクタ
ー基板間容量を低減でき、バイポーラ集積回路の高速化
に寄与することができた。
第1図(1)〜(4)は本発明の一実施例によるコレク
タ埋込層の形成を工程順に説明する断面図。 第2図(1)、 (2)はそれぞれ実施例と従来例の不
純物分布の計算結果を示すプロファイルである。 図において。 1はp−5t基板。 2はStag ji。 3はSi3N4 層。 4はn−層。 5はnl 層。 6はコレクタ埋込層 ↓ ↓ ↓ ↓ ↓ ↓ P”zt入 ↓ ↓ ↓ ↓ ↓ ↓ △去珪入 実距例の断面図 第 1 図
タ埋込層の形成を工程順に説明する断面図。 第2図(1)、 (2)はそれぞれ実施例と従来例の不
純物分布の計算結果を示すプロファイルである。 図において。 1はp−5t基板。 2はStag ji。 3はSi3N4 層。 4はn−層。 5はnl 層。 6はコレクタ埋込層 ↓ ↓ ↓ ↓ ↓ ↓ P”zt入 ↓ ↓ ↓ ↓ ↓ ↓ △去珪入 実距例の断面図 第 1 図
Claims (1)
- 【特許請求の範囲】 一導電型半導体基板の埋込層形成領域に拡散定数の異な
る2種類の反対導電型不純物を導入し、該基板を酸化性
雰囲気中で加熱して該基板内の表層部に埋込層を形成す
る工程と、 該埋込層を覆って該基板上に反対導電型の半導体層を形
成する工程とを有し、 該半導体層に素子形成を行うことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3876889A JPH02218134A (ja) | 1989-02-17 | 1989-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3876889A JPH02218134A (ja) | 1989-02-17 | 1989-02-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02218134A true JPH02218134A (ja) | 1990-08-30 |
Family
ID=12534472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3876889A Pending JPH02218134A (ja) | 1989-02-17 | 1989-02-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02218134A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04239173A (ja) * | 1991-01-14 | 1992-08-27 | Sharp Corp | 固体撮像装置の製造方法 |
JP2006054261A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 半導体集積回路、その製造方法および電子機器 |
-
1989
- 1989-02-17 JP JP3876889A patent/JPH02218134A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04239173A (ja) * | 1991-01-14 | 1992-08-27 | Sharp Corp | 固体撮像装置の製造方法 |
JP2006054261A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 半導体集積回路、その製造方法および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4737471A (en) | Method for fabricating an insulated-gate FET having a narrow channel width | |
US4599118A (en) | Method of making MOSFET by multiple implantations followed by a diffusion step | |
US5006477A (en) | Method of making a latch up free, high voltage, CMOS bulk process for sub-half micron devices | |
US4038107A (en) | Method for making transistor structures | |
USRE32800E (en) | Method of making mosfet by multiple implantations followed by a diffusion step | |
US6069054A (en) | Method for forming isolation regions subsequent to gate formation and structure thereof | |
US4912053A (en) | Ion implanted JFET with self-aligned source and drain | |
JPS62242358A (ja) | 最適化cmosfet回路の製造方法 | |
EP0631689A1 (en) | Threshold adjustment in vertical dmos devices | |
JPH09232567A (ja) | Mosゲートパワーデバイス及びその製造方法 | |
EP0083447B1 (en) | Triple diffused short channel device structure | |
JPH08250730A (ja) | 集積回路を製造するための方法およびp形ドーパントの拡散を減少するための方法、ならびに集積回路 | |
EP0163729B1 (en) | Silicon gigabits per second metal-oxide-semiconductor device processing | |
GB2085224A (en) | Isolating sc device using oxygen duping | |
US4535529A (en) | Method of making semiconductor devices by forming an impurity adjusted epitaxial layer over out diffused buried layers having different lateral conductivity types | |
US4362574A (en) | Integrated circuit and manufacturing method | |
US4472212A (en) | Method for fabricating a semiconductor device | |
US4783423A (en) | Fabrication of a semiconductor device containing deep emitter and another transistor with shallow doped region | |
JP3206419B2 (ja) | 半導体装置の製造方法 | |
JPH02218134A (ja) | 半導体装置の製造方法 | |
JPH0587191B2 (ja) | ||
JP2544806B2 (ja) | 半導体装置の製造方法 | |
JPH023270A (ja) | Hct半導体装置の製造方法 | |
JPH05347420A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2846329B2 (ja) | 半導体装置の製造方法 |