JPH02213115A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02213115A
JPH02213115A JP3436389A JP3436389A JPH02213115A JP H02213115 A JPH02213115 A JP H02213115A JP 3436389 A JP3436389 A JP 3436389A JP 3436389 A JP3436389 A JP 3436389A JP H02213115 A JPH02213115 A JP H02213115A
Authority
JP
Japan
Prior art keywords
wafer
insulating film
semiconductor
chips
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3436389A
Other languages
Japanese (ja)
Inventor
Mitsuo Sakamoto
光男 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3436389A priority Critical patent/JPH02213115A/en
Publication of JPH02213115A publication Critical patent/JPH02213115A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To clarify a region where a good chip cannot be obtained and to make it possible to indicate an identification mark readily on the surface of a wafer without using a special device by forming an insulating film having the continuous boundary along the approximately outer surface at the edge part of the surface of a semiconductor wafer, and thereafter performing desired wafer steps. CONSTITUTION:In wafer steps for forming a semiconductor device on a semiconductor substrate 1, an insulating film 21 having the continuous boundary is formed at the edge part of the wafer approximately along the circumference on the surface of the semiconductor substrate 1. Thereafter, the desired wafer steps are performed. For example, a desired pretreatment is performed for a GaAs wafer 1. Thereafter, an insulating film 2 comprising Si3N4 is formed on the entire upper surface of the wafer 1 by using a plasma CVD apparatus. Then all the other part of the insulating film 2 other than the desired region is etched away. A wafer identification mark 3 is formed at the inner part of the remaining insulating film 21 at the same time of the etching. Thereafter, the wafer under this state is used, and the ordinary wafer steps are performed. Thus the semiconductor device is manufactured.

Description

【発明の詳細な説明】 〔産業上の利用分野] この発明は半導体装置の製造方法に関し、特に半導体装
置の製造時におけるウェハ工程の改良に係るものである
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a method for manufacturing a semiconductor device, and particularly to improvement of a wafer process during the manufacturing of a semiconductor device.

〔従来の技術〕[Conventional technology]

従来、半導体装置を複数個同時に製造するためにはウェ
ハと称する半導体基板を用い、成膜技術。
Conventionally, in order to manufacture multiple semiconductor devices at the same time, a semiconductor substrate called a wafer was used, and film-forming technology was used.

写真製版技術等の所望の技術を用いて、複数個の半導体
装置を上記半導体基板上に形成し、しかる後に1つ1つ
の半導体装置を含む小片(以下チップと称する)に細分
化することが通常行なわれていた。この所望の半導体基
板を用いて、所望の半導体装置を形成する工程を通常ウ
ェハ工程と呼んでいるが、このウェハ工程においてはウ
ェハの端部はあるいは各種処理を施すための治具と接触
したり、あるいはウェハを取扱うピンセット等の工具に
よる傷の発生等積々の制約から良品チップが得られない
領域が存在する。又、ウェハは種々の制約から通常円形
の薄板である(一部分結晶方向を示す目的のため切り欠
き(通常ファセットとかオリエンテーションフラットと
か称す)を有することが多いこと、しかも半導体チップ
表面は通常長方形又は正方形であるため、ウェハ端部で
は、元々形状が不完全なチップとなる部分が存在するこ
と、以上の2つの原因でウェハ端部には良品チップが得
られない領域が存在するのに対して、通常この領域を明
示せずにウェハ工程を施していたため、ウェハ上の全チ
ップの電気的特性を何らかの方法で測定しく通常ウェハ
テスト工程と称する)不良のチップにマーキングを施し
た後でも、ウエハ端はパターン欠陥がある可能性がある
ので、例えば目視検査を行なったりウェハ端から5m以
内は不良マークがなくても無条件に不良とする等の方法
を用いていた。
Usually, a plurality of semiconductor devices are formed on the semiconductor substrate using a desired technique such as photolithography, and then subdivided into small pieces (hereinafter referred to as chips) containing each semiconductor device. It was being done. The process of forming a desired semiconductor device using this desired semiconductor substrate is usually called a wafer process. There are regions where good quality chips cannot be obtained due to cumulative constraints such as scratches caused by tools such as tweezers used to handle the wafer. Furthermore, due to various constraints, wafers are usually circular thin plates (they often have cutouts (usually called facets or orientation flats) for the purpose of partially indicating the crystal orientation, and semiconductor chip surfaces are usually rectangular or square. Therefore, at the edge of the wafer, there are areas where chips are originally imperfect in shape, and because of the above two reasons, there are areas at the edge of the wafer where good chips cannot be obtained. Normally, the wafer process was performed without clearly marking this area, so the electrical characteristics of all chips on the wafer must be measured in some way (usually called the wafer test process). Even after marking defective chips, the wafer edge Since there is a possibility that there are pattern defects, methods have been used, such as conducting a visual inspection or unconditionally discriminating wafers within 5 m from the edge as defective even if there is no defective mark.

[発明が解決しようとする課題] ウェハ端部には上記のように不良とすべきチップのみが
存在している領域が存在するにもかかわらず、従来はこ
の領域を明示せずにウェハ工程を行なっていたため、ウ
ェハ工程が終了した後でこのウェハ上のチップを電気的
に測定し、不良チップ上に何らかの不良マークを付与し
た後でも、端部のチップを目視検査し、形状不良チップ
を不良としたりウェハ端から例えば5■までは無条件に
不良チップとする等の方策を施していたため、1ウエハ
内の真の良品チップ数を正確に把握することが困難であ
った。特に1ウエハ内に多量(例えば1万個)のチップ
が形成される場合、良品チップ数を正確に把握するのは
多大の労力を要していた。
[Problems to be Solved by the Invention] Despite the fact that there is a region at the edge of the wafer where only chips that should be considered defective exist as described above, conventionally the wafer process has not been carried out without clearly indicating this region. Therefore, after the wafer process was completed, the chips on the wafer were electrically measured, and even after some defect marks were placed on the defective chips, the chips at the edges were visually inspected, and chips with defective shapes were identified as defective. In other words, it was difficult to accurately determine the true number of good chips in one wafer because, for example, 5 square chips from the edge of the wafer were unconditionally treated as defective chips. Particularly when a large number of chips (for example, 10,000 chips) are formed on one wafer, it takes a lot of effort to accurately determine the number of good chips.

また、ウェハ工程を実施するに際して次のような問題も
あった。すなわち、従来から半導体装t6を製造するた
めのウェハ工程においては通常の場合、処理される複数
枚のウェハを1つの単位ブロックとして、それぞれの各
プロセス処理を行なうようにしており、この単位ブロッ
クを一般的にロット(Lot >と称している。そして
、この10ツトを構成するウェハの枚数は処理される各
プロセスに対応して適宜に設定され、普通、数枚ないし
数10枚程度が実際のロットサイズとして採用されてい
る。
Furthermore, there were also the following problems when implementing the wafer process. That is, conventionally in the wafer process for manufacturing semiconductor devices t6, multiple wafers to be processed are treated as one unit block, and each process is performed on each of them, and this unit block is Generally, the number of wafers that make up the 10 wafers is set appropriately according to each process to be processed, and the actual number of wafers is usually between a few and several dozen wafers. It is used as a lot size.

また、前記ウェハ工程においては同一の処理を行なう場
合、個々のウェハの識別を行なう必要のないプロセスも
存在するが、多くの場合たとえ同一の処理をなすときで
も、ウェハ相互間のばらつきを確認したり、あるいは、
10ツト中でも処理条件を一部変更したりするなどの必
要があって、個々のウェハ毎にこれを識別するための文
字および1または数字などの記号(以下識別記号と呼ぶ
)を記入するようにしていた。
In addition, in the wafer process mentioned above, there are processes where it is not necessary to identify individual wafers when the same processing is performed, but in many cases even when the same processing is performed, it is necessary to check for variations between wafers. Or, or
Even during the 10-day process, it is necessary to partially change the processing conditions, so it is necessary to write symbols such as letters and numbers (hereinafter referred to as identification symbols) to identify each wafer. was.

ここで、この識別記号をウェハ面に記入・表示する方法
としては次のような各手段がある。すなわち。
Here, the following methods are available for writing and displaying this identification symbol on the wafer surface. Namely.

(a)ウェハの裏面あるいは表面にダイヤモンドペンな
どを用いて手書きにより識別記号を罫書きする方法。
(a) A method in which an identification symbol is handwritten on the back or front surface of a wafer using a diamond pen or the like.

(b)ウェハ面上にレーザー光を用いて識別記号を刻示
する方法。
(b) A method of marking identification symbols on the wafer surface using laser light.

(C)ウェハの表面に写真製版技術でフォトレジスト膜
を形成し1m別記号の表示装置いわゆるウェハタイトラ
ー装置を用いて識別記号を表示する方法。
(C) A method in which a photoresist film is formed on the surface of the wafer by photolithography and an identification symbol is displayed using a so-called wafer titler device, which displays 1-meter symbols.

上記の個々のウェハに対する従来の識別記号の各表示手
段の場合、それぞれに次のような特徴がある。すなわち
、 まず、太記(a)方法の場合には識別記号を1枚づつの
ウェハに直接罫書きをするので、費用が少なくて済むと
いう利点があるが、その記入自体が作業者の技量の程度
に左右され均一に罫書きするのが困難であり、罫書きの
力が弱ければ一明瞭な表示をなし得ず、反対に力が強す
ぎると罫書きに伴なって微少な粉末(かけら)が発生し
、後にこれがウェハを汚染したり、また、与えられる力
Iこよってウェハにストレスがたまるために、後工程で
これがひび割れの原因になり易いという欠点があり簡便
な方法ではあるが、作業者に熟練さが要求されるもので
あった。
Each of the conventional identification symbol display means for individual wafers described above has the following characteristics. First, in the case of method (a), the identification symbol is directly marked on each wafer, so it has the advantage of being less expensive, but the marking itself requires a lot of skill from the operator. It is difficult to score evenly depending on the level of the score, and if the scribing force is too weak, it will not be possible to make a clear indication, and on the other hand, if the scribing force is too strong, minute powder (pieces) will appear as a result of the scribing. Although it is a simple method, it has the drawbacks that it can contaminate the wafer later, and that stress accumulates on the wafer due to the applied force, which can easily cause cracks in the subsequent process. It required skill on the part of the person.

また、上記(b)方法の場合にはレーザー光を発生させ
かつ制御する特別な装置を必要とし、多額の費用がかか
ると共に安全上、十分な注意を払わなければならず、そ
してまた半導体ウェハがシリコンであるときには、実使
用上さしつかえないが。
In addition, method (b) above requires special equipment to generate and control laser light, which incurs a large amount of cost and requires sufficient safety precautions. However, when it is made of silicon, there is no problem in actual use.

これが化合物半導体ウェハ(例えば、GaAsウェハ)
であるときには、レーザ光の照射時に結晶が分解して有
害物質、つまりここではAs化合物が発生するため適用
できない方法であった。
This is a compound semiconductor wafer (e.g. GaAs wafer)
In this case, the crystal decomposes during laser beam irradiation and generates harmful substances, that is, As compounds in this case, so this method cannot be applied.

さらに、上記(C)方法の場合には写真製版技術を利用
してウェハタイトラー装置により、識別記号発生部(通
常、複数の文字と数字との組合せ表示が可能である。)
での遮光部分の組合せによるパターンを所望の光を照射
することで、ウェハ上に形成されたフォトレジスト膜に
転写して識別記号を表示させ得るのであるが、ここでも
ウエノ1タイトラーなる特別な装置を必要とし、多額の
費用がかかるほか、職別記号表示のためだけに、写真製
版工程を1回分余分に行なわなければならないという不
利があった。
Furthermore, in the case of method (C) above, an identification symbol generator (usually a combination of multiple letters and numbers can be displayed) by a wafer titler device using photolithography technology.
By irradiating the pattern formed by the combination of the light-shielding parts with the desired light, it is possible to display an identification symbol by transferring it to the photoresist film formed on the wafer. In addition to requiring a large amount of cost, there was also the disadvantage that an extra photolithography process had to be performed just to display the occupational symbol.

この発明は上記で述べた主に2つの問題点を解決するた
めになされたもので、その目的とするところはウェハ面
上のもともと良品チップが採れない領域(主fこウェハ
端部)を明確化することにより、良品チップ数を明確化
させることと敢て特別な装置などを用いることなしに、
ウエノ1面に識別記号を部用かつ容易に表示させ得るよ
うにした半導体装置の製造方法を提供することである。
This invention was made to solve the two main problems mentioned above, and its purpose is to clearly identify the area on the wafer surface where good chips cannot be obtained (mainly the wafer edge). By doing so, we can clarify the number of good chips and without using special equipment.
It is an object of the present invention to provide a method for manufacturing a semiconductor device in which an identification symbol can be easily displayed on one surface of a semiconductor device.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係る半導体装置の製造方法はウエノ1工程の
スタートにあたり、所望の成膜技術を用いてウェハの表
面全体に絶縁膜を形成し、しかる後に、ほぼウェハ外周
に沿って連続した境界を有するようウェハ端部に、この
絶縁膜を残して他の部分は全て除去するという工程を行
なうものであり。
In the method for manufacturing a semiconductor device according to the present invention, at the start of the wafer 1 process, an insulating film is formed on the entire surface of the wafer using a desired film forming technique, and then an insulating film is formed on the entire surface of the wafer almost along the outer periphery of the wafer. In this process, this insulating film is left at the edge of the wafer and all other parts are removed.

しかもこの残存させる絶縁膜内にウェハの識号記号を形
成させようとするものである。
Moreover, the wafer identification symbol is intended to be formed within this remaining insulating film.

〔作用] この発明方法においてはウェハ工程のスタートにあたリ
ウエハの外周部に絶縁膜が形成された領域が形成される
ことにより、この絶縁膜残存部分は良品のチップとなり
得ない領域であることが後工程で明らかであるとともに
、この絶縁膜残存部分内にウニ八識別記号が形成される
のであるから。
[Operation] In the method of the present invention, at the start of the wafer process, an area where an insulating film is formed is formed on the outer periphery of the wafer, so that the remaining part of the insulating film is an area where good chips cannot be formed. This is because it is obvious in the subsequent process, and the sea urchin identification symbol is formed in the remaining portion of the insulating film.

この記号はウェハ工程中、明瞭に判別させることが可能
となる。
This symbol can be clearly identified during the wafer process.

〔実施例〕〔Example〕

以下、この発明に係る半導体装置の製造方法の一実施例
を第1図〜第5図について説明する。
An embodiment of the method for manufacturing a semiconductor device according to the present invention will be described below with reference to FIGS. 1 to 5.

第1図(a、) (b) 〜第3図(a)(b)はコ(
7)上記問題1項を解決するための実施例方法の概要を
示すそれぞれ平面図および断面図、第4図(a)(b)
は上記問題1項及び第2項を同時に解決するための実施
例方法の概要を示す平面図および断面図である。
Figures 1 (a,) (b) to 3 (a) and (b) are
7) A plan view and a cross-sectional view, respectively, showing an outline of an example method for solving problem 1 above, FIGS. 4(a) and (b)
1A and 1B are a plan view and a sectional view showing an outline of an embodiment method for simultaneously solving the above-mentioned problems 1 and 2.

第1図(a)(b)は所望の構造を有する半導体ウェハ
FIGS. 1(a) and 1(b) show semiconductor wafers having desired structures.

例えば直径的50mのGaAsウェハを示す。ここで所
望の構造を有するとは、このウェハ(11上に形成せん
とする半導体装置、例えばGaAsMESFETに適し
た濃度、厚みを有し、 GaAs基板上にエピタキシャ
ル成長あれた活性層を最上部に形成されたGaAsウェ
ハ等を示す。
For example, a GaAs wafer with a diameter of 50 m is shown. Here, having a desired structure means having a concentration and thickness suitable for a semiconductor device to be formed on this wafer (11, for example, a GaAs MESFET), and having an active layer epitaxially grown on a GaAs substrate formed on top. The figure shows a GaAs wafer etc.

この第1図のウェハ(1)に所望の前処理を施し例えば
、塩酸ボイルによりGaAs上のGaビットをエツチン
グ除去した後、純水洗浄、乾燥等の処理)しかる後、例
えばプラズマCVD装置を用いて、ウェハ上面全体に5
isN4(シリコンナイトライド)よりなる絶縁膜(2
)を形成した状態を示すのが第2図(a)(b)である
The wafer (1) in FIG. 1 is subjected to a desired pretreatment (e.g., etching away the Ga bits on the GaAs using hydrochloric acid boiling, followed by washing with pure water, drying, etc.), and then using, for example, a plasma CVD apparatus. 5 on the entire top surface of the wafer.
Insulating film (2) made of isN4 (silicon nitride)
) are shown in FIGS. 2(a) and 2(b).

この絶縁膜(2)は例えば5iH4(シラン)とNH3
(アンモニア)の両ガスの化学的反応を利用して、28
0℃の加熱条件で、約100OAの厚みまで成長させる
This insulating film (2) is made of, for example, 5iH4 (silane) and NH3.
(ammonia) using the chemical reaction of both gases, 28
It is grown to a thickness of about 100 OA under heating conditions of 0°C.

引き続いて、この絶縁膜の所望の領域を除いてその他の
部分を全てエツチング除去する。このエツチング除去す
る方法としては、例えば、弗化水素酸と弗化アンモニウ
ムの水溶液(良く知られている弗酸バッファ液)でエツ
チングすれば%n単に除去することができる。このエツ
チングの際、所望の領域に対応したパターンを有する上
記エツチング液に対する保護膜を、絶縁膜上に形成して
おけば、この保護膜に対応した領域のみ、エツチングさ
れずに残存させることが可能である。そしてエツチング
作業が完了後この保護膜を周知の技術で除去すれば、所
望の領域のみ、絶縁膜を残存させ、その他の部分を完全
に除去した状態になる(第3 図(a)(b) >。こ
の場合、上記保護膜としては、例えば周知のワックス(
例えばアビニシンワックス)等を用いれば良いが、残存
させる領域をより完全に形成させる方法として1周知の
写真製版技術を用いても良い。例えば、保護膜として、
東京■ 応化(株)製のOMR−83フォトレジストを用い、保
護膜に相当する領域のみ露光処理し、後は所定の処理を
行ない所望のパターンを有するフォトレジストパターン
を形成させることにより簡単に上記目的を実施しうる保
護膜を形成することが可能である。
Subsequently, all portions of this insulating film except for desired regions are removed by etching. As a method for removing this by etching, for example, it can be simply removed by etching with an aqueous solution of hydrofluoric acid and ammonium fluoride (a well-known hydrofluoric acid buffer solution). During this etching, if a protective film against the etching solution with a pattern corresponding to the desired area is formed on the insulating film, only the area corresponding to this protective film can remain without being etched. It is. After the etching process is completed, if this protective film is removed using a well-known technique, the insulating film remains only in the desired area, and the other parts are completely removed (Figure 3 (a) and (b)). > In this case, the protective film may be, for example, a well-known wax (
For example, avisin wax) or the like may be used, but a well-known photolithography technique may also be used to more completely form the region to be left. For example, as a protective film,
Tokyo ■ Using OMR-83 photoresist manufactured by Ohka Co., Ltd., only the area corresponding to the protective film is exposed, and then the prescribed processing is performed to form a photoresist pattern with the desired pattern, thereby easily achieving the above. It is possible to form a protective film that can accomplish the purpose.

以上、絶縁膜を選択的にエツチング除去することにより
、ウェハ表面はGaAs面fillと、残存する絶縁膜
12υを有するGaAsウェハ面とに明確に分離できる
As described above, by selectively removing the insulating film by etching, the wafer surface can be clearly separated into the GaAs fill surface and the GaAs wafer surface having the remaining insulating film 12υ.

この状態のウェハを用いて、従来のウェハ工程(例えば
MESFETの製造工程)(詳述せず)を実施すれば、
従来と同じ半導体装置を製造することが可能である。こ
の際、従来のウエノ1工程には何ら変更を加えることが
必要ではないが、ウェハ端部イこS 1sN4からなる
領域f21)が存在しており、この領域上には良品チッ
プが形成されないことは明らかなため、この領域のみ1
例えばピンセット等の治具を取扱い可能な領域と限定す
れば、ウェハ工程終了後、電気的に全チップを測定判定
し良品と電気的lζ判断されたチップを改めて目視検査
等を実施して不良と判定する作業を行なったり、ウェハ
端部よりある領域までは無条件に不良チップとする等の
余分な作業、取り決めを行なう必要がなくなる。
If a conventional wafer process (for example, MESFET manufacturing process) (not detailed) is performed using the wafer in this state,
It is possible to manufacture the same semiconductor device as before. At this time, it is not necessary to make any changes to the conventional wafer 1 process, but there is a region f21) consisting of 1sN4 at the wafer edge, and no good chips will be formed on this region. is obvious, so only this area is 1
For example, by limiting the area to the area where jigs such as tweezers can be handled, after the wafer process is completed, all chips are electrically measured and judged to be good, and those chips that are electrically judged to be good can be visually inspected again to be judged as defective. There is no need to carry out extra work or make arrangements such as carrying out judgment work or unconditionally treating chips up to a certain area from the edge of the wafer as defective.

第4図(a)(b)は第3図(a)(b)と大略は同じ
であるが。
FIGS. 4(a) and 4(b) are roughly the same as FIGS. 3(a) and (b).

残存させる絶縁膜121)内部にウェハ識別記号131
(図では2箇所)を形成しである状態を示す。第1図(
a) (b)、第2図(a) (b)は上記の場合と同
じであるが以下の点が若干異なる。すなわち、上記保護
膜上にウェハ識別記号に相当する開孔部を形成した後で
、絶縁膜(2)を上記例と同じようにエツチング除去す
る。そうすることにより、残存させたいパターンを有す
る絶縁膜内に上記開孔部に相当するGaAs露出面が形
成され−これによりウニ/1を識別することができる。
Wafer identification symbol 131 inside the insulating film 121 to be left
(Two locations in the figure) are formed. Figure 1 (
a) (b), FIGS. 2(a) and (b) are the same as the above case, but the following points are slightly different. That is, after forming an opening corresponding to a wafer identification symbol on the protective film, the insulating film (2) is removed by etching in the same manner as in the above example. By doing so, an exposed surface of GaAs corresponding to the opening is formed in the insulating film having the pattern to be left, and thus the sea urchin/1 can be identified.

ここで保護膜形成方法として、前述の写真製版フォトレ
ジストを用いた場合、露光処理の際に、このウェハ識別
記号に相当する遮光部分を、保護膜形成領域内(即ち露
光領域内)の所望の部分に形成すれば、現像等の所定の
処理を施した後で、ウェハ識別記号#C相当する開孔部
を有する保護膜が形成できる。
Here, when the above-mentioned photolithography photoresist is used as the protective film forming method, during the exposure process, the light-shielding part corresponding to the wafer identification symbol is placed in the desired area within the protective film forming area (that is, within the exposure area). If it is formed in a portion, a protective film having an opening corresponding to the wafer identification symbol #C can be formed after a predetermined process such as development is performed.

次に、さらに改良された製造方法の他の実施例を示すの
が第5図である。
Next, FIG. 5 shows another embodiment of a further improved manufacturing method.

すなわち、この図に示す実施例の製造方法において、符
号■は識別記号の表示対象としての半導体ウェハ ここ
では、例えばGaAsウェハを示す。
That is, in the manufacturing method of the embodiment shown in this figure, the symbol ■ indicates a semiconductor wafer as an object to be displayed with an identification symbol. Here, for example, a GaAs wafer is indicated.

この場合1図示省略したが半導体ウェハ(9)の表面上
には所望のOMR−83等のネガタイプのフォトレジス
トが塗付されると共に、適正な条件でのプリベークが終
了しており、また、■は所望のマスクパターンを表示し
たフォトマスク、ここでは例えば、・石英ガラスなどの
透明資材を用いて構成されたフォトマスクであって、前
記半導体ウニ/%(9)に対応して例えば、酸化クロム
などにより、絶縁膜を残存させようとする領域以外の部
分のみ遮光部が形成してあり、これらの半導体ウニ1s
tsI3とフォトマスクQは相対的な位置合せ、いわゆ
るマスクアライメントを完了している。
In this case 1, although not shown, a desired negative type photoresist such as OMR-83 is coated on the surface of the semiconductor wafer (9), and prebaking under appropriate conditions has been completed. is a photomask displaying a desired mask pattern, here, for example, is a photomask constructed using a transparent material such as quartz glass, and corresponding to the semiconductor urchin/% (9), for example, chromium oxide is used. etc., a light shielding part is formed only in the area other than the area where the insulating film is to remain, and these semiconductor sea urchins 1s
tsI3 and the photomask Q have completed relative positioning, so-called mask alignment.

しかして、−船釣な半導体装置の製造における写真製版
工程の場合には、前記したマスクアライメントの終了後
に霧光処理を施すのであるが−この実施例の方法ではこ
のマスクアライメントの終了後Cζあって、少なくとも
前記半導体ウェハ31)を完全に覆う大きさ以上の識別
記号表示用の例えば、石英がラスなどの透明資材を用い
て構成されたフィルターを図示しない光源側と前記フォ
トマスク■との間に挿入して位置合せをするか、あるい
は必要に応じてフォトマスク■の光源側面に直接−重ね
合わせるように載置して位置合せし、この状態において
、露光のための光線(財)を適正な条件で照射すること
により露光処理を行なう。
Therefore, in the case of a photolithographic process in the manufacture of semiconductor devices carried out on a boat, fog light processing is performed after the completion of the above-mentioned mask alignment, but in the method of this embodiment, the Cζ At least, a filter for displaying an identification symbol having a size that completely covers the semiconductor wafer 31), for example, made of a transparent material such as quartz lath, is installed between the light source side (not shown) and the photomask (2). Insert the photomask and align it, or if necessary, place it directly on the side of the light source of the photomask and align it, and in this state, properly direct the light beam for exposure. Exposure processing is performed by irradiating under suitable conditions.

また、ここで前記識別記号表示用のフィルタ(至)につ
いては前記フォトマスク■での透明部に対応し、しかも
ウェハに接する部分1例えば具体的には前記ウェハ■の
最外側に近い5wm程度以内の内側の部分に対応した領
域に、文字、数字またはこれらの組合せによる識別記号
パターンを表示してあり、この識別記号パターンはこの
場合、前記フォトマスク(2)におけるパターンと同様
に光を遮断する遮光部として形成される。
In addition, the filter (to) for displaying the identification symbol corresponds to the transparent part of the photomask (2) and is in contact with the wafer (for example, within about 5 wm near the outermost side of the wafer (2)). An identification symbol pattern consisting of letters, numbers, or a combination thereof is displayed in an area corresponding to the inner part of the photomask (2), and in this case, this identification symbol pattern blocks light similarly to the pattern on the photomask (2). It is formed as a light shielding part.

従って、前記ウェハ3Dに対し、この識別記号表本川の
フィルタ1を介在して前記露光処理を行なった後、所望
の現像、定着、および検査の各工程完了した状態におい
て、このウェハ!3I)には前記フォトマスクりの遼光
邪に形成されたパターンIこ相当する部分が開孔部とし
て表示され、かつ、また同時に職別記号表示用のフィル
タ■の識別記号パターンに相当する部分が同様な開孔部
形態による識別記号として表示されるものである。
Therefore, after the wafer 3D has been subjected to the exposure process through the filter 1 of this identification symbol table, and the desired development, fixing, and inspection steps have been completed, this wafer! In 3I), a portion corresponding to the pattern I formed in the light of the photomask is displayed as an opening, and at the same time, a portion corresponding to the identification symbol pattern of the filter (■) for displaying the occupational symbol. is displayed as an identification symbol with a similar opening shape.

そしてまた、前記識別記号表示用のフィルタ(至)とし
て、それぞれに異なる識別記号パターンを表示した複数
枚を用意しておき、各ウェハ1枚毎(ここれを選択的に
交換して使用するようζこすれば一処理対象の各ウェハ
6υに相互に異なる識別記号を表示させることができ、
さらに−必要とあれば。
Furthermore, as a filter for displaying the identification symbol, a plurality of filters each displaying a different identification symbol pattern are prepared, and each wafer can be selectively replaced and used. By rubbing ζ, different identification symbols can be displayed on each wafer 6υ to be processed.
More – if needed.

10ツトすべてのウェハに対して、相互に異なる識別記
号を表示されることも可能である。
It is also possible for all ten wafers to be displayed with mutually different identification symbols.

また、ここで前記異なる識別記号パターンを表示したフ
ィルタ制を製造するには、従来周知のマスク製造技術を
利用することで比較的容易に得られるものであり、かつ
、この実施例に適用されるフィルタ啜はほぼ半永久的に
使用し得るものである。
In addition, manufacturing the filter system displaying the different identification symbol patterns can be relatively easily obtained by using conventionally well-known mask manufacturing technology, and can be applied to this embodiment. Filter sip can be used almost semi-permanently.

また、前記フォトマスク(至)の遮光部分は形成せんと
するチップの形状に合致した領域、すなわちチップ1つ
の形状として縦、横がそれぞれy1xW′′とすれば、
この領域は縦がny、横がnx(n、nは整数)となる
ような階段状の形状をなしておれば、半導体ウェハ上の
絶縁膜の存在しない領域をチップ形成領域として有効に
利用することができる。加えて、この遮光部分はその端
がすべて半導体ウェハ上lζ収容できるような形状をな
しているとともに、ウェハ端によりこの遮光部分が横切
らないように載置することが必要である。
Further, the light-shielding portion of the photomask (to) is an area that matches the shape of the chip to be formed, that is, assuming that the shape of one chip is y1xW'' in length and width, respectively.
If this region has a step-like shape with a length of ny and a width of nx (n, where n is an integer), the region where there is no insulating film on the semiconductor wafer can be effectively used as a chip formation region. be able to. In addition, this light-shielding portion has a shape such that all of its edges can be accommodated on the semiconductor wafer, and it is necessary to place the wafer so that the light-shielding portion does not cross the wafer edge.

なお上記実施例では半導体ウェハとしてGaAsウェハ
の例を示しているが、必ずしもこれに限定するものでは
ない。又、絶縁膜としてSi3N4を例としたが、これ
に限定されるものでもない。
In the above embodiments, a GaAs wafer is used as the semiconductor wafer, but the invention is not necessarily limited to this. Further, although Si3N4 is used as an example of the insulating film, the present invention is not limited to this.

〔発明の効果J 以上のようにこの発明によれば、半導体ウェハ上に、ほ
ぼ外周に沿って連続した境界を有する絶縁膜を半導体ウ
ェハ表面のウェハ端部に形成し。
[Effect of the Invention J As described above, according to the present invention, an insulating film having a continuous boundary substantially along the outer periphery is formed on a semiconductor wafer at the wafer end portion of the surface of the semiconductor wafer.

しかる後に所望のウェハ工程を従来と何らの変更もなく
施すため、半導体チップを従来と同じ工程で形成するこ
とが可能であるとともに、あらかじめ不良チップの形成
領域が明確化されているため。
Since the desired wafer process is then carried out without any changes from the conventional method, it is possible to form semiconductor chips in the same process as in the conventional method, and the formation area of defective chips is clarified in advance.

この領域内のチップは無条件に不良として処理できるた
め、ウェハテストの良品数をもってウェハ上の良品チッ
プ数とすることが可能で良品数の正確な把握が可能とな
る。
Since chips within this area can be unconditionally treated as defective, it is possible to use the number of non-defective chips in the wafer test as the number of non-defective chips on the wafer, making it possible to accurately grasp the number of non-defective chips.

しかも、写真製版技術等を用いてこの絶縁膜を選択的に
残存させる方法を利用すれば、ウエノ1面への識別記号
の表示を同ウェハに何等の影響をも与えることなく、し
かも、特に表示のための装置、ならびに余分な処理工程
などを全く必要とせずに、従来の装置、方法をそのまま
使用して、常時、均一な態様で極めて容易に行ない得る
ものである。
Moreover, if a method of selectively leaving this insulating film using photolithography technology etc. is used, identification symbols can be displayed on one side of the wafer without affecting the same wafer in any way. This process can be carried out extremely easily and always in a uniform manner using conventional equipment and methods, without requiring any equipment or extra processing steps.

【図面の簡単な説明】[Brief explanation of the drawing]

@1図(al (b) 〜第4図(a) (b)はコノ
発明の半導体装置の製造方法の一実施例を示す各工程の
平面図および断面図、第5図はこの発明の他の実施例を
示す説明図である。 fll=−’y x−ハ(GaAsつ! ハ) 、 +
21−・・絶縁膜、(11)・・・GaAs面、12υ
・・・残存する絶縁膜、(3)・・・ウェハ識別記号、
6υ・・・半導体ウェハー■・・・フォトマスク。 ■・・・識別記号表示用フィルタ、■・・・露光のため
に照射される光線。 なお1図中、同一符号は同一、または相当部分を示す。 代理人   大  岩  増  維 第1図 (a) (b) 口       / 第2図 (0〕 cb> 第5図 Jl:半導5本ウェハ J2:フォトマスク J3ニジλ別記−5,+水用フィルタ ノ4itめ勺!め)ニザIすごイ1う光ダ零ミ第3図 11’(3aAJIJ 第4図 手続補正3(自発) 補正をする者 代表者 志 5 補正の対象 明細書の発明の詳細な説明の欄。 6、 補正の内容 (1)明細書の第4頁第17行から第18行にr文字お
よび1または」とあるのをr文字および/または」に訂
正する。 〈2)明細−)の第9頁第5行に「成長あれた活性1―
を」とあるのを「成長された活性層を」に訂正する。 (3)明細書の第14頁第4行に「石英がラス」とある
のを「石英ガラス」に訂正する。 以  上
@ Figure 1 (al (b) - Figure 4 (a) (b) are plan views and cross-sectional views of each step showing one embodiment of the method for manufacturing a semiconductor device of this invention, and Figure 5 is a diagram showing a method for manufacturing a semiconductor device of this invention. It is an explanatory diagram showing an example of fll=-'y x-ha (GaAs! ha), +
21-...Insulating film, (11)...GaAs surface, 12υ
...Remaining insulating film, (3)...Wafer identification symbol,
6υ...Semiconductor wafer■...Photomask. ■...Identification symbol display filter, ■...Light ray irradiated for exposure. In Figure 1, the same reference numerals indicate the same or equivalent parts. Agent Masu Oiwa Figure 1 (a) (b) / Figure 2 (0) cb> Figure 5 Jl: 5 semiconductor wafers J2: Photomask J3 Niji λ Note -5, + water filterノ4IT ME勺!ME) Niza I Sugoi 1 Ukoda Zeromi Figure 3 11' (3aAJIJ Figure 4 Procedural Amendment 3 (Voluntary) Representative of the person making the amendment 5 Details of the invention in the specification to be amended 6. Contents of the amendment (1) On page 4, lines 17 to 18 of the specification, the letter r and 1 or '' will be corrected to the letter r and/or''.〈2) Details-), page 9, line 5 states, ``Growth activity 1-
” should be corrected to ``the grown active layer.'' (3) In the fourth line of page 14 of the specification, the statement "quartz is lath" is corrected to "quartz glass."that's all

Claims (1)

【特許請求の範囲】[Claims] 半導体基板上に半導体装置を形成するためのウェハ工程
において、ほぼウェハ外周に沿つて連続した境界を有す
る絶縁膜を半導体基板表面上のウェハ端部に形成し、し
かる後に所望のウェハ工程を施すことを特徴とする半導
体装置の製造方法。
In a wafer process for forming a semiconductor device on a semiconductor substrate, an insulating film having a continuous boundary almost along the outer periphery of the wafer is formed at the edge of the wafer on the surface of the semiconductor substrate, and then a desired wafer process is performed. A method for manufacturing a semiconductor device, characterized by:
JP3436389A 1989-02-14 1989-02-14 Manufacture of semiconductor device Pending JPH02213115A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3436389A JPH02213115A (en) 1989-02-14 1989-02-14 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3436389A JPH02213115A (en) 1989-02-14 1989-02-14 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02213115A true JPH02213115A (en) 1990-08-24

Family

ID=12412082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3436389A Pending JPH02213115A (en) 1989-02-14 1989-02-14 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02213115A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8822141B1 (en) 2013-03-05 2014-09-02 International Business Machines Corporation Front side wafer ID processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8822141B1 (en) 2013-03-05 2014-09-02 International Business Machines Corporation Front side wafer ID processing

Similar Documents

Publication Publication Date Title
US6803247B2 (en) Method for dividing semiconductor wafer
US6412326B1 (en) Semiconductor calibration structures, semiconductor calibration wafers, calibration methods of calibrating semiconductor wafer coating systems, semiconductor processing methods of ascertaining layer alignment during processing and calibration methods of
JP2000058509A (en) Method and device for evaluating crystal defect
JPS6030896B2 (en) wafer assembly
JPH02213115A (en) Manufacture of semiconductor device
JPH0368126A (en) Manufacture of semiconductor device
CN103698970A (en) Metal residue defect repairing method of mask plate for integrated circuit
US20020197749A1 (en) Method of monitoring and controlling a photoresist edge bead
JPH01260451A (en) Formation of dicing line
US4311546A (en) Method of manufacturing semiconductor device
JP3587712B2 (en) Alignment mark structure for semiconductor manufacturing with protection dummy pattern
JP4626909B2 (en) Semiconductor wafer
CN220626853U (en) Device for reducing light diffraction in exposure machine
KR0168353B1 (en) Inspection method of non-pattern wafer
JPH03211718A (en) Method of marking
JP2001196333A (en) Semiconductor wafer with off-angle
JPH06120311A (en) Dummy wafer and foreign matter analyzer using thereof
JP2001219386A (en) Manufacturing method of semiconductor wafer with laser mark
JPS58158938A (en) Inspecting device of semiconductor element
KR960013499B1 (en) Staining method for vertical structure monitoring of semiconductor device
JP2005072027A (en) Mark printing method of soi substrate
KR20080021392A (en) Semiconductor wafer having identification
JPH02144908A (en) Manufacture of semiconductor device
GB2054903A (en) Masks for photoetching
JPH0216753A (en) Semiconductor device and manufacture thereof