JPH02211745A - 復調方式制御回路 - Google Patents
復調方式制御回路Info
- Publication number
- JPH02211745A JPH02211745A JP3215289A JP3215289A JPH02211745A JP H02211745 A JPH02211745 A JP H02211745A JP 3215289 A JP3215289 A JP 3215289A JP 3215289 A JP3215289 A JP 3215289A JP H02211745 A JPH02211745 A JP H02211745A
- Authority
- JP
- Japan
- Prior art keywords
- burst
- circuit
- demodulation
- burst signal
- demodulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 abstract description 9
- 239000000203 mixture Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 28
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は時分割多元接続方式（ＴＤＭＡ：Ｔｉｗ＋ｅＤ
ｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ方式
）における位相偏移変調及び復調方式（Ｐ Ｓ Ｋ ：
Ｐｈａｓｅ ＳｈｉｆｔＫｅｙｉｎｇ変復調方式）に
対する制御回路に関し、特に２相、４相のＰＳＫ復調が
実現可能な復調器に対する復調方式制御回路に関する。
ｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ方式
）における位相偏移変調及び復調方式（Ｐ Ｓ Ｋ ：
Ｐｈａｓｅ ＳｈｉｆｔＫｅｙｉｎｇ変復調方式）に
対する制御回路に関し、特に２相、４相のＰＳＫ復調が
実現可能な復調器に対する復調方式制御回路に関する。
Ｃ従来の技術〕
従来、ＴＤＭＳ方式におけるＰＳＫ変復調方式の通信装
置、なかでも２相及び４相のＰＳＫ復調が実現できる通
信装置の復調器では、その復調手段に対する復調方式制
御回路としてスイッチによるものが用いられており、こ
のスイッチにより２相、４相の各ＰＳＫ復調を切り替え
ている。これは、例えば伝送する情報量が多い場合には
４相変調を行い、伝送品質を重要とする場合には２相変
調を行うような伝送方式において、これらを切り替えて
復調を行う際に利用される。
置、なかでも２相及び４相のＰＳＫ復調が実現できる通
信装置の復調器では、その復調手段に対する復調方式制
御回路としてスイッチによるものが用いられており、こ
のスイッチにより２相、４相の各ＰＳＫ復調を切り替え
ている。これは、例えば伝送する情報量が多い場合には
４相変調を行い、伝送品質を重要とする場合には２相変
調を行うような伝送方式において、これらを切り替えて
復調を行う際に利用される。
上述した従来の復調方式制御回路は、スイッチの切替え
により２相、４相を設定するため、その設定は半固定状
態となっており、したがって、同一伝送路で提供される
ネットワーク内のＰＳＫ変復調方式は一義的に決定され
てしまう。このため、このネットワーク内で通信する地
球局間の目的に応じて変調方式を設定する場合には、同
一伝送路に異なった変調方式のバースト信号が混在する
ことになるため、これような変調方式に従来の復調方式
制御回路を適用することばできず、結果として地球局独
自で変調方式を設定するネットワークを構成することが
できないという問題がある。
により２相、４相を設定するため、その設定は半固定状
態となっており、したがって、同一伝送路で提供される
ネットワーク内のＰＳＫ変復調方式は一義的に決定され
てしまう。このため、このネットワーク内で通信する地
球局間の目的に応じて変調方式を設定する場合には、同
一伝送路に異なった変調方式のバースト信号が混在する
ことになるため、これような変調方式に従来の復調方式
制御回路を適用することばできず、結果として地球局独
自で変調方式を設定するネットワークを構成することが
できないという問題がある。
本発明は同一伝送路において異なる変調方式を混在する
場合にも、これらの変調方式に対応した復調を実現する
ことを可能にした復調方式制御回路を提供することを目
的とする。
場合にも、これらの変調方式に対応した復調を実現する
ことを可能にした復調方式制御回路を提供することを目
的とする。
本発明の復調方式制御回路は、到来するバースト信号に
含まれる復調手段情報を格納する記憶回路と、このバー
スト信号の識別を行うためのバースト識別回路と、この
バースト識別回路の識別出力に応じて記憶回路に復調手
段情報を格納する書き込み制御回路と、復調器における
バースト信号の受信タイミングを発生するタイミング発
生回路と、このタイミングに応じて前記記憶回路に格納
された復調手段情報をラッチし、かつこれを順次復調器
に出力するラッチ回路とを備えている。
含まれる復調手段情報を格納する記憶回路と、このバー
スト信号の識別を行うためのバースト識別回路と、この
バースト識別回路の識別出力に応じて記憶回路に復調手
段情報を格納する書き込み制御回路と、復調器における
バースト信号の受信タイミングを発生するタイミング発
生回路と、このタイミングに応じて前記記憶回路に格納
された復調手段情報をラッチし、かつこれを順次復調器
に出力するラッチ回路とを備えている。
上述した構成では、記憶回路は各バースト信号に対応し
た復調手段情報を記憶し、これを復調器の受信タイミン
グに応じて順次復調器に出力させ、復調器における該受
信バースト信号のＰＳＫ復調を制御する。
た復調手段情報を記憶し、これを復調器の受信タイミン
グに応じて順次復調器に出力させ、復調器における該受
信バースト信号のＰＳＫ復調を制御する。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例のブロック構成図である。図
において、１は到来したバースト信号に含まれている復
調手段情報を格納可能な記憶回路、２はこの記憶回路１
に対して該復調手段情報の格納（書き込み）を行わせる
書き込み制御回路、３は到来したバースト信号を復調器
が受信する際のタイミングパルスを出力するタイミング
発生回、４はこのタイミング発生回路３からのタイミン
グパルスによってＩＴＤＭＡフレーム内で到来するバー
スト数をカウントし、これを前記記憶回路１のアドレス
信号とするバースト識別回路、５は前記記憶回路１から
の出力を復調器に対する復調方式制御信号として出力す
る際、到来したバースト信号を復調器が受信するタイミ
ングでこの復調方式制御信号を切り替えるためのラッチ
回路である。
において、１は到来したバースト信号に含まれている復
調手段情報を格納可能な記憶回路、２はこの記憶回路１
に対して該復調手段情報の格納（書き込み）を行わせる
書き込み制御回路、３は到来したバースト信号を復調器
が受信する際のタイミングパルスを出力するタイミング
発生回、４はこのタイミング発生回路３からのタイミン
グパルスによってＩＴＤＭＡフレーム内で到来するバー
スト数をカウントし、これを前記記憶回路１のアドレス
信号とするバースト識別回路、５は前記記憶回路１から
の出力を復調器に対する復調方式制御信号として出力す
る際、到来したバースト信号を復調器が受信するタイミ
ングでこの復調方式制御信号を切り替えるためのラッチ
回路である。
次に以上の構成の制御回路の動作を、第２図のタイミン
グチャートと併せて説明する。なお、第２図のＡ−Ｈは
夫々第１図のＡ−Ｈ部における信号を示している。また
、■は復調器における到来するバースト信号の受信信号
を示している。
グチャートと併せて説明する。なお、第２図のＡ−Ｈは
夫々第１図のＡ−Ｈ部における信号を示している。また
、■は復調器における到来するバースト信号の受信信号
を示している。
受信データＡには斜線で示す復調手段情報が含まれてお
り、書き込み制御回路２では、同期符号検出パルスＨを
基準に復調手段情報の検出タイミングにおいて書き込み
パルス信号Ｂを発生し、前記復調手段情報を記憶回路１
に格納する。この格納番地はバースト識別回路４により
指示される。
り、書き込み制御回路２では、同期符号検出パルスＨを
基準に復調手段情報の検出タイミングにおいて書き込み
パルス信号Ｂを発生し、前記復調手段情報を記憶回路１
に格納する。この格納番地はバースト識別回路４により
指示される。
このバースト識別回路４はＴＤＭＡフレームパルス信号
Ｅにより初期化され、タイミング発生回路３から出力さ
れるタイミングパルス信号Ｇによりバースト数をカウン
トし、そのバーストカウンタ出力信号Ｆを前記記憶回路
１に出力して格納番地とする。
Ｅにより初期化され、タイミング発生回路３から出力さ
れるタイミングパルス信号Ｇによりバースト数をカウン
トし、そのバーストカウンタ出力信号Ｆを前記記憶回路
１に出力して格納番地とする。
記憶回路ｌの出力データＣはバースト識別回路４により
指示された番地に格納された復調手段情報であり、タイ
ミング発生回路３のタイミングパルス信号Ｇによって、
到来するバースト信号を復調器が受信するタイミングに
おいてラッチ回路５で保持される。そして、この保持さ
れた出力データＣは復調器に対する復調方式制御信号り
として該タイミングによって順次復調器に出力される。
指示された番地に格納された復調手段情報であり、タイ
ミング発生回路３のタイミングパルス信号Ｇによって、
到来するバースト信号を復調器が受信するタイミングに
おいてラッチ回路５で保持される。そして、この保持さ
れた出力データＣは復調器に対する復調方式制御信号り
として該タイミングによって順次復調器に出力される。
したがって、この制御回路では、受信データに含まれて
いる復調手段情報を順次記憶し、これを復調器の受信タ
イミングに応じて復調器に出力しており、到来するバー
スト信号毎に復調方式を切り替えて復調を行うことが可
能となる。これにより、同一伝送路において異なった変
調方式のバースト信号が混在されている場合でも、その
受信復調が実現できる。
いる復調手段情報を順次記憶し、これを復調器の受信タ
イミングに応じて復調器に出力しており、到来するバー
スト信号毎に復調方式を切り替えて復調を行うことが可
能となる。これにより、同一伝送路において異なった変
調方式のバースト信号が混在されている場合でも、その
受信復調が実現できる。
〔発明の効果］
以上説明したように本発明は、到来するパースト信号に
含まれる復調手段情報を該バースト信号に対応して記憶
回路に格納し、この復調手段情報を復調器におけるバー
スト信号の受信タイミングに応じて順次復調器に出力す
ることにより、各バースト信号を各々対応するＰＳＫ変
復調方式で復調することが可能となり、同一伝送路にお
いて異なった変調方式のバースト信号が混在されている
場合でも、その受信復調が実現できる。これにより、ネ
ットワーク内での通信する地球局間の目的に応じて地球
局独自で変調方式を設定するようなネットワークシステ
ムにも対応でき、伝送路の利用効率を高めたネットワー
クが構成できる効果がある。
含まれる復調手段情報を該バースト信号に対応して記憶
回路に格納し、この復調手段情報を復調器におけるバー
スト信号の受信タイミングに応じて順次復調器に出力す
ることにより、各バースト信号を各々対応するＰＳＫ変
復調方式で復調することが可能となり、同一伝送路にお
いて異なった変調方式のバースト信号が混在されている
場合でも、その受信復調が実現できる。これにより、ネ
ットワーク内での通信する地球局間の目的に応じて地球
局独自で変調方式を設定するようなネットワークシステ
ムにも対応でき、伝送路の利用効率を高めたネットワー
クが構成できる効果がある。
第１図は本発明の一実施例のブロック構成図、第２図は
第１図の回路の各部における信号のタイミングチャート
である。 ｌ・・・記憶回路、２・・・書き込み制御回路、３・・
・タイミング発生回路、４・・・バースト識別回路、訃
・・ラッチ回路、Ａ・・・受信データ、Ｂ・・・書き込
みパルス信号、Ｃ・・・記憶回路出力データ（復調手段
情報）、Ｄ・・・復調方式制御信号、Ｅ・・・ＴＤＭＡ
フレームパルス信号、Ｆ・・・バーストカウンタ出力信
号、Ｇ・・・タイミングパルス信号、Ｈ・・・同期符号
検出パルス、！・・・受信バースト信号。
第１図の回路の各部における信号のタイミングチャート
である。 ｌ・・・記憶回路、２・・・書き込み制御回路、３・・
・タイミング発生回路、４・・・バースト識別回路、訃
・・ラッチ回路、Ａ・・・受信データ、Ｂ・・・書き込
みパルス信号、Ｃ・・・記憶回路出力データ（復調手段
情報）、Ｄ・・・復調方式制御信号、Ｅ・・・ＴＤＭＡ
フレームパルス信号、Ｆ・・・バーストカウンタ出力信
号、Ｇ・・・タイミングパルス信号、Ｈ・・・同期符号
検出パルス、！・・・受信バースト信号。
Claims (1)
- １、到来するバースト信号に含まれる復調手段情報を格
納する記憶回路と、前記バースト信号の識別を行うため
のバースト識別回路と、このバースト識別回路の識別出
力に応じて前記記憶回路に前記復調手段情報を格納する
書き込み制御回路と、復調器におけるバースト信号の受
信タイミングを発生するタイミング発生回路と、このタ
イミング発生回路から発生されるタイミング信号に応じ
て前記記憶回路に格納された復調手段情報をラッチし、
かつこれを順次復調器に出力するラッチ回路とを備える
ことを特徴とする復調方式制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215289A JPH02211745A (ja) | 1989-02-10 | 1989-02-10 | 復調方式制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215289A JPH02211745A (ja) | 1989-02-10 | 1989-02-10 | 復調方式制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02211745A true JPH02211745A (ja) | 1990-08-23 |
Family
ID=12350941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3215289A Pending JPH02211745A (ja) | 1989-02-10 | 1989-02-10 | 復調方式制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02211745A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557644A (en) * | 1993-04-07 | 1996-09-17 | Hitachi, Ltd. | Signal demodulating and decoding apparatus and signal demodulating and decoding method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5914934A (ja) * | 1982-07-02 | 1984-01-25 | バイエル・アクチエンゲゼルシヤフト | 鋼線で強化されたゴム製品類の製造方法 |
-
1989
- 1989-02-10 JP JP3215289A patent/JPH02211745A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5914934A (ja) * | 1982-07-02 | 1984-01-25 | バイエル・アクチエンゲゼルシヤフト | 鋼線で強化されたゴム製品類の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557644A (en) * | 1993-04-07 | 1996-09-17 | Hitachi, Ltd. | Signal demodulating and decoding apparatus and signal demodulating and decoding method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4483000A (en) | Circuit for eliminating spurious components resulting from burst control in a TDMA system | |
| US3689841A (en) | Communication system for eliminating time delay effects when used in a multipath transmission medium | |
| US3937882A (en) | Full-duplex communication system on a two wire line | |
| CA1130481A (en) | Processor for a tdma burst modem | |
| US5276705A (en) | CCD demodulator/correlator | |
| US4635274A (en) | Bidirectional digital signal communication system | |
| EP0397077B1 (en) | A system for interrupting a transmitter output wave | |
| US3855533A (en) | System including a transmitter and a receiver for the transmission of binary signals located in periodical clock intervals | |
| US5321727A (en) | Signal phasing arrangement in a system for doubling the digital channel | |
| KR19990028800A (ko) | 수신기, 복조기, 및 복조 방법 | |
| JPH02211745A (ja) | 復調方式制御回路 | |
| US3815034A (en) | Demodulator for phase-modulated carrier waves | |
| US4004162A (en) | Clock signal reproducing network for PCM signal reception | |
| US6868111B1 (en) | Methods and systems for identifying transmitted codewords after loss of synchronization in spread spectrum communication systems | |
| US4032714A (en) | Pcm time division multiplex communication network with digital subscriber stations | |
| JP3177569B2 (ja) | 無線装置 | |
| JP3246842B2 (ja) | 無線装置 | |
| JPH0225306B2 (ja) | ||
| US3725590A (en) | Arrangement for tdm telecommunication between pcm switching networks | |
| SU788423A1 (ru) | Стартстопное приемное устройство | |
| JPS6331235A (ja) | Ｔｄｍａフレ−ム同期方法 | |
| US7277490B1 (en) | Apparatus for converting PCM signal | |
| SU1356241A1 (ru) | Устройство дл телеконтрол промежуточных станций системы св зи | |
| JPS6159579B2 (ja) | ||
| JPS6093836A (ja) | 初期補捉方式 |