JPH022106B2 - - Google Patents

Description

【発明の詳細な説明】 (イ) 技術分野 本発明は、ロランＣ信号を短時間で正確に検出
できるようにしたロランＣ信号の自動検出装置に
関する。

(ロ) 従来技術 従来、双曲線航法の原理を応用したロランＡ、
ロランＣと呼ばれる航法が船舶、航空機などで位
置検出に用いられている。ロランＣ信号の受信装
置においては主局からのパルス信号と従局からの
パルスとの到来時間差を測定するが、その測定の
ためロランＣ信号のパルス繰返し周期に等しい周
期のサンプリングパルスを受信装置内で発生し、
このサンプリングパルスの第１のパルスを主局の
パルス信号に位相同期し、同じく第２、第３のパ
ルスを２つの従局のパルス信号に位相同期して第
１のパルスと第２あるいは第３のパルスとの時間
間隔を測定する。従つて、受信装置内で発生した
任意の位相関係にあるサンプリングパルスがロラ
ン信号のパルス幅内にくるようにロラン信号を検
出してこれにサンプリングパルスを同期させる必
要がある。なお、ロランＣ信号の受信装置では時
間差測定の精度向上のため主局と従局のパルス信
号の搬送波の位相を測定している。

特開昭55−2938号に示すように第１図は主局か
ら到来するロランＣパルス信号に対する従来の自
動検出装置の一例を示すブロツク線図で、１はロ
ラン信号を受信するアンテナ、２は受信したロラ
ン信号を増幅する高周波増幅器、３および４は増
幅器２の出力をサンプリングパルスで開閉するゲ
ート回路、５および６はゲート回路３，４の出力
を保持する保持回路、７は保持回路５の出力ｘと
保持回路６の出力ｙとを入力し、ｚ＝√²＋²の
演算を行い、ｚを出力する演算回路、８はｚが所
定の閾値以上か否かを判定し、その結果を２値信
号（“１”、“０”）と、して出力する判定回路、９
は判定回路８の出力を入力して制御信号を出力す
る制御回路、１０は高周波クロツクを発生する発
振回路、１１は発振回路１０の出力を分周してロ
ラン繰返し周期と同一周期のトリガパルスを発生
するトリガ発生回路、１２はトリガパルスを計数
する計数回路、１３はトリガパルスに同期してサ
ンプリングパルスを発生するサンプリングパルス
発生回路、１４は単安定マルチバイブレータ、１
５はゲート回路である。

第２図ａ，ｂは第１図に示した自動検出装置の
主要部の波形を示したもので、ｂはａの横軸の時
間単位を拡大したものであり、波形Ａは高周波増
幅器２の出力のエンベロープを示す（実際の波形
はこのエンベロープ内に100KHzの搬送波が存在
し、波形Ａはこの搬送波のピーク値をつらねて形
成されたエンベロープである）。波形Ｂ、Ｃはそ
れぞれゲート回路３および４へ入力するサンプリ
ングパルスを示し、第２図ａでは波形ＢとＣとを
一本の線で示してある。波形Ｃは波形Ｂより
2.5μS遅延しているが、これは100KHzの搬送波の
90゜位相間隔に相当する。従つて100KHzの正弦波
をKsin（2πft＋θ）とし、これに対し波形Ｂの位
相をθ₁とすれば波形Ｃの位相は（θ₁＋π／２）と
なり、ゲート回路３の出力ｘはｘ＝Ksinθ₁、ゲ
ート回路４の出力ｙはｙ＝Kcosθ₁となる。従つ
て演算回路７の出力ｚはｚ＝√²＋²＝Ｋとな
り、搬送波のピーク値が検出される。ロランＣパ
ルス信号は所定間隔で発射された８本ないし９本
のパルスから成り、第２図ａにおける波形Ａは主
局から発射されるパルス信号で等間隔（１ｍＳ）
の８本のパルスと末尾の１本のパルス（間隔２ｍ
Ｓ）とから構成されている。

演算回路７の出力は前述の通りロランＣパルス
信号の搬送波のピーク値Ｋに相当するものである
が、波形Ｂ、Ｃが波形Ａに対して第２図ｂに示す
ような位置関係にあればＫ＝０で、判定回路８か
らは入力が所定閾値以上ではないという信号が出
力され、制御回路９を介してゲート回路１５をオ
ン状態に制御する。トリガ発生回路１１からトリ
ガパルスが所定数だけ計数回路１２に入力される
と（すなわち同一状態における測定が上記所定数
だけの回数繰返し実施されて測定結果が信頼でき
ると判断されると）計数回路１２からパルスを出
力し、単安定マルチバイブレータ１４をトリガ
し、単安定マルチバイブレータ１４は上記トリガ
時点から所定の遅延時間T₁の後パルスを出力し、
ゲート回路１５を経てトリガ発生回路１１の出力
パルスをT₁だけ遅延させる。その結果、第２図
ｂにおいて波形Ｂ、Ｃが波形Ａに対しT₁だけ接
近する。その位置でも判定回路８の入力が所定閾
値以下であれば同様にして波形Ｂ、Ｃをさらに
T₁だけ遅延させるようにする。

このようにして第２図ａ，ｂにおいて波形Ｂ、
Ｃが波形Ａの位置にくると判定回路８の入力は閾
値以上となり、制御回路９を経てゲート回路１５
をオフ状態にしてロラン信号の検出を終了する。

なお、その後検出したロラン信号が主局からの
ものか従局からのものかを判別する回路およびロ
ランパルスの搬送波の特定サイクルに同期するた
めの追尾回路を用いて時間差測定を行うが、この
ことは本発明の本質には関係がないので、その回
路および動作の説明は省略する。

このような従来のロランＣ信号の自動検出装置
において、波形Ｂ、Ｃを１回当り遅延させる量
T₁は波形Ａのパルス幅τ以内にする必要がある
が、τは通常200μS位であり、これに対しロラン
Ｃパルス信号の繰返し周期は日本の場合では99.7
ｍＳとτに較べて非常に大きいために一回ごと
（一繰返し周期ごと）にτ以下の量T₁だけ波形
Ｂ、Ｃを遅らせて波形Ａを探索するには非常に長
い時間を必要とする。ちなみにT₁を100μSとする
と最も長い場合には99.7ｍＳ／100μS×99.7ｍＳ≒99秒 もの時間が必要になることになる。また別の問題
点として、判定回路８がロラン信号ありと判定す
るためには信号が所定閾値以上でなければなら
ず、従つて信号対雑音比（SN比）は一定以上確
保されている必要がある。陸上でロランＣ信号を
受信する場合、山や建物、電線等に電波がさえぎ
られ、かつ外来雑音の大きな場所での受信も考慮
する必要があるが、その時SN比が0dB以下にな
ることもしばしばあり、本方式は車両用ロランＣ
受信機のロランＣ信号検出装置としては必ずしも
適していない。

(ハ) 発明の目的および構成 本発明は、上記の点にかんがみてなされたもの
で、ロランＣ信号を短時間で正確に検出すること
を目的とし、そのために、受信したロランＣ信号
を一定周期のサンプリング信号でサンプリングし
て保持し、この保持したロランＣ信号情報をロラ
ン信号の所定周期ごとに反復記憶し、この記憶さ
れたロランＣ信号情報に基づいてロランＣ信号の
有無を判定するようにしたものである。

第３図は本発明の構成を明示するための全体構
成図であり、アンテナを介して受信部で受信した
ロランＣ信号をサンプリング信号発生手段からの
一定周期のサンプリング信号でサンプリングし、
そのサンプリングしたロラン信号情報を保持手段
で保持し、このロラン信号情報をロラン信号の所
定周期ごとに繰返し記憶手段に記憶し、制御手段
による制御に従つて判定手段によりロランＣ信号
の有無を判定するように構成したものである。

(ニ) 実施例 以下本発明を図面に基づいて説明する。

第４図は本発明による自動検出装置の一実施例
を示す図であり、図において、３１は受信アンテ
ナ、３２は受信したロラン信号を増幅する高周波
増幅器、３３はロランＣ信号の搬送波を方形波に
してデジタル信号とするためのリミツタ回路、３
４はCPU（マイクロプロセツサ）、３５はアドレ
スバス、３６はデータバス、３７はサンプリング
されたロラン信号の２値情報を加算、蓄積するた
めのRAM構成メモリ、３８はCPUによつてカウ
ント数がプリセツトできるプリセツトカウンタ、
３９はプリセツトカウンタ３８の出力で、CPU
３４のインタラプト（ITR）入力信号およびラツ
チ回路４０と位相比較器４１のトリガ信号として
用いられる。

ラツチ回路４０はプリセツトカウンタ３８の出
力３９と同期してロラン信号の２値情報（“１”、
“０”）をラツチしてデータバス３６に出力する。
また位相比較器４１はプリセツトカウンタ３８の
出力３９とロラン信号との位相比較を行い、その
進みまたは遅れを２値情報（たとえばプリセツト
カウンタの出力が進んでいれば“１”、遅れてい
れば“０”）としてデータバスに出力する。４２
は高安定なクロツク発生回路で、そのクロツク信
号をプリセツトカウンタ３８でカウントして分周
した信号を３９として出力する。

次に上記回路構成の自動検出装置の動作を第６
図のフローチヤートを用いて説明する。

第５図ａはロランＣ信号波形を示しており、そ
の繰返し周期は日本付近のロランＣチエーンでは
99.7ｍＳである。ロランＣ信号は主局Ｍと従局Ｓ
１，Ｓ２の区別を容易にするため各パルスの上に
＋、−で示したような位相コーデイングがなされ
ている。ここで＋の位相コーデイングはロランパ
ルスの搬送波の位相が＋から始まるものを意味
し、−の位相コーデイングは同じく搬送波の位相
が−から始まるものを意味する。この位相コーデ
イングは第１周期と第２周期とで別のコーデイン
グがなされており、２周期ごとにそのコーデイン
グパターンを繰返す。

第６図において、電源がオンされてロランＣ信
号の検出動作が開始されると、まずカウンタの内
容Ａをリセツトし（Ｆ−１）、CPU３４はRAM
メモリ２７の０〜3987番地の内容をｍにセツトす
る（Ｆ−２）。その後データ格納スタート番地を
０番地とし（Ｆ−３）、たとえば50μSの値をプリ
セツトカウンタ３８にプリセツトする（Ｆ−４）。
その結果プリセツトカウンタ３８はその出力３９
として50μSごとにサンプリングパルスSPを出力
する。その様子を第５図ｂに示す。このサンプリ
ングパルスSPがプリセツトカウンタ３８から出
力を開始するタイミングはロランＣ信号と全く関
係がなく、第５図では一例として時刻t₁より始ま
るものとしている。サンプリングパルスSPはラ
ツチ回路４０のクロツク端子CKに入力され、そ
の時のロランＣ信号（すなわちリミツタ回路３３
の出力）の２値信号はラツチ回路４０によつて保
持されてデータバス３６に出力される。

一方、サンプリングパルスSPはCPU３４のイ
ンタラプト端子IRTに入力されており、CPU３
４はこのインタラプト入力によつて（Ｆ−５）ラ
ツチ回路４０の出力を読み取つてRAMメモリ３
７に記憶する（Ｆ−６）。RAMメモリ３７のメ
モリ容量はロラン繰返し周期の２周期分すなわち
99.7×２ｍＳ分のサンプリングデータ数に相当す
る量を準備しておく。第４図の例では99.7×２ｍ
Ｓ／50μS＝3988のメモリエリアが必要である
（１メモリが８ビツトで構成されるとすると3988
バイトのメモリ容量が必要になる）。

ｎ（ｎは０から3987とする）番目のサンプリン
グパルスによるサンプリングデータ（ラツチ回路
４０の出力）はRAMメモリ３７のｎ番地に蓄え
られるが、このときRAMメモリ３７の０〜ｎ番
地のメモリエリアの値をあらかじめｍの値にプリ
セツトしてあり、サンプリングデータが“正”の
場合（これはロランＣ信号の搬送波の正の半サイ
クル部分をサンプリングしたことに相当する）
（Ｆ−７）にはこのプリセツト値ｍに１だけ加算
し（Ｆ−８）、またサンプリングデータが“負”
の場合（これは負の半サイクル部分をサンプリン
グしたことに相当する）（Ｆ−７）にはプリセツ
ト値ｍから１を減算する（Ｆ−９）。

このようにして１番地ずつ増して同様な加減算
をしていき（Ｆ−10）ｎ番目のサンプリング結果
に基づいてｎ番地に１の加算もしくは減算を行
い、この加減算がロラン繰返し周期の最初の２周
期分すなわちRAMメモリ３７の3987番地のメモ
リエリアまでくると（Ｆ−11）データ格納スター
ト番地を０番地とし（Ｆ−12）、カウンタの内容
をＡ＋１とする（Ｆ−13）。その後次の２周期は
また０番地にもどつて同様な加減算を行う。この
ような２周期ごとのメモリ値の加減算をＮ回行う
と（Ｆ−14）メモリの内容として次のような結果
が得られる（但しＮ＜ｍとする）。

(イ) クロツク発生回路４２の時間精度が比較的高
いものとすると、最初の２周期内のｎ番目でロ
ランＣ信号をサンプリングし、そのデータが
“１”だつたとすると、次の２周期からＮ回目
の２周期のそれぞれのｎ番目もサンプリングデ
ータは“１”であり、従つてｎ番地のメモリの
値は最初にプリセツトした値ｍにＮ回“１”が
加算されてｍ＋Ｎになる。

(ロ) またサンプリングデータが“０”だつたとす
ると同様にメモリの値はＮ回“１”が減算され
てｍ−Ｎとなる。

(ハ) 一方、ロランＣ信号のない所のサンプリング
データは、受信機の暗雑音や外来雑音をサンプ
リングしたものであり、これらをランダム雑音
と見なすと、そのデータが“１”であるか
“０”であるかの確率は各々1/2と考えてよく、
従つてＮ回の加減算のうちで加算と減算はほぼ
等しい回数行なわれるから、メモリの値はｍを
中心にほとんど変わらない値になる。

第５図ｃはデータの加減算をＮ回行なつた後の
メモリの値を同図ａ，ｂと対応させて概略的にみ
たもので、横軸はメモリ番地で3987番地までと
り、縦軸はメモリ値を表わす。第５図ｃにおい
て、ロランＣ信号がない場合は上述したようにメ
モリ値はほぼ最初にプリセツトした値ｍに等し
く、ロラン信号のあるところでは第５図ｃに〜
で示したようにＮだけ加算もしくは減算された
値が得られる。この時のロラン信号の位置はメモ
リ番地にしてＭ、S₁、S₂、M′、S₁′、S₂′となる。
なお、、、〜はそれぞれロラン信号の８
本〜９本のパルスのうち第１番目のパルスのサン
プリングデータが“１”であつた場合のメモリ値
を示している。すなわち、第１番目が“１”であ
るとすると、２番目以降の位相コーデイングが１
番目と同相ならサンプリングデータは、“１”、逆
相なら“０”となる。また第１番目のサンプリン
グデータが“０”とすると２番目以降の位相コー
デイングが１番目と同相なら““０”、逆相なら
“１”となるので、この時のメモリ値は３のよう
になる。いずれにしても加算か減算かが逆になる
だけなので、主局、従局の区別は容易である。

第７図a′，c′は、第５図ａの時間軸とこれに対
応するｃのメモリ番地軸を拡大して主局の部分
（Ｍ番地）を見たもので、a′には主局Ｍのパルス
のうち最初の６本を示しており、幅約200μSのロ
ランパルスが１ｍＳおきに配置され、信号以外の
雑音も重畳している。なお、第５図のａおよび第
７図のa′の波形は第４図の高周波増幅器３２の出
力を見たものであり、サンプリングはａ，a′をさ
らにリミツタ回路３３にかけて方形波にしている
から雑音の部分は方形波のランダム雑音（すなわ
ち振幅は一定であるが、位相はランダムな雑音）
となる。第７図のc′はＭ番地付近のメモリ値を示
しており、Ｍ番地から20番地（１ｍＳ／50μS＝
20）ごとにｍ＋Ｎあるいはｍ−Ｎの値になつてい
る。この図からわかるように、Ｎ回の加減算後に
はRAMメモリ３７の０〜140番地の内容を3988
〜3988＋140番地に格納し（Ｆ−15）、その後次の
演算のためにメモリ番地を０番地とする（Ｆ−
16）。

第５図ｃおよび第７図c′はSN比が比較的よい
場合のメモリ値を示している。すなわち、同図に
おけるメモリ値はＮ回のデータ蓄積に対しＮ個の
１の加算もしくは減算された例であるが、SN比
が悪くなるとサンプリングデータが誤る確率が大
きくなつていくため、メモリ値は最終的にｍ＋Ｎ
より小さく、あるいはｍ−Ｎより大きくなる。し
かし、信号が存在する限り、Ｎを増すことによつ
て最終的なメモリ値はｍよりは必ず大きく、ある
いは小さくなることは統計学的に明らかである。

次にRAMメモリ３７の０番地の内容を読み出
し（Ｆ−17）、メモリ番地に１を加算する（Ｆ−
18）。ここで、ロラン信号有無の判定条件として
メモリ値ｍ±Δmを閾値として設定し、メモリ値
がｍ±Δmの範囲内であればロラン信号なしと判
定し、ｍ±Δmの範囲外であればロラン信号あり
と判定することができる（Ｆ−19）。ここでM₁の
メモリ番地に20を加算した番地の内容をM₂、M₁
のメモリ番地に40を加算した番地の内容をM₃、
同様にM₁のメモリ番地に60、80、100、120、140
を加算した番地の内容をそれぞれM₄、M₅、M₆、
M₇、M₈とすると、ステツプ（Ｆ−19）でロラン
信号ありと判定されたときはメモリ３７の内容
M₂、M₃、M₄、M₅、M₆、M₇、M₈を読み出す
（Ｆ−20）。次にこうして読み出したメモリ内容
M₂〜M₈がｍ−Δmより小さいかまたはｍ＋Δm
より大きいかを判別し（Ｆ−21）、そうであれば
次に位相コーデイングを比較して主、従局を判別
する（すなわち、Ｍ＜ｍ−Δmなら−、Ｍ＞ｍ＋
Δmなら＋と判別する）（Ｆ−22）。こうして主、
従局が全部検出できるまで繰り返される（Ｆ−
23）。

なお、ステツプ（Ｆ−19）において、メモリ内
容M₁がｍ−Δmとｍ＋Δmとの間にあると判別さ
れたときは、ロラン信号なしとしてメモリ番地が
3988になるまで信号検出動作が繰り返される（Ｆ
−24）。同様に、ステツプ（Ｆ−23）に主、従局
の全部が検出できないときは、メモリ番地が3988
になるまで上記判別動作が繰り返される（Ｆ−
25）。ステツプ（Ｆ−24）、（Ｆ−25）においてメ
モリ番地3988になつたと判断されたときはスター
トにもどる。

このようにロラン繰返し周期２周期分のサンプ
リングデータをＮ回蓄積した後の処理として
CPU３４はロラン信号の有無とその位相コーデ
イングを判定するためメモリの内容を０番地から
遂次チエツクしていき、ロラン信号の時間的位置
に対応するメモリ番地（第５図ｃ参照のＭ、S₁、
S₂、M′、S₁′、S₂′）を求める。このメモリ内容チ
エツクに要する時間はそれほど長いものではな
く、一般的な８ビツトマイクロコンピユータの処
理速度から概略求めると約100ｍＳ以内に終了す
ることが可能である。ロラン信号の時間的位置が
求められるとCPU３４はプリセツトカウンタ３
８に対しロラン信号の主局および２つの従局のパ
ルスの位置のみにサンプリングパルスを出すよう
命令し、これを実行してロラン信号の検出動作を
終了する。なお、主局と従局を判別する方法とし
て、両局を表わす異なるコードをROMなどに入
れておき、検出波形と比較して判別してもよい。
その後位相比較器４１によりサンプリングパルス
がロラン信号パルスの搬送波の立上りのゼロクロ
ス点に対し進んでいるか、遅れているかを検出し
てこれに追尾するようプリセツトカウンタ３８を
制御する追尾動作に入るが、このことは本発明の
要旨と直接関係がないので説明を省略する。

上記実施例では、第５図ａおよびｂの関係から
わかるように、サンプリングパルスSPがロラン
信号の受信前に出力開始した例について説明した
が、サンプリングパルスSPはロラン信号の受信
中に出力開始するようにしてもよく、その場合は
第３周期のロラン信号の一部までサンプリング
し、第３周期のロラン信号についてのサンプリン
グ出力を第１周期のロラン信号の欠除したサンプ
リング出力部分と合わせて２周期分として処理す
るようにプログラムしておけばよい。

さらに本発明は第４図の実施例に限定されるも
のではなく、ロランＣ信号の検出を行うに際しサ
ンプリングデータを加算蓄積しその蓄積された内
容からロランＣ信号を識別するとともにその時間
的位置を求めるような構成であればその他の構成
でも容易に実現することができることは言うまで
もない。

(ホ) 発明の効果 以上説明したように、本発明においては、ロラ
ン繰返し周期の偶数倍の周期を一周期としてあら
かじめデジタル化されたロランＣ信号を数10μS
おきにサンプリングして２値信号とし、一定時間
RAMメモリに加算蓄積した後そのメモリ内容か
らロランＣ信号の主局および従局の時間位置を検
出するようにしたので、従来と比べ検出時間を大
幅に短縮（数秒で検出）できるとともに、データ
の加算平均をとつたのと等価となり、たとえばＮ
回データを蓄積したとすると１回当り２周期分の
データが得られるので結局2N回の加算を行なつ
たことになりSNの改善度は√2倍になり、また
Ｎ＝13とすると√2＝√26≒５で約14dBのSN
改善度が得られるがSN特性が大幅に改善できる。

【図面の簡単な説明】

第１図は従来のロランＣ信号自動検出装置のブ
ロツク線図、第２図はロランＣ信号とサンプリン
グパルスのタイミングチヤート、第３図は本発明
による自動検出装置の全体構成図、第４図は本発
明による自動検出装置のブロツク線図、第５図ａ
〜ｃはロランＣ信号、サンプリングパルスおよび
サンプリングされた信号の詳細なタイミングチヤ
ート、第６図イおよびロは本発明による自動検出
装置の動作のフローチヤート、第７図はロランＣ
信号とそのサンプリングされた信号のさらに詳細
なタイミングチヤートである。 ３１……アンテナ、３２……高周波増幅器、３
３……リミツタ回路、３４……CPU、３５……
アドレスバス、３６……データバス、３７……メ
モリ、３８……プリセツトカウンタ、４０……ラ
ツチ回路、４１……位相比較器、４２……クロツ
ク発生回路。

【特許請求の範囲】

１ レーダ装置のレーダアンテナから輻射された
送信マイクロ波の一部を回転する前記レーダアン
テナの一方向で受信し検波する第１の検波手段、
マイクロ波発生手段、前記レーダアンテナの一回
転中前記第１の検波手段による検波信号の最大レ
ベルを保持し該レベルと前記マイクロ波発生手段
の出力信号の一部を第２の検波手段で検波して得
た信号レベルとを比較する第２の比較手段、該第
２の比較手段の出力信号にもとづいて前記受信し
たマイクロ波の電力に対応した送信電力を前記マ
イクロ波発生手段から得るためのフイードバツク
手段、前記第１の検波手段による検波信号レベル
と所定の閾値レベルとを第１の比較手段で比較し
検波信号レベルが大きい状態のときにトリガ信号
を発生する手段、該トリガ信号にもとづいて前記
マイクロ波発生手段のマイクロ波出力の周波数を
前記レーダ装置の送信周波数と一致させるための
周波数偏移を間欠に所定の回数行なう周波数変調
信号と該信号に同期して前記マイクロ波出力を段
階に振幅変調するための振幅変調信号とを発生す
る手段、該振幅変調信号により前記フイードバツ
ク手段によつてフイードバツク制御された前記マ
イクロ波発生手段のマイクロ波出力を振幅変調す
る手段とを具備して前記レーダ装置のレーダ指示
機のCRT表示器上にレーダ性能テストパターン
を生起しレーダ性能低下の発生が送信系統か又は