JPH02210536A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02210536A JPH02210536A JP1246703A JP24670389A JPH02210536A JP H02210536 A JPH02210536 A JP H02210536A JP 1246703 A JP1246703 A JP 1246703A JP 24670389 A JP24670389 A JP 24670389A JP H02210536 A JPH02210536 A JP H02210536A
- Authority
- JP
- Japan
- Prior art keywords
- code
- instruction code
- conversion
- instruction
- code group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 110
- 230000015654 memory Effects 0.000 claims abstract description 72
- 230000010365 information processing Effects 0.000 claims description 37
- 238000012545 processing Methods 0.000 claims description 24
- 238000012360 testing method Methods 0.000 claims description 14
- 238000012546 transfer Methods 0.000 claims description 7
- 238000004364 calculation method Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 24
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータを備えた情報処理装置
に関し、特に課金情報等のセキュリティ情報のデータ処
理を行なう情報処理装置に関する。
に関し、特に課金情報等のセキュリティ情報のデータ処
理を行なう情報処理装置に関する。
マイクロコンピュータを利用した情報処理システムは急
激な発展と普及を遂げ、様々な分野で利用されつつある
。しかし、市場に供給される汎用のマイクロコンピュー
タを利用した情報処理システムでは、例えば次のような
インフォメーションセキュリティに関する問題が生じる
。
激な発展と普及を遂げ、様々な分野で利用されつつある
。しかし、市場に供給される汎用のマイクロコンピュー
タを利用した情報処理システムでは、例えば次のような
インフォメーションセキュリティに関する問題が生じる
。
(問題例1) 一般市場に供給される汎用のマイクロコ
ンピュータの命令コード群は公開されるツカ通常であり
、こうしたマイクロコンピュタを利用した情報処理シス
テムのプログラムメモリを第三者(例えばシステムの利
用者)が解読し、システム全体を理解することが可能で
ある。そして、第三者がプログラムを改造するが、故意
にデータやコマンドを入力することにより、破壊あるい
は変更することが可能である。
ンピュータの命令コード群は公開されるツカ通常であり
、こうしたマイクロコンピュタを利用した情報処理シス
テムのプログラムメモリを第三者(例えばシステムの利
用者)が解読し、システム全体を理解することが可能で
ある。そして、第三者がプログラムを改造するが、故意
にデータやコマンドを入力することにより、破壊あるい
は変更することが可能である。
tた、プログラムの解読が可能なため、情報処理システ
ムから生成されるデータに検査語(チエツクデイジット
)が含まれていても、その検査語の生成アルゴリズムを
知り、直接そのデータの検査語を変更することも可能で
ある。
ムから生成されるデータに検査語(チエツクデイジット
)が含まれていても、その検査語の生成アルゴリズムを
知り、直接そのデータの検査語を変更することも可能で
ある。
従って、生成されるデータが例えば課金情報あるいは信
号情報等のような場合、本来その情報を利用すべき側の
利益が損なわれることかある。
号情報等のような場合、本来その情報を利用すべき側の
利益が損なわれることかある。
(問題例2) 汎用のマイクロコンピユータラ含む情報
処理システムを構成する全ての部品を第三者が入手ある
いは再生することが可能な場合、その第三者は情報処理
システムを、特にプログラムメモリに格納され、そのシ
ステムで使用されるソフトウェアも含めて、複製するこ
とが可能となる。この複製が無断で行なわれると、本来
の情報処理システムの権利保有者の利益が損なわれる場
合がある。
処理システムを構成する全ての部品を第三者が入手ある
いは再生することが可能な場合、その第三者は情報処理
システムを、特にプログラムメモリに格納され、そのシ
ステムで使用されるソフトウェアも含めて、複製するこ
とが可能となる。この複製が無断で行なわれると、本来
の情報処理システムの権利保有者の利益が損なわれる場
合がある。
以上のようなインフォメーションセキュリティに関する
問題を解決するための手段としては、フログラムメモリ
に記憶された情報が、第三者から解読または複製して利
用できないようにする方法が有効である。その実現方法
の一つとして、マイクロコンピュータが内部の命令デコ
ード回路にて判別して実行できる命令コード(以下、通
常コドと示す。)に一対一に対応する別のコード(以下
、変換コードと示す。)を新規に設定し、フログラムメ
モリにはその変換コードで記述されたプログラムを格納
しておく方法がある。
問題を解決するための手段としては、フログラムメモリ
に記憶された情報が、第三者から解読または複製して利
用できないようにする方法が有効である。その実現方法
の一つとして、マイクロコンピュータが内部の命令デコ
ード回路にて判別して実行できる命令コード(以下、通
常コドと示す。)に一対一に対応する別のコード(以下
、変換コードと示す。)を新規に設定し、フログラムメ
モリにはその変換コードで記述されたプログラムを格納
しておく方法がある。
第8図は、この種の従来の情報処理装置の構成を示した
図であり、以下その動作について説明する。
図であり、以下その動作について説明する。
マイクロコンピュータ1は、所定の命令コードを解読し
て各種のデータ処理を実行する汎用のマイクロプロセッ
サであり、プログラムメモリ2゜データメモリ3がそれ
ぞれアドレスバス4.データバス5を介して接続されて
いる。特に、プログラムメモリ2の出力は、エンコーダ
6を介してデータバス5に接続されている。
て各種のデータ処理を実行する汎用のマイクロプロセッ
サであり、プログラムメモリ2゜データメモリ3がそれ
ぞれアドレスバス4.データバス5を介して接続されて
いる。特に、プログラムメモリ2の出力は、エンコーダ
6を介してデータバス5に接続されている。
プログラムメモリ2は、マイクロコンピュータ1で実行
する変換コードで記述されたプログラムを記憶する。ま
た、データメモリ3は、マイクロコンピュータlのプロ
グラム処理で用いられる各種データを記憶する。エンコ
ーダ6は、変換コー一 ドをマイクロコンピュータ1の通常コードにエンコード
するハードウェアロジックであり、例えばPLA(プロ
グラマブルロジックアレイ)が用いられる。
する変換コードで記述されたプログラムを記憶する。ま
た、データメモリ3は、マイクロコンピュータlのプロ
グラム処理で用いられる各種データを記憶する。エンコ
ーダ6は、変換コー一 ドをマイクロコンピュータ1の通常コードにエンコード
するハードウェアロジックであり、例えばPLA(プロ
グラマブルロジックアレイ)が用いられる。
マイクロコンピュータ1は、不図示の内部のPC(プロ
グラムカウンタ)値に基づきアドレスバス4を介してプ
ログラムメモリ2に対するアドレス情報を供給し、変換
コードを読み出す。変換コードは、エンコーダ6に入力
され、対応するコードをデ゛−タバス5に出力する。マ
イクロコンピュータ1は、このコードを通常コードとし
て取り込み、所定のデータ処理を実行する。
グラムカウンタ)値に基づきアドレスバス4を介してプ
ログラムメモリ2に対するアドレス情報を供給し、変換
コードを読み出す。変換コードは、エンコーダ6に入力
され、対応するコードをデ゛−タバス5に出力する。マ
イクロコンピュータ1は、このコードを通常コードとし
て取り込み、所定のデータ処理を実行する。
以上一連の動作を繰り返して順次プログラム処理を行な
うが、プログラムメモリ2に格納された変換コードは、
第三者には公開されないコードであり、第三者は通常コ
ードとの関係を知ることはでキナい。従って、偶然を除
いては、プログラムが生成する各種データの改ざん、利
用は不可能である。ま°たプログラムメモリ2の内容を
複製しても、エンコーダ6を入手しないかぎり、本情報
処理システムを複製することはできない。
うが、プログラムメモリ2に格納された変換コードは、
第三者には公開されないコードであり、第三者は通常コ
ードとの関係を知ることはでキナい。従って、偶然を除
いては、プログラムが生成する各種データの改ざん、利
用は不可能である。ま°たプログラムメモリ2の内容を
複製しても、エンコーダ6を入手しないかぎり、本情報
処理システムを複製することはできない。
このようななかで、上述の従来の情報処理システムでは
、プログラムメモリ2の出力データは、必ずエンコーダ
6を介して変換されるため、プログラムは全て変換コー
ドにて記述しておく必要があった。ところがこの際の変
換コードは、通常システムの要求者側々に定義されるた
め、既存の汎用のアセンブラやコンパイラ等のプログラ
ム開発ツールが利用できない。従って、システムの高機
能化、複雑化に伴いプログラムが大規模化の一途をたど
っているなかで、変換コードでのプログラム開発が極め
て効率悪いものとなっていた。
、プログラムメモリ2の出力データは、必ずエンコーダ
6を介して変換されるため、プログラムは全て変換コー
ドにて記述しておく必要があった。ところがこの際の変
換コードは、通常システムの要求者側々に定義されるた
め、既存の汎用のアセンブラやコンパイラ等のプログラ
ム開発ツールが利用できない。従って、システムの高機
能化、複雑化に伴いプログラムが大規模化の一途をたど
っているなかで、変換コードでのプログラム開発が極め
て効率悪いものとなっていた。
また、最近では、情報処理社会の高度化に相まって、一
方で情報の不正利用はますます悪質化してきており、上
述した従来の情報処理システムでも、エンコーダ6の出
力が外部のデータバス5を介してマイクロコンピュータ
1に接続されているため、エンコーダ6に様々なパター
ンを入力しで出力される情報を外部で観測して解読する
ことができ、エンコーダそのものを再生しシステム全体
を複製したり、また、エンコーダ6の出力をモニタしな
がらプログラムを実際に実行させてトータルのプログラ
ム処理を解析するなど、システムのセキュリティに関す
る要求を満足しないものになっていた。
方で情報の不正利用はますます悪質化してきており、上
述した従来の情報処理システムでも、エンコーダ6の出
力が外部のデータバス5を介してマイクロコンピュータ
1に接続されているため、エンコーダ6に様々なパター
ンを入力しで出力される情報を外部で観測して解読する
ことができ、エンコーダそのものを再生しシステム全体
を複製したり、また、エンコーダ6の出力をモニタしな
がらプログラムを実際に実行させてトータルのプログラ
ム処理を解析するなど、システムのセキュリティに関す
る要求を満足しないものになっていた。
本発明は、このような従来の情報処理システムのプログ
ラム開発上の問題点及びセキュリティに関する問題点を
改善すべくなされたものであって、既存のマイクロコン
ピュータのハードウェア資産を有効に利用して、融通性
が高く、かつ第三者が不正利用できない情報処理装置を
提供することを目的としている。
ラム開発上の問題点及びセキュリティに関する問題点を
改善すべくなされたものであって、既存のマイクロコン
ピュータのハードウェア資産を有効に利用して、融通性
が高く、かつ第三者が不正利用できない情報処理装置を
提供することを目的としている。
本発明の情報処理装置は、第一の命令コード群により記
述された第一のプログラムと第二の命令コード群により
記述された第二のプログラムとを記憶するプログラムメ
モリと、第一の命令コード群を解読し、解読結果に基づ
き第一の制御情報を発生する解読回路と、第一の制御情
報に基づき各一 種のデータ処理を実行する演算処理部と、第二の命令コ
ード群と第一の制御情報とを入力とし、この入力の情報
に基づきアドレス情報を生成するアドレス制御手段と、
アドレス情報に基づき第二の命令コード群から一対−に
対応する第一の命令コード群を選択して生成する命令コ
ード変換記憶手段と、プログラムメモリから読み出した
第一の命令コードを転送データとする第一のデータバス
と、命令コード変換記憶手段の出力である第一の命令コ
ードを転送データとする第二のデータバスと、第一のデ
ータバスまたは第二のデータバスのいずれか一方を選択
して解読回路に接続するセレクタとを備えたマイクロコ
ンピュータとから成る情報処理装置であって、第一のプ
ログラムと第二のプログラムのいずれか一方を動的に切
替えて実行スべく、プログラムメモリから読み出した命
令コード群が、第一の命令コード群であるか第二の命令
コード群であるかを指定する第二の制御情報を生成して
セレクタに供給し、セレクタの選択条件を指定するモー
ド切り替え手段を有しているも1〇− のである。
述された第一のプログラムと第二の命令コード群により
記述された第二のプログラムとを記憶するプログラムメ
モリと、第一の命令コード群を解読し、解読結果に基づ
き第一の制御情報を発生する解読回路と、第一の制御情
報に基づき各一 種のデータ処理を実行する演算処理部と、第二の命令コ
ード群と第一の制御情報とを入力とし、この入力の情報
に基づきアドレス情報を生成するアドレス制御手段と、
アドレス情報に基づき第二の命令コード群から一対−に
対応する第一の命令コード群を選択して生成する命令コ
ード変換記憶手段と、プログラムメモリから読み出した
第一の命令コードを転送データとする第一のデータバス
と、命令コード変換記憶手段の出力である第一の命令コ
ードを転送データとする第二のデータバスと、第一のデ
ータバスまたは第二のデータバスのいずれか一方を選択
して解読回路に接続するセレクタとを備えたマイクロコ
ンピュータとから成る情報処理装置であって、第一のプ
ログラムと第二のプログラムのいずれか一方を動的に切
替えて実行スべく、プログラムメモリから読み出した命
令コード群が、第一の命令コード群であるか第二の命令
コード群であるかを指定する第二の制御情報を生成して
セレクタに供給し、セレクタの選択条件を指定するモー
ド切り替え手段を有しているも1〇− のである。
モード切り替え手段は、例えばプログラムメモリに記憶
されたモード切り替えの命令コードを解読回路で解読し
た結果や、外部端子からの割り込み要求信号に基づいて
、セレクタの選択条件を指定する第二の制御情報を生成
するものである。
されたモード切り替えの命令コードを解読回路で解読し
た結果や、外部端子からの割り込み要求信号に基づいて
、セレクタの選択条件を指定する第二の制御情報を生成
するものである。
また、マイクロコンピュータは、命令コード変換記憶手
段に記憶しており、第一の命令コード群と第二の命令コ
ード群との対応関係を示すコード変換情報を演算処理す
るとともに、演算結果を外部端子に導出するテスト手段
を有しているものである。
段に記憶しており、第一の命令コード群と第二の命令コ
ード群との対応関係を示すコード変換情報を演算処理す
るとともに、演算結果を外部端子に導出するテスト手段
を有しているものである。
このように、本発明の情報処理装置では、内蔵のメモリ
に格納されたコード変換テーブルにより、入力された変
換コードを本来内部で実行可能な命令コードに変換する
機能を備えたマイクロコンピュータを用いることにより
、変換コードを直接マイクロコンピュータに入力するよ
うにし、がっ通常コードに基づき命令実行するモードと
、変換コードに基づき命令実行するモードとを切り替え
るようにしている。
に格納されたコード変換テーブルにより、入力された変
換コードを本来内部で実行可能な命令コードに変換する
機能を備えたマイクロコンピュータを用いることにより
、変換コードを直接マイクロコンピュータに入力するよ
うにし、がっ通常コードに基づき命令実行するモードと
、変換コードに基づき命令実行するモードとを切り替え
るようにしている。
以下に、本発明の実施例について図面を参照して説明す
る。
る。
第1図は、本発明の一実施例に関わる情報処理装置の内
部構成を示したブロック図で、マイクロコンピュータ1
00はシステム全体を制御し、フログラムメモリ200
とデータメモリ300とがツレぞれアドレスバス400
.データバス500を介してそれぞれ相互に接続されて
いる。プログラムメモリ200はマイクロコンピュータ
100で実行する通常コードで記述されたプロクラム及
び変換コードで記述されたプログラムを記憶する。
部構成を示したブロック図で、マイクロコンピュータ1
00はシステム全体を制御し、フログラムメモリ200
とデータメモリ300とがツレぞれアドレスバス400
.データバス500を介してそれぞれ相互に接続されて
いる。プログラムメモリ200はマイクロコンピュータ
100で実行する通常コードで記述されたプロクラム及
び変換コードで記述されたプログラムを記憶する。
また、プロクラム中には、通常コードを命令実行するモ
ード(以下、通常モードと示す。)に遷移するための通
常モード指定命令201と、変換コードに基づき命令実
行するモード(以下、変換コードモードと示す。)に遷
移するための変換コードモード指定命令202とが配置
されている。データメモリ300は、マイクロコンピュ
ータ100のプログラム処理で用いられる各種データを
記憶する。
ード(以下、通常モードと示す。)に遷移するための通
常モード指定命令201と、変換コードに基づき命令実
行するモード(以下、変換コードモードと示す。)に遷
移するための変換コードモード指定命令202とが配置
されている。データメモリ300は、マイクロコンピュ
ータ100のプログラム処理で用いられる各種データを
記憶する。
第2図は、マイクロコンピュータ100のブロック図で
、演算処理101.変換メモリ102.アドレス制御回
路l 03.内部アドレスバス104.アドレスバス端
子105.内部データバス106゜データバス端子10
7.セレクタ110.R−Sフリップフロップ(以下、
F/Fと示す。)113とから構成されており、変換メ
モリ102は、マスクROMにより実現されている。
、演算処理101.変換メモリ102.アドレス制御回
路l 03.内部アドレスバス104.アドレスバス端
子105.内部データバス106゜データバス端子10
7.セレクタ110.R−Sフリップフロップ(以下、
F/Fと示す。)113とから構成されており、変換メ
モリ102は、マスクROMにより実現されている。
演算処理部101は、命令デコード−回路108及び不
図示のタイミング制御回路、算術論理演算回路、汎用レ
ジスタ、プログラムカウンタを含んでいる。演算処理部
101は、セレクタ110から出力される命令コードに
応じて所定のデータ処理を実行するもので、まず命令デ
コード回路108で入力された命令コードのデコード処
理を行なう。
図示のタイミング制御回路、算術論理演算回路、汎用レ
ジスタ、プログラムカウンタを含んでいる。演算処理部
101は、セレクタ110から出力される命令コードに
応じて所定のデータ処理を実行するもので、まず命令デ
コード回路108で入力された命令コードのデコード処
理を行なう。
続いてタイミング制御回路でそのデコード結果に応じた
不図示の各種制御信号の出力タイミングを制御し、算術
論理演算回路、汎用レジスタ、プログラムカウンタを必
要に応じて制御する。命令デコード結果108は、自身
のデコード処理で2バイト長の命令の1バイト目の命令
コードを判別したときに、続く2バイト目の命令フード
を変換メモリ102におけるアドレスを切り替えて参照
するためのページ指定信号109をアドレス制御回路1
03に出力する。また、通常モードを指定するF/Fセ
ット信号111と、変換コードモードを指定するF/F
リセット信号112とをF/F’113に出力する。内
部アドレスバス104は、アドレスバス端子105と演
算処理部101とを接続し、演算処理部101で処理さ
れたアドレス情報をアドレスバス端子105からアドレ
スバス400に出力する。内部データバス106は、デ
ータバス端子107と、演算処理部101.アドレス制
御回路103及びセレクタ110とを接続し、相互のデ
ータ転送に使用される。変換メモリ102には、命令コ
ード変換テーブルが格納されており、データバス端子1
07より内部データバス106上に読み出した命令コー
ドとページ指定信号109とが読み出しアドレスの生成
に用いられる。変換メモリ102の出力はセレクタ11
0に接続される。なお、変換メモリ102はLSI内部
に集積されているため電気的容量が小さく、信号の遅延
が少ないので、低消費電力かつ高速動作が可能であり、
命令コードの高速変換に非常に適している。アドレス制
御回路103は、ページ指定信号109及び内部データ
バス106からの命令コードに基づき、変換メモリ10
2の読み出しアドレスを生成する。F/F 113は、
命令デコード回路108で通常モード指定命令201を
判別すると発生するF/Fセット信号111によりII
I IIにセットされ、変換コードモード指定命令2
02を判別すると発生するF/F ’)セット信号11
2により“0′”にリセットされる。また、システムリ
セット信号114により′1”にセットされる。セレク
タ110は、内部データバス106と、変換メモリ10
2の出力とを入力とし、F/F 113がII I I
Iの時内部データバス106の出力を命令デコード回路
108に接続し、F/F113が“0″の時変換メモリ
102の出力を命令デコード回路108に接続する。
不図示の各種制御信号の出力タイミングを制御し、算術
論理演算回路、汎用レジスタ、プログラムカウンタを必
要に応じて制御する。命令デコード結果108は、自身
のデコード処理で2バイト長の命令の1バイト目の命令
コードを判別したときに、続く2バイト目の命令フード
を変換メモリ102におけるアドレスを切り替えて参照
するためのページ指定信号109をアドレス制御回路1
03に出力する。また、通常モードを指定するF/Fセ
ット信号111と、変換コードモードを指定するF/F
リセット信号112とをF/F’113に出力する。内
部アドレスバス104は、アドレスバス端子105と演
算処理部101とを接続し、演算処理部101で処理さ
れたアドレス情報をアドレスバス端子105からアドレ
スバス400に出力する。内部データバス106は、デ
ータバス端子107と、演算処理部101.アドレス制
御回路103及びセレクタ110とを接続し、相互のデ
ータ転送に使用される。変換メモリ102には、命令コ
ード変換テーブルが格納されており、データバス端子1
07より内部データバス106上に読み出した命令コー
ドとページ指定信号109とが読み出しアドレスの生成
に用いられる。変換メモリ102の出力はセレクタ11
0に接続される。なお、変換メモリ102はLSI内部
に集積されているため電気的容量が小さく、信号の遅延
が少ないので、低消費電力かつ高速動作が可能であり、
命令コードの高速変換に非常に適している。アドレス制
御回路103は、ページ指定信号109及び内部データ
バス106からの命令コードに基づき、変換メモリ10
2の読み出しアドレスを生成する。F/F 113は、
命令デコード回路108で通常モード指定命令201を
判別すると発生するF/Fセット信号111によりII
I IIにセットされ、変換コードモード指定命令2
02を判別すると発生するF/F ’)セット信号11
2により“0′”にリセットされる。また、システムリ
セット信号114により′1”にセットされる。セレク
タ110は、内部データバス106と、変換メモリ10
2の出力とを入力とし、F/F 113がII I I
Iの時内部データバス106の出力を命令デコード回路
108に接続し、F/F113が“0″の時変換メモリ
102の出力を命令デコード回路108に接続する。
第3図は、変換メモリ102のアドレスと内部構成を示
した図である。アドレスは9ビ、トで構成され、ビット
8(ページ指定フィールド31)にはページ指定信号1
09が接続されている。
した図である。アドレスは9ビ、トで構成され、ビット
8(ページ指定フィールド31)にはページ指定信号1
09が接続されている。
ビット7〜ビツトO(命令コードフィールド3−2)に
は内部データバス106が接続されている。
は内部データバス106が接続されている。
メモリには、256バイトのテーブル領域がページ0と
ページ1の2ペ一ジ分確保されており、それぞれ8ビツ
ト長の変換コードをアドレスとして、順次、変換コード
に対応する通常コードが割り付けられている。
ページ1の2ペ一ジ分確保されており、それぞれ8ビツ
ト長の変換コードをアドレスとして、順次、変換コード
に対応する通常コードが割り付けられている。
第4図は、命令コード変換の動作原理を示した図である
。第4図(a)は命令コード長が1バイトの場合の命令
コード変換の動作原理を示しており、第4図(b)は、
命令コード長が2バイトの場合の命令コード変換の動作
原理を示している。
。第4図(a)は命令コード長が1バイトの場合の命令
コード変換の動作原理を示しており、第4図(b)は、
命令コード長が2バイトの場合の命令コード変換の動作
原理を示している。
以下に、第2図のブロック図と、第3図の変換メモリ1
02の構成図と、第4図の命令コード変換の動作原理図
とを参照し、本発明の命令コードの変換動作について説
明する。
02の構成図と、第4図の命令コード変換の動作原理図
とを参照し、本発明の命令コードの変換動作について説
明する。
システムリセット直後または命令デコード回路108に
おける命令デコード処理により通常モード指定命令20
1を判別してF/’Fセット信号111がアクティブに
なると、F/F113は1″にセットされ、以降に命令
デコード回路108に入力される命令コードはセレクタ
110で内部データバス106上の通常コードが選択さ
れ、通常モードで命令実行される。一方、命令デコード
回路108における命令デコード処理により変換コード
モード指定命令202を判別してF/Fリセット信号1
12がアクティブになると、F/F 113はII O
IIにリセットされ、以降に命令デコード回路108に
入力される命令コードはセレクタ110で変換メモリ1
02の出力に基づく命令コードが選択され、変換コード
モードで命令実行される。
おける命令デコード処理により通常モード指定命令20
1を判別してF/’Fセット信号111がアクティブに
なると、F/F113は1″にセットされ、以降に命令
デコード回路108に入力される命令コードはセレクタ
110で内部データバス106上の通常コードが選択さ
れ、通常モードで命令実行される。一方、命令デコード
回路108における命令デコード処理により変換コード
モード指定命令202を判別してF/Fリセット信号1
12がアクティブになると、F/F 113はII O
IIにリセットされ、以降に命令デコード回路108に
入力される命令コードはセレクタ110で変換メモリ1
02の出力に基づく命令コードが選択され、変換コード
モードで命令実行される。
次に変換コードモードでの動作を以下に説明する。
=、17
アドレス制御回路103は、ページ指定信号109と内
部データバス106上の変換コードとから第3図に示す
9ビツト長の変換メモリ102の読み出しアドレスを生
成する。ここで、変換コードと通常コード度との対応関
係について説明する。一般に命令コード長は1バイト、
2バイト、3バイト等個々のマイクロコンピュータによ
り様々に構成されるが、ここでは1バイトと2バイトの
場合を取り上げて述べる。命令コード長が1バイトの場
合を、第4図(a)の原理図と、第2図のブロック図と
を参照して説明する。この場合、ページ指定信号109
は常にインアクティブになり、ページ指定フィールド3
−1が“0″の状態でページ0を選択し、変換コードを
アドレス情報として変換メモリ102に供給して対応す
る通常コードを読み出す。また、命令コード長が2バイ
トの場合を、第4図(b)の原理図と、第2図のブロッ
ク図とを参照して説明する。変換コードの1バイト目で
は、ページ指定信号109はインアクティブの状態であ
り、ページ指定フィールド31が“0″”の状態でペー
ジ0を選択し、1バイト目の通常コードが読み出される
(ステップ1)。
部データバス106上の変換コードとから第3図に示す
9ビツト長の変換メモリ102の読み出しアドレスを生
成する。ここで、変換コードと通常コード度との対応関
係について説明する。一般に命令コード長は1バイト、
2バイト、3バイト等個々のマイクロコンピュータによ
り様々に構成されるが、ここでは1バイトと2バイトの
場合を取り上げて述べる。命令コード長が1バイトの場
合を、第4図(a)の原理図と、第2図のブロック図と
を参照して説明する。この場合、ページ指定信号109
は常にインアクティブになり、ページ指定フィールド3
−1が“0″の状態でページ0を選択し、変換コードを
アドレス情報として変換メモリ102に供給して対応す
る通常コードを読み出す。また、命令コード長が2バイ
トの場合を、第4図(b)の原理図と、第2図のブロッ
ク図とを参照して説明する。変換コードの1バイト目で
は、ページ指定信号109はインアクティブの状態であ
り、ページ指定フィールド31が“0″”の状態でペー
ジ0を選択し、1バイト目の通常コードが読み出される
(ステップ1)。
命令デコード回路108では、変換された命令コードが
2バイト命令の1バイト目であると判断すると、ページ
指定信号109をアクティブにし、ページ指定フィール
ド3−1が“1′″の状態になる。アドレス制御回路1
03によりページ1を選択し、2バイト目の変換コード
により、変換メモリ102から2バイト目の通常コード
が読み出される(ステップ2)。
2バイト命令の1バイト目であると判断すると、ページ
指定信号109をアクティブにし、ページ指定フィール
ド3−1が“1′″の状態になる。アドレス制御回路1
03によりページ1を選択し、2バイト目の変換コード
により、変換メモリ102から2バイト目の通常コード
が読み出される(ステップ2)。
以上のようにして、1バイト長または2バイト長の変換
コードを、それぞれ1バイト長、2バイト長の通常コー
ドに変換して命令実行する。
コードを、それぞれ1バイト長、2バイト長の通常コー
ドに変換して命令実行する。
本実施例では、マスクROMである変換メモリ102で
、変換コードを演算処理部101の通常コードに変換し
ており、変換メモリ102の出力はセレクタ110に接
続されているのみであり、変換メモリ102の内容をデ
ータバス500を通じて外部に読み出すことはできない
。従って、変換メモリ102に書かれた変換コードから
通常コードに変換する変換ルールを第3者に知られる可
能性はない。
、変換コードを演算処理部101の通常コードに変換し
ており、変換メモリ102の出力はセレクタ110に接
続されているのみであり、変換メモリ102の内容をデ
ータバス500を通じて外部に読み出すことはできない
。従って、変換メモリ102に書かれた変換コードから
通常コードに変換する変換ルールを第3者に知られる可
能性はない。
また、本実施例では、命令コードの変換の例として、命
令コード長が1バイトと2バイトの場合について説明し
たが、さらに他バイト命令の変換に関しては、ページ指
定信号の複数化と多バイト命令判別信号の追加により第
3図に示すアドレス構成を多ビット化すれば、同様の原
理に基づいて命令コードの変換が可能である。
令コード長が1バイトと2バイトの場合について説明し
たが、さらに他バイト命令の変換に関しては、ページ指
定信号の複数化と多バイト命令判別信号の追加により第
3図に示すアドレス構成を多ビット化すれば、同様の原
理に基づいて命令コードの変換が可能である。
次に、本発明の第二の実施例について図面を参照して説
明する。第二の実施例は、第一の実施例のセレクタ11
0の選択条件を指定する信号を外部の端子から入力する
信号に基づき生成するようにしたものである。
明する。第二の実施例は、第一の実施例のセレクタ11
0の選択条件を指定する信号を外部の端子から入力する
信号に基づき生成するようにしたものである。
第5図は、本発明の第二の実施例の情報処理装置のブロ
ック図で、マイクロコンピュータ600に対して外部端
子700から信号を入力する機能を備えていることを除
いては、構成、動作は第一の実施例の第1図の情報処理
装置と同じである。
ック図で、マイクロコンピュータ600に対して外部端
子700から信号を入力する機能を備えていることを除
いては、構成、動作は第一の実施例の第1図の情報処理
装置と同じである。
外部端子700には、本情報処理装置がオンラインで接
続されるホストコンピュータからのデータ処理要求信号
800が供給される。
続されるホストコンピュータからのデータ処理要求信号
800が供給される。
また、第6図は、本発明の第二の実施例の情報処理装置
におけるマイクロコンピュータ600のブロック図で、
演算処理部101.変換メモリ102、アドレス制御回
路103.内部アドレスバス104.アドレスバス端子
105 、 内部データバス106及びデータバス端子
107については、その構成、動作は第一の実施例の第
2図のマイクロコンピュータ100と同一であり、詳細
説明については省略する。
におけるマイクロコンピュータ600のブロック図で、
演算処理部101.変換メモリ102、アドレス制御回
路103.内部アドレスバス104.アドレスバス端子
105 、 内部データバス106及びデータバス端子
107については、その構成、動作は第一の実施例の第
2図のマイクロコンピュータ100と同一であり、詳細
説明については省略する。
命令デコード回路108は、第一の実施例における命令
デコード回路108のページ指定信号109と同一のペ
ージ指定信号109をアドレス制御回路103に出力す
る。割り込み制御回路604は、外部端子700に接続
されているモト切り替え端子603からの割り込み要求
信号602を入力とし、アクティブ状態を受は付けると
所定の割り込みベクタに分岐するとともに、モード切り
替え信号605をアクティブにする。
デコード回路108のページ指定信号109と同一のペ
ージ指定信号109をアドレス制御回路103に出力す
る。割り込み制御回路604は、外部端子700に接続
されているモト切り替え端子603からの割り込み要求
信号602を入力とし、アクティブ状態を受は付けると
所定の割り込みベクタに分岐するとともに、モード切り
替え信号605をアクティブにする。
また、一連の割り込み処理からの復帰時にモード切り替
え信号605をインアクティブにする。
え信号605をインアクティブにする。
モード切り替え信号605は、セレクタ601に供給さ
れる。セレクタ601は、内部データバス106と変換
メモリ102の出力とを入力とし、モード切り替え信号
605がインアクティブの時内部データバス106の出
力を命令デコード回路108に接続し、モード切り替え
信号605がアクティブの時変換メモリ102の出力を
命令デコート回路108に接続する。フログラムメモリ
200には、通常コードによるメイン処理のプログラム
と、割り込みベクタの変換フード分岐先アドレスからの
変換コードによる一連のプログラム処理とが記憶されて
おり、これにより、通常は通常モードにより命令実行し
、ホストコンピュータからのデータ処理要求800があ
ると割り込み制御回路604の制御により変換コードモ
ードに遷移して命令実行する。
れる。セレクタ601は、内部データバス106と変換
メモリ102の出力とを入力とし、モード切り替え信号
605がインアクティブの時内部データバス106の出
力を命令デコード回路108に接続し、モード切り替え
信号605がアクティブの時変換メモリ102の出力を
命令デコート回路108に接続する。フログラムメモリ
200には、通常コードによるメイン処理のプログラム
と、割り込みベクタの変換フード分岐先アドレスからの
変換コードによる一連のプログラム処理とが記憶されて
おり、これにより、通常は通常モードにより命令実行し
、ホストコンピュータからのデータ処理要求800があ
ると割り込み制御回路604の制御により変換コードモ
ードに遷移して命令実行する。
以上のように、本実施例では、端子信号によるモード切
り替えが可能であると同時に、第一の実施例と同様に、
変換メモリ102に書かれた変換コードから通常コード
に変換する変換ルールを第三者に知られる可能性はない
。
り替えが可能であると同時に、第一の実施例と同様に、
変換メモリ102に書かれた変換コードから通常コード
に変換する変換ルールを第三者に知られる可能性はない
。
また、上述の本発明の情報処理装置において、変換メモ
リ102の内容を外部からテストできるようにした第3
の実施例について説明する。第3の実施例は、LSIの
テストモード時に、変換メモリ102が記憶している命
令コード変換テーブルの内容に所定の演算処理を施した
結果を、ブタバス端子107を通じて外部に読み出せる
ようにしたものである。
リ102の内容を外部からテストできるようにした第3
の実施例について説明する。第3の実施例は、LSIの
テストモード時に、変換メモリ102が記憶している命
令コード変換テーブルの内容に所定の演算処理を施した
結果を、ブタバス端子107を通じて外部に読み出せる
ようにしたものである。
第7図は、本発明の第3の実施例の情報処理装置におけ
るマイクロコンピュータ900のブロック図で、演算処
理部101.変換メモリ102゜内部アドレスバス10
4.アドレスバス端子105゜内部データバス106.
命令デコード回路108及びセレクタ110については
、その構成、動作は第一の実施例のマイクロコンピュー
タ100及び第二の実施例のマイクロコンピュータ60
0と同一であり、詳細な説明については省略する。
るマイクロコンピュータ900のブロック図で、演算処
理部101.変換メモリ102゜内部アドレスバス10
4.アドレスバス端子105゜内部データバス106.
命令デコード回路108及びセレクタ110については
、その構成、動作は第一の実施例のマイクロコンピュー
タ100及び第二の実施例のマイクロコンピュータ60
0と同一であり、詳細な説明については省略する。
テスト回路901は、変換メモリ102の出力を入力と
し、内部のゲート回路により、入力データの全ビットの
論理値を反転したデータを生成する。出力は内部データ
バス106に接続されている。
し、内部のゲート回路により、入力データの全ビットの
論理値を反転したデータを生成する。出力は内部データ
バス106に接続されている。
アドレス制御回路902は、第一の実施例のアドレス制
御回路103における内部データバス106に加えて内
部アドレスバス104を入力とし、テストモードでは、
内部アドレスバス104からのアドレス情報を変換メモ
リ102に出力する。
御回路103における内部データバス106に加えて内
部アドレスバス104を入力とし、テストモードでは、
内部アドレスバス104からのアドレス情報を変換メモ
リ102に出力する。
以上の構成により、テストモードでは、変換メモリ10
2はマイクロコンピュータ900のメモリ空間にマツピ
ングされ、データ転送命令等のデータアクセスの命令に
よりリード可能である。
2はマイクロコンピュータ900のメモリ空間にマツピ
ングされ、データ転送命令等のデータアクセスの命令に
よりリード可能である。
以下、テストモードにおける変換メモリ102のROM
コードテストの動作について説明する。
コードテストの動作について説明する。
演算処理部101は、変換メモリ102がマツピングさ
れている最下位アドレスに対するリード命令をフェッチ
し、デコードすると、内部アドレスバス104を介して
変換メモリ102のアドレス情報をアドレス制御回路9
02に出力する。アドレス情報は、アドレス制御回路9
02から変換メモリ102に出力され、アドレス情報に
対応したROMコードデータが読み出される。ここで読
み出されたデータは、命令コード変換テーブル自身の情
報である。読み出されたデータは、テスト回路901に
入力すると、全ビットが反転して内部データバス106
に出力され、演算処理部101内部の不図示の汎用レジ
スタに読み込まれる。
れている最下位アドレスに対するリード命令をフェッチ
し、デコードすると、内部アドレスバス104を介して
変換メモリ102のアドレス情報をアドレス制御回路9
02に出力する。アドレス情報は、アドレス制御回路9
02から変換メモリ102に出力され、アドレス情報に
対応したROMコードデータが読み出される。ここで読
み出されたデータは、命令コード変換テーブル自身の情
報である。読み出されたデータは、テスト回路901に
入力すると、全ビットが反転して内部データバス106
に出力され、演算処理部101内部の不図示の汎用レジ
スタに読み込まれる。
次に、演算処理部101は、外部メモリ空間に対するラ
イト命令をフェッチし、デコードすると、内部アドレス
バス104を介して汎用レジスタの内容をデータバス端
子107に出力する。
イト命令をフェッチし、デコードすると、内部アドレス
バス104を介して汎用レジスタの内容をデータバス端
子107に出力する。
続いて変換メモリ102のアドレスを変換メモリ102
がマツピングされている最上位アドレスまで順次+1イ
ンクリメントしながら、以上の変換メモリ102のデー
タリード動作と外部へのライト動作の処理を繰り返して
、全ROMコードに対する反転データを掃き出してテス
トを行う。
がマツピングされている最上位アドレスまで順次+1イ
ンクリメントしながら、以上の変換メモリ102のデー
タリード動作と外部へのライト動作の処理を繰り返して
、全ROMコードに対する反転データを掃き出してテス
トを行う。
−99\−
ここで、テスト回路901における反転のゲート回路の
構成は第三者には公開されないため、データバス端子か
ら掃き出される情報から、変換メモリ102の命令コー
ド変換テーブル内容を解読するのは、不可能である。
構成は第三者には公開されないため、データバス端子か
ら掃き出される情報から、変換メモリ102の命令コー
ド変換テーブル内容を解読するのは、不可能である。
また、本実施例では、簡単のため、データの全ビットの
論理を反転する例について示したが、テスト回路901
において、データのビット位置の組替え、あるいはデコ
ーダ、ROM等を使用することにより、テストモードに
おけるROMコード掃き出し時の、より複雑で高度なデ
ータ変換が可能である。
論理を反転する例について示したが、テスト回路901
において、データのビット位置の組替え、あるいはデコ
ーダ、ROM等を使用することにより、テストモードに
おけるROMコード掃き出し時の、より複雑で高度なデ
ータ変換が可能である。
以上説明したように、通常、プログラムの開発時には、
製造、デパックを効率的に行なうために高級言語のコン
パイラまたはアセンブラなどのツールを使用するが、汎
用のツールでは変換コードを生成することができない。
製造、デパックを効率的に行なうために高級言語のコン
パイラまたはアセンブラなどのツールを使用するが、汎
用のツールでは変換コードを生成することができない。
従って第三者による解読を防止すべき最小限の処理のみ
変換コードにて記述すればよいが、本発明の情報処理装
置によれば、変換フードに基づき命令実行するモードと
、ツールが使用可能な通常コードに基づき命令実行する
モードとをプログラム実行中に動的に切り替える機能を
備えているため、プログラムの大部分をツールを使用し
たプログラム開発が行え、融通性の高いものとなってい
る。
変換コードにて記述すればよいが、本発明の情報処理装
置によれば、変換フードに基づき命令実行するモードと
、ツールが使用可能な通常コードに基づき命令実行する
モードとをプログラム実行中に動的に切り替える機能を
備えているため、プログラムの大部分をツールを使用し
たプログラム開発が行え、融通性の高いものとなってい
る。
また、第三者に公開されない変換コードを入力し、マイ
クロコンピュータの内部に集積した変換メモリにより実
行可能な通常コードに変換して命令実行するため、変換
ルールの核となる変換メモリの内容は直接外部に読み出
せない。また、LSIのテスト時にも特殊なコードに変
換して出力している。従って、第三者は入力される変換
コードと実際に実行される通常コードとの対応をいかな
る手段によっても知ることができず、変換コードで書か
れたプログラムを解読して処理データを不正利用するこ
とはできない。また、同じ理由で、第三者が同一の変換
コードを受は付けて命令実行するマイクロコンピュータ
を複製することも現実的には不可能である。よって、本
発明の情報処理装置はインフォメーションセキュリティ
の用途に最適な機能を提供することができる。
クロコンピュータの内部に集積した変換メモリにより実
行可能な通常コードに変換して命令実行するため、変換
ルールの核となる変換メモリの内容は直接外部に読み出
せない。また、LSIのテスト時にも特殊なコードに変
換して出力している。従って、第三者は入力される変換
コードと実際に実行される通常コードとの対応をいかな
る手段によっても知ることができず、変換コードで書か
れたプログラムを解読して処理データを不正利用するこ
とはできない。また、同じ理由で、第三者が同一の変換
コードを受は付けて命令実行するマイクロコンピュータ
を複製することも現実的には不可能である。よって、本
発明の情報処理装置はインフォメーションセキュリティ
の用途に最適な機能を提供することができる。
さらに、本発明の情報処理装置で使用するマイクロコン
ピュータは、変換メモリの内容を書キ換えるのみで任意
の変換コードを容易に設定できる。
ピュータは、変換メモリの内容を書キ換えるのみで任意
の変換コードを容易に設定できる。
よって、OEM個々の要求によりそれぞれ個々に異なる
変換コードを設定する際にも、新規に個々ノ命令コード
をもつマイクロコンピユータラ新規に設計、製造する場
合に比べ、格段に少ない工数、費用で短期間に実現でき
るなど、既存のハードウェア資産を生かして汎用性に優
れた情報処理装置を提供することができ、本発明の実用
効果は極めて高い。
変換コードを設定する際にも、新規に個々ノ命令コード
をもつマイクロコンピユータラ新規に設計、製造する場
合に比べ、格段に少ない工数、費用で短期間に実現でき
るなど、既存のハードウェア資産を生かして汎用性に優
れた情報処理装置を提供することができ、本発明の実用
効果は極めて高い。
第1図は本発明の情報処理装置の第一の実施例のブロッ
ク図、第2図は第一の実施例のマイクロコンピュータ1
00のブロック図、第3図は第一の実施例の変換メモリ
102のアドレスと内部構成の図、第4図は第一の実施
例の命令コード変換の原理図、第5図は本発明の情報処
理装置の第二の実施例のブロック図、第6図は第二の実
施例のマイクロコンピュータ600のブロック図、第7
図は第三の実施例のマイクロコンピュータ900のブロ
ック図、第8図は従来の情報処理装置のブロック図であ
る。 105・・・・・・アドレスバス端子、107・・・・
・・データバス端子、109・・・・・・ページ指定信
号、111・・・F/Fセット信号、112・・・・・
・F/Fリセット信号、114・・・・・・システムリ
セット信号、201・・・・・・通常モード指定命令、
202・・・・・・変換コードモード指定命令、602
・・・・・・割り込み要求信号、603・・・・・・モ
ード切り替え端子、605・・・・・・モト切り替え信
号、800・・・・・・データ処理要求信号、901・
・・・・・テスト回路、902・・・・・・アドレス制
御回路。 代理人 弁理士 内 原 晋 第1図 第4図(の) 第4図(b) 第5図
ク図、第2図は第一の実施例のマイクロコンピュータ1
00のブロック図、第3図は第一の実施例の変換メモリ
102のアドレスと内部構成の図、第4図は第一の実施
例の命令コード変換の原理図、第5図は本発明の情報処
理装置の第二の実施例のブロック図、第6図は第二の実
施例のマイクロコンピュータ600のブロック図、第7
図は第三の実施例のマイクロコンピュータ900のブロ
ック図、第8図は従来の情報処理装置のブロック図であ
る。 105・・・・・・アドレスバス端子、107・・・・
・・データバス端子、109・・・・・・ページ指定信
号、111・・・F/Fセット信号、112・・・・・
・F/Fリセット信号、114・・・・・・システムリ
セット信号、201・・・・・・通常モード指定命令、
202・・・・・・変換コードモード指定命令、602
・・・・・・割り込み要求信号、603・・・・・・モ
ード切り替え端子、605・・・・・・モト切り替え信
号、800・・・・・・データ処理要求信号、901・
・・・・・テスト回路、902・・・・・・アドレス制
御回路。 代理人 弁理士 内 原 晋 第1図 第4図(の) 第4図(b) 第5図
Claims (4)
- (1)第一の命令コード群により記述された第一のプロ
グラムと、第二の命令コード群により記述された第二の
プログラムとを記憶するプログラムメモリと、 前記第一の命令コード群を解読し、解読結果に基づき第
一の制御情報を発生する解読回路と、前記第一の制御情
報に基づき各種のデータ処理を実行する演算処理部と、
前記第二の命令コード群と前記第一の制御情報とを入力
とし、該入力の情報に基づきアドレス情報を生成するア
ドレス制御手段と、前記アドレス情報に基づき前記第二
の命令コード群から一対一に対応する前記第一の命令コ
ード群を選択して生成する命令コード変換記憶手段と、
前記プログラムメモリから読み出した前記第一の命令コ
ード群を転送データとする第一のデータバスと、前記命
令コード変換記憶手段の出力である前記第一の命令コー
ド群を転送データとする第二のデータバスと、前記第一
のデータバスまたは前記第二のデータバスのいずれか一
方を選択して前記解読回路に接続するセレクタとを備え
たマイクロコンピュータとから成る情報処理装置であっ
て、前記第一のプログラムかあるいは前記第二のプログ
ラムのいずれか一方を動的に切り替えながら実行すべく
、前記プログラムメモリから読み出した命令コード群が
、前記第一の命令コード群であるか前記第二の命令コー
ド群であるかを指定する第二の制御情報を生成して前記
セレクタに供給することにより、前記セレクタの選択条
件を指定するモード切り替え手段を有していることを特
徴とする情報処理装置。 - (2)前記モード切り替え手段は、前記プログラムメモ
リに記憶されたモード切り替えの命令コードを前記解読
回路で解読した結果に基づいて前記第二の制御情報を生
成するものであることを特徴とする特許請求の範囲第1
項に記載の情報処理装置。 - (3)前記モード切り替え手段は、外部端子からの割り
込み要求信号に基づいて前記第二の制御情報を生成する
ものであることを特徴とする特許請求の範囲第1項記載
の情報処理装置。 - (4)前記命令コード変換記憶手段に記憶しており、前
記第一の命令コード群と前記第二の命令コード群との対
応関係を示すコード変換情報を演算処理するとともに、
該演算結果を外部端子に導出するテスト手段を設けてな
ることを特徴とする特許請求の範囲第1項、第2項及び
第3項記載の情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1246703A JP2754786B2 (ja) | 1988-10-20 | 1989-09-22 | 情報処理装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26539388 | 1988-10-20 | ||
JP63-265393 | 1988-10-20 | ||
JP1246703A JP2754786B2 (ja) | 1988-10-20 | 1989-09-22 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02210536A true JPH02210536A (ja) | 1990-08-21 |
JP2754786B2 JP2754786B2 (ja) | 1998-05-20 |
Family
ID=26537862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1246703A Expired - Fee Related JP2754786B2 (ja) | 1988-10-20 | 1989-09-22 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2754786B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6051944A (ja) * | 1983-08-31 | 1985-03-23 | Tokyo Keiki Co Ltd | デ−タ転送装置 |
-
1989
- 1989-09-22 JP JP1246703A patent/JP2754786B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6051944A (ja) * | 1983-08-31 | 1985-03-23 | Tokyo Keiki Co Ltd | デ−タ転送装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2754786B2 (ja) | 1998-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0137995B1 (en) | Single-chip microcomputer with encryptable function on program memory | |
RU2137184C1 (ru) | Отображение с помощью мультинаборов команд | |
US4905277A (en) | Method for enciphering and deciphering instructions in a microcomputer, and a microcomputer used for effecting same | |
US5047922A (en) | Virtual I/O | |
US6157997A (en) | Processor and information processing apparatus with a reconfigurable circuit | |
KR970011207B1 (ko) | 원자 억세스를 제공하는 레지스터가 소프트웨어 인터록 없이 공유된 레지스터의 개별 비트를 세트하고 클리어하기 위한 방법 및 장치 | |
KR100391726B1 (ko) | 프로그램가능한메모리억세스인터페이스타입의집적회로마이크로프로세서와이에관련된방법 | |
JPH0916471A (ja) | プロセッサ | |
JPH08328848A (ja) | マイクロプロセッサ | |
JPH11126174A (ja) | マイクロプロセッサのメモリ情報読込装置および読込方法 | |
US5897665A (en) | Register addressing for register-register architectures used for microprocessors and microcontrollers | |
JP2002099498A (ja) | プログラム実行装置およびプログラム開発支援装置 | |
JPH02210536A (ja) | 情報処理装置 | |
KR940011040B1 (ko) | 마이크로컴퓨터 | |
JPS583040A (ja) | 情報処理装置 | |
JP2624249B2 (ja) | 模倣防止機能付プロセッサ | |
US20040073837A1 (en) | Semiconductor device and in-circuit emulator using the same | |
US20020004877A1 (en) | Method and system for updating user memory in emulator systems | |
JP2915680B2 (ja) | Riscプロセッサ | |
JP3547012B2 (ja) | マイクロコンピュータ | |
JP3511529B2 (ja) | 複合演算処理装置 | |
US20030035323A1 (en) | Data write circuit | |
JP2001265651A (ja) | データ処理装置 | |
JPS642177Y2 (ja) | ||
JP2684664B2 (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |