JPH02210536A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロコンピュータを備えた情報処理装置
に関し、特に課金情報等のセキュリティ情報のデータ処
理を行なう情報処理装置に関する。

〔従来の技術〕

マイクロコンピュータを利用した情報処理システムは急
激な発展と普及を遂げ、様々な分野で利用されつつある
。しかし、市場に供給される汎用のマイクロコンピュー
タを利用した情報処理システムでは、例えば次のような
インフォメーションセキュリティに関する問題が生じる
。

（問題例１）　一般市場に供給される汎用のマイクロコ
ンピュータの命令コード群は公開されるツカ通常であり
、こうしたマイクロコンピュタを利用した情報処理シス
テムのプログラムメモリを第三者（例えばシステムの利
用者）が解読し、システム全体を理解することが可能で
ある。そして、第三者がプログラムを改造するが、故意
にデータやコマンドを入力することにより、破壊あるい
は変更することが可能である。

ｔた、プログラムの解読が可能なため、情報処理システ
ムから生成されるデータに検査語（チエツクデイジット
）が含まれていても、その検査語の生成アルゴリズムを
知り、直接そのデータの検査語を変更することも可能で
ある。

従って、生成されるデータが例えば課金情報あるいは信
号情報等のような場合、本来その情報を利用すべき側の
利益が損なわれることかある。

（問題例２）　汎用のマイクロコンピユータラ含む情報
処理システムを構成する全ての部品を第三者が入手ある
いは再生することが可能な場合、その第三者は情報処理
システムを、特にプログラムメモリに格納され、そのシ
ステムで使用されるソフトウェアも含めて、複製するこ
とが可能となる。この複製が無断で行なわれると、本来
の情報処理システムの権利保有者の利益が損なわれる場
合がある。

以上のようなインフォメーションセキュリティに関する
問題を解決するための手段としては、フログラムメモリ
に記憶された情報が、第三者から解読または複製して利
用できないようにする方法が有効である。その実現方法
の一つとして、マイクロコンピュータが内部の命令デコ
ード回路にて判別して実行できる命令コード（以下、通
常コドと示す。）に一対一に対応する別のコード（以下
、変換コードと示す。）を新規に設定し、フログラムメ
モリにはその変換コードで記述されたプログラムを格納
しておく方法がある。

第８図は、この種の従来の情報処理装置の構成を示した
図であり、以下その動作について説明する。

マイクロコンピュータ１は、所定の命令コードを解読し
て各種のデータ処理を実行する汎用のマイクロプロセッ
サであり、プログラムメモリ２゜データメモリ３がそれ
ぞれアドレスバス４．データバス５を介して接続されて
いる。特に、プログラムメモリ２の出力は、エンコーダ
６を介してデータバス５に接続されている。

プログラムメモリ２は、マイクロコンピュータ１で実行
する変換コードで記述されたプログラムを記憶する。ま
た、データメモリ３は、マイクロコンピュータｌのプロ
グラム処理で用いられる各種データを記憶する。エンコ
ーダ６は、変換コー一 ドをマイクロコンピュータ１の通常コードにエンコード
するハードウェアロジックであり、例えばＰＬＡ（プロ
グラマブルロジックアレイ）が用いられる。

マイクロコンピュータ１は、不図示の内部のＰＣ（プロ
グラムカウンタ）値に基づきアドレスバス４を介してプ
ログラムメモリ２に対するアドレス情報を供給し、変換
コードを読み出す。変換コードは、エンコーダ６に入力
され、対応するコードをデ゛−タバス５に出力する。マ
イクロコンピュータ１は、このコードを通常コードとし
て取り込み、所定のデータ処理を実行する。

以上一連の動作を繰り返して順次プログラム処理を行な
うが、プログラムメモリ２に格納された変換コードは、
第三者には公開されないコードであり、第三者は通常コ
ードとの関係を知ることはでキナい。従って、偶然を除
いては、プログラムが生成する各種データの改ざん、利
用は不可能である。ま°たプログラムメモリ２の内容を
複製しても、エンコーダ６を入手しないかぎり、本情報
処理システムを複製することはできない。

〔発明が解決しようとする課題〕

このようななかで、上述の従来の情報処理システムでは
、プログラムメモリ２の出力データは、必ずエンコーダ
６を介して変換されるため、プログラムは全て変換コー
ドにて記述しておく必要があった。ところがこの際の変
換コードは、通常システムの要求者側々に定義されるた
め、既存の汎用のアセンブラやコンパイラ等のプログラ
ム開発ツールが利用できない。従って、システムの高機
能化、複雑化に伴いプログラムが大規模化の一途をたど
っているなかで、変換コードでのプログラム開発が極め
て効率悪いものとなっていた。

また、最近では、情報処理社会の高度化に相まって、一
方で情報の不正利用はますます悪質化してきており、上
述した従来の情報処理システムでも、エンコーダ６の出
力が外部のデータバス５を介してマイクロコンピュータ
１に接続されているため、エンコーダ６に様々なパター
ンを入力しで出力される情報を外部で観測して解読する
ことができ、エンコーダそのものを再生しシステム全体
を複製したり、また、エンコーダ６の出力をモニタしな
がらプログラムを実際に実行させてトータルのプログラ
ム処理を解析するなど、システムのセキュリティに関す
る要求を満足しないものになっていた。

本発明は、このような従来の情報処理システムのプログ
ラム開発上の問題点及びセキュリティに関する問題点を
改善すべくなされたものであって、既存のマイクロコン
ピュータのハードウェア資産を有効に利用して、融通性
が高く、かつ第三者が不正利用できない情報処理装置を
提供することを目的としている。

〔課題を解決するための手段〕

本発明の情報処理装置は、第一の命令コード群により記
述された第一のプログラムと第二の命令コード群により
記述された第二のプログラムとを記憶するプログラムメ
モリと、第一の命令コード群を解読し、解読結果に基づ
き第一の制御情報を発生する解読回路と、第一の制御情
報に基づき各一 種のデータ処理を実行する演算処理部と、第二の命令コ
ード群と第一の制御情報とを入力とし、この入力の情報
に基づきアドレス情報を生成するアドレス制御手段と、
アドレス情報に基づき第二の命令コード群から一対−に
対応する第一の命令コード群を選択して生成する命令コ
ード変換記憶手段と、プログラムメモリから読み出した
第一の命令コードを転送データとする第一のデータバス
と、命令コード変換記憶手段の出力である第一の命令コ
ードを転送データとする第二のデータバスと、第一のデ
ータバスまたは第二のデータバスのいずれか一方を選択
して解読回路に接続するセレクタとを備えたマイクロコ
ンピュータとから成る情報処理装置であって、第一のプ
ログラムと第二のプログラムのいずれか一方を動的に切
替えて実行スべく、プログラムメモリから読み出した命
令コード群が、第一の命令コード群であるか第二の命令
コード群であるかを指定する第二の制御情報を生成して
セレクタに供給し、セレクタの選択条件を指定するモー
ド切り替え手段を有しているも１〇− のである。

モード切り替え手段は、例えばプログラムメモリに記憶
されたモード切り替えの命令コードを解読回路で解読し
た結果や、外部端子からの割り込み要求信号に基づいて
、セレクタの選択条件を指定する第二の制御情報を生成
するものである。

また、マイクロコンピュータは、命令コード変換記憶手
段に記憶しており、第一の命令コード群と第二の命令コ
ード群との対応関係を示すコード変換情報を演算処理す
るとともに、演算結果を外部端子に導出するテスト手段
を有しているものである。

このように、本発明の情報処理装置では、内蔵のメモリ
に格納されたコード変換テーブルにより、入力された変
換コードを本来内部で実行可能な命令コードに変換する
機能を備えたマイクロコンピュータを用いることにより
、変換コードを直接マイクロコンピュータに入力するよ
うにし、がっ通常コードに基づき命令実行するモードと
、変換コードに基づき命令実行するモードとを切り替え
るようにしている。

〔実施例〕

以下に、本発明の実施例について図面を参照して説明す
る。

第１図は、本発明の一実施例に関わる情報処理装置の内
部構成を示したブロック図で、マイクロコンピュータ１
００はシステム全体を制御し、フログラムメモリ２００
とデータメモリ３００とがツレぞれアドレスバス４００
．データバス５００を介してそれぞれ相互に接続されて
いる。プログラムメモリ２００はマイクロコンピュータ
１００で実行する通常コードで記述されたプロクラム及
び変換コードで記述されたプログラムを記憶する。

また、プロクラム中には、通常コードを命令実行するモ
ード（以下、通常モードと示す。）に遷移するための通
常モード指定命令２０１と、変換コードに基づき命令実
行するモード（以下、変換コードモードと示す。）に遷
移するための変換コードモード指定命令２０２とが配置
されている。データメモリ３００は、マイクロコンピュ
ータ１００のプログラム処理で用いられる各種データを
記憶する。

第２図は、マイクロコンピュータ１００のブロック図で
、演算処理１０１．変換メモリ１０２．アドレス制御回
路ｌ　０３．内部アドレスバス１０４．アドレスバス端
子１０５．内部データバス１０６゜データバス端子１０
７．セレクタ１１０．Ｒ−Ｓフリップフロップ（以下、
Ｆ／Ｆと示す。）１１３とから構成されており、変換メ
モリ１０２は、マスクＲＯＭにより実現されている。

演算処理部１０１は、命令デコード−回路１０８及び不
図示のタイミング制御回路、算術論理演算回路、汎用レ
ジスタ、プログラムカウンタを含んでいる。演算処理部
１０１は、セレクタ１１０から出力される命令コードに
応じて所定のデータ処理を実行するもので、まず命令デ
コード回路１０８で入力された命令コードのデコード処
理を行なう。

続いてタイミング制御回路でそのデコード結果に応じた
不図示の各種制御信号の出力タイミングを制御し、算術
論理演算回路、汎用レジスタ、プログラムカウンタを必
要に応じて制御する。命令デコード結果１０８は、自身
のデコード処理で２バイト長の命令の１バイト目の命令
コードを判別したときに、続く２バイト目の命令フード
を変換メモリ１０２におけるアドレスを切り替えて参照
するためのページ指定信号１０９をアドレス制御回路１
０３に出力する。また、通常モードを指定するＦ／Ｆセ
ット信号１１１と、変換コードモードを指定するＦ／Ｆ
リセット信号１１２とをＦ／Ｆ’１１３に出力する。内
部アドレスバス１０４は、アドレスバス端子１０５と演
算処理部１０１とを接続し、演算処理部１０１で処理さ
れたアドレス情報をアドレスバス端子１０５からアドレ
スバス４００に出力する。内部データバス１０６は、デ
ータバス端子１０７と、演算処理部１０１．アドレス制
御回路１０３及びセレクタ１１０とを接続し、相互のデ
ータ転送に使用される。変換メモリ１０２には、命令コ
ード変換テーブルが格納されており、データバス端子１
０７より内部データバス１０６上に読み出した命令コー
ドとページ指定信号１０９とが読み出しアドレスの生成
に用いられる。変換メモリ１０２の出力はセレクタ１１
０に接続される。なお、変換メモリ１０２はＬＳＩ内部
に集積されているため電気的容量が小さく、信号の遅延
が少ないので、低消費電力かつ高速動作が可能であり、
命令コードの高速変換に非常に適している。アドレス制
御回路１０３は、ページ指定信号１０９及び内部データ
バス１０６からの命令コードに基づき、変換メモリ１０
２の読み出しアドレスを生成する。Ｆ／Ｆ　１１３は、
命令デコード回路１０８で通常モード指定命令２０１を
判別すると発生するＦ／Ｆセット信号１１１によりＩＩ
　Ｉ　ＩＩにセットされ、変換コードモード指定命令２
０２を判別すると発生するＦ／Ｆ　’）セット信号１１
２により“０′”にリセットされる。また、システムリ
セット信号１１４により′１”にセットされる。セレク
タ１１０は、内部データバス１０６と、変換メモリ１０
２の出力とを入力とし、Ｆ／Ｆ　１１３がＩＩ　Ｉ　Ｉ
Ｉの時内部データバス１０６の出力を命令デコード回路
１０８に接続し、Ｆ／Ｆ１１３が“０″の時変換メモリ
１０２の出力を命令デコード回路１０８に接続する。

第３図は、変換メモリ１０２のアドレスと内部構成を示
した図である。アドレスは９ビ、トで構成され、ビット
８（ページ指定フィールド３１）にはページ指定信号１
０９が接続されている。

ビット７〜ビツトＯ（命令コードフィールド３−２）に
は内部データバス１０６が接続されている。

メモリには、２５６バイトのテーブル領域がページ０と
ページ１の２ペ一ジ分確保されており、それぞれ８ビツ
ト長の変換コードをアドレスとして、順次、変換コード
に対応する通常コードが割り付けられている。

第４図は、命令コード変換の動作原理を示した図である
。第４図（ａ）は命令コード長が１バイトの場合の命令
コード変換の動作原理を示しており、第４図（ｂ）は、
命令コード長が２バイトの場合の命令コード変換の動作
原理を示している。

以下に、第２図のブロック図と、第３図の変換メモリ１
０２の構成図と、第４図の命令コード変換の動作原理図
とを参照し、本発明の命令コードの変換動作について説
明する。

システムリセット直後または命令デコード回路１０８に
おける命令デコード処理により通常モード指定命令２０
１を判別してＦ／’Ｆセット信号１１１がアクティブに
なると、Ｆ／Ｆ１１３は１″にセットされ、以降に命令
デコード回路１０８に入力される命令コードはセレクタ
１１０で内部データバス１０６上の通常コードが選択さ
れ、通常モードで命令実行される。一方、命令デコード
回路１０８における命令デコード処理により変換コード
モード指定命令２０２を判別してＦ／Ｆリセット信号１
１２がアクティブになると、Ｆ／Ｆ　１１３はＩＩ　Ｏ
ＩＩにリセットされ、以降に命令デコード回路１０８に
入力される命令コードはセレクタ１１０で変換メモリ１
０２の出力に基づく命令コードが選択され、変換コード
モードで命令実行される。

次に変換コードモードでの動作を以下に説明する。

＝、１７ アドレス制御回路１０３は、ページ指定信号１０９と内
部データバス１０６上の変換コードとから第３図に示す
９ビツト長の変換メモリ１０２の読み出しアドレスを生
成する。ここで、変換コードと通常コード度との対応関
係について説明する。一般に命令コード長は１バイト、
２バイト、３バイト等個々のマイクロコンピュータによ
り様々に構成されるが、ここでは１バイトと２バイトの
場合を取り上げて述べる。命令コード長が１バイトの場
合を、第４図（ａ）の原理図と、第２図のブロック図と
を参照して説明する。この場合、ページ指定信号１０９
は常にインアクティブになり、ページ指定フィールド３
−１が“０″の状態でページ０を選択し、変換コードを
アドレス情報として変換メモリ１０２に供給して対応す
る通常コードを読み出す。また、命令コード長が２バイ
トの場合を、第４図（ｂ）の原理図と、第２図のブロッ
ク図とを参照して説明する。変換コードの１バイト目で
は、ページ指定信号１０９はインアクティブの状態であ
り、ページ指定フィールド３１が“０″”の状態でペー
ジ０を選択し、１バイト目の通常コードが読み出される
（ステップ１）。

命令デコード回路１０８では、変換された命令コードが
２バイト命令の１バイト目であると判断すると、ページ
指定信号１０９をアクティブにし、ページ指定フィール
ド３−１が“１′″の状態になる。アドレス制御回路１
０３によりページ１を選択し、２バイト目の変換コード
により、変換メモリ１０２から２バイト目の通常コード
が読み出される（ステップ２）。

以上のようにして、１バイト長または２バイト長の変換
コードを、それぞれ１バイト長、２バイト長の通常コー
ドに変換して命令実行する。

本実施例では、マスクＲＯＭである変換メモリ１０２で
、変換コードを演算処理部１０１の通常コードに変換し
ており、変換メモリ１０２の出力はセレクタ１１０に接
続されているのみであり、変換メモリ１０２の内容をデ
ータバス５００を通じて外部に読み出すことはできない
。従って、変換メモリ１０２に書かれた変換コードから
通常コードに変換する変換ルールを第３者に知られる可
能性はない。

また、本実施例では、命令コードの変換の例として、命
令コード長が１バイトと２バイトの場合について説明し
たが、さらに他バイト命令の変換に関しては、ページ指
定信号の複数化と多バイト命令判別信号の追加により第
３図に示すアドレス構成を多ビット化すれば、同様の原
理に基づいて命令コードの変換が可能である。

次に、本発明の第二の実施例について図面を参照して説
明する。第二の実施例は、第一の実施例のセレクタ１１
０の選択条件を指定する信号を外部の端子から入力する
信号に基づき生成するようにしたものである。

第５図は、本発明の第二の実施例の情報処理装置のブロ
ック図で、マイクロコンピュータ６００に対して外部端
子７００から信号を入力する機能を備えていることを除
いては、構成、動作は第一の実施例の第１図の情報処理
装置と同じである。

外部端子７００には、本情報処理装置がオンラインで接
続されるホストコンピュータからのデータ処理要求信号
８００が供給される。

また、第６図は、本発明の第二の実施例の情報処理装置
におけるマイクロコンピュータ６００のブロック図で、
演算処理部１０１．変換メモリ１０２、アドレス制御回
路１０３．内部アドレスバス１０４．アドレスバス端子
１０５　、　内部データバス１０６及びデータバス端子
１０７については、その構成、動作は第一の実施例の第
２図のマイクロコンピュータ１００と同一であり、詳細
説明については省略する。

命令デコード回路１０８は、第一の実施例における命令
デコード回路１０８のページ指定信号１０９と同一のペ
ージ指定信号１０９をアドレス制御回路１０３に出力す
る。割り込み制御回路６０４は、外部端子７００に接続
されているモト切り替え端子６０３からの割り込み要求
信号６０２を入力とし、アクティブ状態を受は付けると
所定の割り込みベクタに分岐するとともに、モード切り
替え信号６０５をアクティブにする。

また、一連の割り込み処理からの復帰時にモード切り替
え信号６０５をインアクティブにする。

モード切り替え信号６０５は、セレクタ６０１に供給さ
れる。セレクタ６０１は、内部データバス１０６と変換
メモリ１０２の出力とを入力とし、モード切り替え信号
６０５がインアクティブの時内部データバス１０６の出
力を命令デコード回路１０８に接続し、モード切り替え
信号６０５がアクティブの時変換メモリ１０２の出力を
命令デコート回路１０８に接続する。フログラムメモリ
２００には、通常コードによるメイン処理のプログラム
と、割り込みベクタの変換フード分岐先アドレスからの
変換コードによる一連のプログラム処理とが記憶されて
おり、これにより、通常は通常モードにより命令実行し
、ホストコンピュータからのデータ処理要求８００があ
ると割り込み制御回路６０４の制御により変換コードモ
ードに遷移して命令実行する。

以上のように、本実施例では、端子信号によるモード切
り替えが可能であると同時に、第一の実施例と同様に、
変換メモリ１０２に書かれた変換コードから通常コード
に変換する変換ルールを第三者に知られる可能性はない
。

また、上述の本発明の情報処理装置において、変換メモ
リ１０２の内容を外部からテストできるようにした第３
の実施例について説明する。第３の実施例は、ＬＳＩの
テストモード時に、変換メモリ１０２が記憶している命
令コード変換テーブルの内容に所定の演算処理を施した
結果を、ブタバス端子１０７を通じて外部に読み出せる
ようにしたものである。

第７図は、本発明の第３の実施例の情報処理装置におけ
るマイクロコンピュータ９００のブロック図で、演算処
理部１０１．変換メモリ１０２゜内部アドレスバス１０
４．アドレスバス端子１０５゜内部データバス１０６．
命令デコード回路１０８及びセレクタ１１０については
、その構成、動作は第一の実施例のマイクロコンピュー
タ１００及び第二の実施例のマイクロコンピュータ６０
０と同一であり、詳細な説明については省略する。

テスト回路９０１は、変換メモリ１０２の出力を入力と
し、内部のゲート回路により、入力データの全ビットの
論理値を反転したデータを生成する。出力は内部データ
バス１０６に接続されている。

アドレス制御回路９０２は、第一の実施例のアドレス制
御回路１０３における内部データバス１０６に加えて内
部アドレスバス１０４を入力とし、テストモードでは、
内部アドレスバス１０４からのアドレス情報を変換メモ
リ１０２に出力する。

以上の構成により、テストモードでは、変換メモリ１０
２はマイクロコンピュータ９００のメモリ空間にマツピ
ングされ、データ転送命令等のデータアクセスの命令に
よりリード可能である。

以下、テストモードにおける変換メモリ１０２のＲＯＭ
コードテストの動作について説明する。

演算処理部１０１は、変換メモリ１０２がマツピングさ
れている最下位アドレスに対するリード命令をフェッチ
し、デコードすると、内部アドレスバス１０４を介して
変換メモリ１０２のアドレス情報をアドレス制御回路９
０２に出力する。アドレス情報は、アドレス制御回路９
０２から変換メモリ１０２に出力され、アドレス情報に
対応したＲＯＭコードデータが読み出される。ここで読
み出されたデータは、命令コード変換テーブル自身の情
報である。読み出されたデータは、テスト回路９０１に
入力すると、全ビットが反転して内部データバス１０６
に出力され、演算処理部１０１内部の不図示の汎用レジ
スタに読み込まれる。

次に、演算処理部１０１は、外部メモリ空間に対するラ
イト命令をフェッチし、デコードすると、内部アドレス
バス１０４を介して汎用レジスタの内容をデータバス端
子１０７に出力する。

続いて変換メモリ１０２のアドレスを変換メモリ１０２
がマツピングされている最上位アドレスまで順次＋１イ
ンクリメントしながら、以上の変換メモリ１０２のデー
タリード動作と外部へのライト動作の処理を繰り返して
、全ＲＯＭコードに対する反転データを掃き出してテス
トを行う。

−９９＼− ここで、テスト回路９０１における反転のゲート回路の
構成は第三者には公開されないため、データバス端子か
ら掃き出される情報から、変換メモリ１０２の命令コー
ド変換テーブル内容を解読するのは、不可能である。

また、本実施例では、簡単のため、データの全ビットの
論理を反転する例について示したが、テスト回路９０１
において、データのビット位置の組替え、あるいはデコ
ーダ、ＲＯＭ等を使用することにより、テストモードに
おけるＲＯＭコード掃き出し時の、より複雑で高度なデ
ータ変換が可能である。

〔発明の効果〕

以上説明したように、通常、プログラムの開発時には、
製造、デパックを効率的に行なうために高級言語のコン
パイラまたはアセンブラなどのツールを使用するが、汎
用のツールでは変換コードを生成することができない。

従って第三者による解読を防止すべき最小限の処理のみ
変換コードにて記述すればよいが、本発明の情報処理装
置によれば、変換フードに基づき命令実行するモードと
、ツールが使用可能な通常コードに基づき命令実行する
モードとをプログラム実行中に動的に切り替える機能を
備えているため、プログラムの大部分をツールを使用し
たプログラム開発が行え、融通性の高いものとなってい
る。

また、第三者に公開されない変換コードを入力し、マイ
クロコンピュータの内部に集積した変換メモリにより実
行可能な通常コードに変換して命令実行するため、変換
ルールの核となる変換メモリの内容は直接外部に読み出
せない。また、ＬＳＩのテスト時にも特殊なコードに変
換して出力している。従って、第三者は入力される変換
コードと実際に実行される通常コードとの対応をいかな
る手段によっても知ることができず、変換コードで書か
れたプログラムを解読して処理データを不正利用するこ
とはできない。また、同じ理由で、第三者が同一の変換
コードを受は付けて命令実行するマイクロコンピュータ
を複製することも現実的には不可能である。よって、本
発明の情報処理装置はインフォメーションセキュリティ
の用途に最適な機能を提供することができる。

さらに、本発明の情報処理装置で使用するマイクロコン
ピュータは、変換メモリの内容を書キ換えるのみで任意
の変換コードを容易に設定できる。

よって、ＯＥＭ個々の要求によりそれぞれ個々に異なる
変換コードを設定する際にも、新規に個々ノ命令コード
をもつマイクロコンピユータラ新規に設計、製造する場
合に比べ、格段に少ない工数、費用で短期間に実現でき
るなど、既存のハードウェア資産を生かして汎用性に優
れた情報処理装置を提供することができ、本発明の実用
効果は極めて高い。

【図面の簡単な説明】

第１図は本発明の情報処理装置の第一の実施例のブロッ
ク図、第２図は第一の実施例のマイクロコンピュータ１
００のブロック図、第３図は第一の実施例の変換メモリ
１０２のアドレスと内部構成の図、第４図は第一の実施
例の命令コード変換の原理図、第５図は本発明の情報処
理装置の第二の実施例のブロック図、第６図は第二の実
施例のマイクロコンピュータ６００のブロック図、第７
図は第三の実施例のマイクロコンピュータ９００のブロ
ック図、第８図は従来の情報処理装置のブロック図であ
る。 １０５・・・・・・アドレスバス端子、１０７・・・・
・・データバス端子、１０９・・・・・・ページ指定信
号、１１１・・・Ｆ／Ｆセット信号、１１２・・・・・
・Ｆ／Ｆリセット信号、１１４・・・・・・システムリ
セット信号、２０１・・・・・・通常モード指定命令、
２０２・・・・・・変換コードモード指定命令、６０２
・・・・・・割り込み要求信号、６０３・・・・・・モ
ード切り替え端子、６０５・・・・・・モト切り替え信
号、８００・・・・・・データ処理要求信号、９０１・
・・・・・テスト回路、９０２・・・・・・アドレス制
御回路。 代理人　弁理士　　内　原　　　晋 第１図 第４図（の） 第４図（ｂ） 第５図

Claims (4)

【特許請求の範囲】
1. （１）第一の命令コード群により記述された第一のプロ
   グラムと、第二の命令コード群により記述された第二の
   プログラムとを記憶するプログラムメモリと、 前記第一の命令コード群を解読し、解読結果に基づき第
   一の制御情報を発生する解読回路と、前記第一の制御情
   報に基づき各種のデータ処理を実行する演算処理部と、
   前記第二の命令コード群と前記第一の制御情報とを入力
   とし、該入力の情報に基づきアドレス情報を生成するア
   ドレス制御手段と、前記アドレス情報に基づき前記第二
   の命令コード群から一対一に対応する前記第一の命令コ
   ード群を選択して生成する命令コード変換記憶手段と、
   前記プログラムメモリから読み出した前記第一の命令コ
   ード群を転送データとする第一のデータバスと、前記命
   令コード変換記憶手段の出力である前記第一の命令コー
   ド群を転送データとする第二のデータバスと、前記第一
   のデータバスまたは前記第二のデータバスのいずれか一
   方を選択して前記解読回路に接続するセレクタとを備え
   たマイクロコンピュータとから成る情報処理装置であっ
   て、前記第一のプログラムかあるいは前記第二のプログ
   ラムのいずれか一方を動的に切り替えながら実行すべく
   、前記プログラムメモリから読み出した命令コード群が
   、前記第一の命令コード群であるか前記第二の命令コー
   ド群であるかを指定する第二の制御情報を生成して前記
   セレクタに供給することにより、前記セレクタの選択条
   件を指定するモード切り替え手段を有していることを特
   徴とする情報処理装置。
2. （２）前記モード切り替え手段は、前記プログラムメモ
   リに記憶されたモード切り替えの命令コードを前記解読
   回路で解読した結果に基づいて前記第二の制御情報を生
   成するものであることを特徴とする特許請求の範囲第１
   項に記載の情報処理装置。
3. （３）前記モード切り替え手段は、外部端子からの割り
   込み要求信号に基づいて前記第二の制御情報を生成する
   ものであることを特徴とする特許請求の範囲第１項記載
   の情報処理装置。
4. （４）前記命令コード変換記憶手段に記憶しており、前
   記第一の命令コード群と前記第二の命令コード群との対
   応関係を示すコード変換情報を演算処理するとともに、
   該演算結果を外部端子に導出するテスト手段を設けてな
   ることを特徴とする特許請求の範囲第１項、第２項及び
   第３項記載の情報処理装置。