JPH02208933A - Formation of contact hole - Google Patents

Formation of contact hole

Info

Publication number
JPH02208933A
JPH02208933A JP2890689A JP2890689A JPH02208933A JP H02208933 A JPH02208933 A JP H02208933A JP 2890689 A JP2890689 A JP 2890689A JP 2890689 A JP2890689 A JP 2890689A JP H02208933 A JPH02208933 A JP H02208933A
Authority
JP
Japan
Prior art keywords
contact hole
resist film
resist
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2890689A
Other languages
Japanese (ja)
Inventor
Kazuya Kamon
和也 加門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2890689A priority Critical patent/JPH02208933A/en
Publication of JPH02208933A publication Critical patent/JPH02208933A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

PURPOSE:To restrain the occurrence of defect by a method wherein multiple resist films are provided; one resist film is made solution retardant; and then a stepped contact hole is made by transfer process. CONSTITUTION:The first positive resist film 13 is formed to be alkali-processed on a wiring layer 11 through the intermediary of an insulating film 12. Next, the resist film 13 is coated with the second resist film 14 and after heating process, an exposure part 15 is formed by photo lithographic transfer process, etc. Then, the exposure part 15 is developed to form a stepped developed pattern. At this time, the resist film 13 being alkali-processed, a part of a sensitizer is denatured becoming insoluble to delay the development of the resist film 13 layer than that of the resist film 14. Later, a contact hole 17 reaching the wiring layer 11 is made in the insulating part 12 by etching process. Through these procedures, the hole 17 can be easily made by the transfer process so as to restrain the occurrence of defect.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばLSI等の製造プロセスで使用するコ
ンタクトホールの形成方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for forming contact holes used in the manufacturing process of, for example, LSIs.

〔従来の技術〕[Conventional technology]

従来、この種のコンタクトホールの形成方法は第3図(
a)〜+e)に示す手順を経て行われる。これを同図(
a)〜(e)に基づいて以下に説明する。
Conventionally, the method for forming this type of contact hole is shown in Figure 3 (
This is carried out through the steps shown in a) to +e). This is shown in the same figure (
It will be explained below based on a) to (e).

先ず、同図(a)に示すように第1の配線層1上に絶縁
膜2を介してポジ型のレジスト膜3を形成する。次に、
このレジスト膜3を露光することにより同図(b)に示
すように露光部4を形成した後、この露光部4を現像す
ることにより同図(e)に示すようにレジスト膜3に現
像パターン5を形成する。
First, as shown in FIG. 3A, a positive resist film 3 is formed on a first wiring layer 1 with an insulating film 2 interposed therebetween. next,
By exposing this resist film 3 to light, an exposed area 4 is formed as shown in FIG. form 5.

そして、ウェットエツチングによって同図(d>に示す
ように絶縁膜2にアンダーカット6を形成してから、異
方性エツチングによって同図(elに示すように配線層
1に達する階段状のコンタクトホール7を絶縁膜2に形
成する。
Then, an undercut 6 is formed in the insulating film 2 by wet etching as shown in the figure (d>), and then a stepped contact hole reaching the wiring layer 1 is formed by anisotropic etching as shown in the figure (el). 7 is formed on the insulating film 2.

このようにして、絶縁膜2にコンタクトホール6を形成
することができる。
In this way, the contact hole 6 can be formed in the insulating film 2.

この後、配線パターンを形成するには、第3図(【)に
示すようにレジスト膜3を除去してから、同図(幻に示
すように絶縁膜2上に前記第1の配線層1に接続する第
2の配線層8を形成することにより行われる。
Thereafter, in order to form a wiring pattern, the resist film 3 is removed as shown in FIG. This is done by forming a second wiring layer 8 connected to the .

ところで、この種のコンタクトホールの形成方法におい
ては、次工程の配線パターン形成時に第4図に示すよう
なスリット9が発生しないようにコンタクホール7を階
段状に形成することが行われる。
By the way, in this type of method for forming contact holes, the contact holes 7 are formed in a step-like manner so that slits 9 as shown in FIG. 4 are not generated during the next step of forming a wiring pattern.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、従来のコンタクトホールの形成方法において
は、絶縁膜2にコンタクトホール7を形成するにウェッ
トエツチング工程を必要とし、それだけ工程数が嵩み、
コンタクトホール形成が煩雑になるという問題があった
。また、工程数が増加することは、コンタクトホール形
成時に被処理物に対して異物が付着し易くなり、不良発
生率が高くなるという問題もあった。
However, in the conventional contact hole forming method, a wet etching step is required to form the contact hole 7 in the insulating film 2, which increases the number of steps.
There is a problem in that forming contact holes becomes complicated. Furthermore, the increase in the number of process steps also poses a problem in that foreign matter tends to adhere to the object to be processed during contact hole formation, resulting in a higher rate of defects.

本発明はこのような事情に鑑みてなされたもので、コン
タクトホールを簡単に得ることができると共に、不良発
生率を抑えることができるコンタクトホールの形成方法
を提供するものである。
The present invention has been made in view of the above circumstances, and provides a method for forming a contact hole that can easily form a contact hole and can suppress the incidence of defects.

〔課題を解決するための手段〕 本発明に係るコンタクトホールの形成方法は、配線層上
に絶縁膜を介して2種のレジスト膜を順次積層し、次に
これらレジスト膜を露光、現像することによってレジス
トパターンを形成した後、エツチングによって絶縁膜に
階段状のコンタクトホールを形成する方法であって、こ
のコンタクトホールを形成する以前にレジスト膜のうち
いずれか一方のレジスト膜に難溶化処理を施すものであ
る。
[Means for Solving the Problems] A method for forming a contact hole according to the present invention includes sequentially stacking two types of resist films on a wiring layer via an insulating film, and then exposing and developing these resist films. After forming a resist pattern by etching, a step-like contact hole is formed in the insulating film by etching, and before forming the contact hole, one of the resist films is subjected to a treatment to make it insoluble. It is something.

〔作 用〕[For production]

本発明においては、上下レジスト膜のうちいずれか一方
のレジスト膜に難溶化処理を施した後、これを露光して
からエツチングによって絶縁膜に階段状のコンタクトホ
ールを得ることができる。
In the present invention, a stepped contact hole can be formed in the insulating film by subjecting one of the upper and lower resist films to a treatment to make it insoluble, exposing it to light, and then etching it.

〔実施例〕〔Example〕

以下、本発明の構成等を図に示す実施例によって詳細に
説明する。
EMBODIMENT OF THE INVENTION Hereinafter, the structure etc. of this invention will be explained in detail by the Example shown in the figure.

第1図(a)〜(f)は本発明に係るパターン形成方法
の手順を示す断面図である。これを同図(a)〜(d)
に基づいて以下に説明する。
FIGS. 1(a) to 1(f) are cross-sectional views showing the steps of the pattern forming method according to the present invention. This is shown in Figures (a) to (d).
The following is an explanation based on the following.

先ず、同図(a)イに示すように第1の配線層11上に
絶縁膜12を介してポジ型の第ルジスト膜13を形成し
、同図+81口に示すように第ルジスト膜13にアルカ
リ処理を施す。この場合、アルカリ処理は、絶縁膜12
上に第ルジスト13を塗布したものを例えばアルカリ溶
液に浸漬して行う。次に、第2レジスト膜14上に同図
+8)ハに示すようにポジ型の第2レジスト膜14を塗
布、加熱した後、同図山)に示すように例えば光・リソ
グラフィ等の転写方式によって露光部15を形成する。
First, as shown in FIG. Perform alkali treatment. In this case, the alkali treatment is performed on the insulating film 12.
This is carried out by immersing, for example, an alkaline solution on which the Lujist 13 is applied. Next, a positive type second resist film 14 is coated and heated on the second resist film 14 as shown in +8) C of the same figure, and then transferred using a transfer method such as light or lithography as shown in Figure 8). The exposed portion 15 is formed by the following steps.

そして、露光部15を現像することにより同図(C)に
示すように階段(1字)状の現像パターン(レジストパ
ターン)16を形成する。この場合、第ルジスト膜13
にアルカリ処理が施されており、このため感光剤の一部
が変成して不溶化し、第ルジスト膜13は溶解が抑制さ
れるから、第ルジスト膜13の現像が第2レジスト膜1
4の現像より遅れる。この後、エツチングによって同図
+d)イに示す工程を経てから同図td1口に示すよう
に第1の配線層11に達するコンタクトホール17を形
成する。
Then, by developing the exposed portion 15, a stepped (one character) shaped developed pattern (resist pattern) 16 is formed as shown in FIG. In this case, the first lurgist film 13
is subjected to alkali treatment, and as a result, a part of the photosensitizer is denatured and becomes insolubilized, and the dissolution of the second resist film 13 is suppressed, so that the development of the second resist film 13 is prevented.
It is later than the development of 4. Thereafter, a contact hole 17 reaching the first wiring layer 11 is formed by etching, as shown at td1 in the same figure, after going through the steps shown in +d)A of the same figure.

このようにして、コンタクトホールを形成することがで
きる。
In this way, contact holes can be formed.

すなわち、本実施例においては、上下レジスト膜13.
14のうち下方のレジスト膜13にアルカリ処理を施し
た後、これを露光してからエツチングによって絶縁膜1
2に階段状のコンタクトホール17を得ることができる
のである。
That is, in this embodiment, the upper and lower resist films 13.
After performing alkali treatment on the lower resist film 13 of the resist film 14, it is exposed and etched to form the insulating film 1.
2, a stepped contact hole 17 can be obtained.

ここで、第1図+d)イ中符号17aおよび14aはコ
ンタクトホール17の一部と腐食したレジスト層、同図
(d)口中符号12aはレジスト膜の膜減りに起因して
発生するエツチングパターンである。
Here, the symbols 17a and 14a in FIG. 1+d) are part of the contact hole 17 and the corroded resist layer, and the symbol 12a in FIG. be.

なお、配線パターンを形成するには、第1図(fli)
に示すようにレジスト膜13.14を除去してから、同
図(f)に示すように第1の配線層11に接続する第2
の配線1i18を絶縁膜12上に形成することにより行
われる。
In addition, in order to form the wiring pattern, please refer to FIG.
After removing the resist films 13 and 14 as shown in FIG.
This is done by forming the wiring 1i18 on the insulating film 12.

さて、第2図(対象図形の左側)は5つのサンプルを用
いたシミュレーションANEの結果であり、これより最
終Eの現像パターン16に段差が生じていることが分か
る。この場合、横軸の距離および縦軸の厚さは、各々基
板の水平方向、垂直方向を示す。また、符号A−Eは、
各々現像時間が15秒、30秒、45秒、60秒、75
秒の時のレジストパターン15を示す。
Now, FIG. 2 (on the left side of the target figure) shows the results of a simulation ANE using five samples, and from this it can be seen that a step has occurred in the final E developed pattern 16. In this case, the distance on the horizontal axis and the thickness on the vertical axis indicate the horizontal and vertical directions of the substrate, respectively. In addition, the symbols A-E are
Development time: 15 seconds, 30 seconds, 45 seconds, 60 seconds, 75 seconds respectively
The resist pattern 15 at the second time is shown.

また、本実施例においては、ポジ型レジストにアルカリ
処理を施すことにより難溶化する例を示したが、本発明
はこれ以外にポジ型レジストの難溶化を例えば紫外線の
照射等によっても行うことができる。
Furthermore, in this example, an example was shown in which a positive resist is made insoluble by alkali treatment, but in addition to this, the present invention can also make a positive resist to be made insoluble by, for example, irradiation with ultraviolet rays. can.

さらに、本実施例においては、ポジ型のレジス)13.
14を使用する場合を示したが、本発明はネガ型のレジ
ストも使用することができる。この場合、上下のネガ型
レジスト膜のうち上方のネガ型レジストを難溶化する必
要がある。
Furthermore, in this embodiment, a positive type resist)13.
Although the case of using resist No. 14 has been shown, the present invention can also use a negative type resist. In this case, it is necessary to make the upper negative resist of the upper and lower negative resist films difficult to dissolve.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、配線層上に絶縁膜
を介して2種類のレジスト膜を順次積層し、次にこれら
レジスト膜を露光、現像することによってレジストパタ
ーンを形成した後、エツチングによって絶縁膜に階段状
のコンタクトホールを形成する方法であって、このコン
タクトホールを形成する以前に両レジスト膜のうちいず
れか一方のレジスト膜に難溶化処理を施すので、絶縁膜
に階段状のコンタクトホールを得ることができる。
As explained above, according to the present invention, two types of resist films are sequentially laminated on a wiring layer via an insulating film, and then these resist films are exposed and developed to form a resist pattern, and then etched. In this method, a step-like contact hole is formed in an insulating film.Before forming this contact hole, one of the two resist films is subjected to a treatment to make it insoluble, so that a step-like contact hole is formed in the insulating film. Contact holes can be obtained.

したがって、従来必要としたウェットエツチング工程が
不要になるから、コンタクトホールの形成を簡単に行う
ことができる。また、コンタクトホール形成の工程数が
減少することは、コンタクトホール形成時に被処理物に
対する異物付着を防止できるから、不良発生率を抑える
ことができる。
Therefore, since the conventional wet etching process is no longer necessary, contact holes can be easily formed. Furthermore, the reduction in the number of steps for forming contact holes makes it possible to prevent foreign matter from adhering to the object to be processed during the formation of contact holes, thereby reducing the rate of defects.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(f)は本発明に係るコンタクトホール
の形成方法を説明するための断面図、第2図はサンプル
シミュレーションによる現像パターンの図、第3図(a
)〜(g)は従来のコンタクトホールの形成方法を説明
するための断面図、第4図は配線パターンの不良例を示
す断面図である。 11・・・・第1の配線層、12・・・・絶縁膜、13
・・・・第2レジスト膜、14・・・・第2レジスト膜
、15・・・・露光部1,16・・・・現像パターン、
17・・・・コンタクトホール。 代 理 人 大岩増雄 第2図 第4図 第3図
1(a) to 1(f) are cross-sectional views for explaining the contact hole forming method according to the present invention, FIG. 2 is a diagram of a developed pattern obtained by sample simulation, and FIG. 3(a)
) to (g) are cross-sectional views for explaining the conventional method of forming contact holes, and FIG. 4 is a cross-sectional view showing an example of a defective wiring pattern. 11...First wiring layer, 12...Insulating film, 13
...Second resist film, 14...Second resist film, 15...Exposed portions 1, 16...Development pattern,
17...Contact hole. Agent Masuo Oiwa Figure 2 Figure 4 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 配線層上に絶縁膜を介して2種のレジスト膜を順次積層
し、次にこれらレジスト膜を露光、現像することにより
レジストパターンを形成した後、エッチングによって前
記絶縁膜に階段状のコンタクトホールを形成する方法で
あって、このコンタクトホールを形成する以前に前記レ
ジスト膜のうちいずれか一方のレジスト膜に難溶化処理
を施すことを特徴とするコンタクトホールの形成方法。
Two types of resist films are sequentially laminated on the wiring layer via an insulating film, and then these resist films are exposed and developed to form a resist pattern, and then a stepped contact hole is formed in the insulating film by etching. 1. A method for forming a contact hole, the method comprising: performing a treatment to make one of the resist films insoluble in water before forming the contact hole.
JP2890689A 1989-02-08 1989-02-08 Formation of contact hole Pending JPH02208933A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2890689A JPH02208933A (en) 1989-02-08 1989-02-08 Formation of contact hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2890689A JPH02208933A (en) 1989-02-08 1989-02-08 Formation of contact hole

Publications (1)

Publication Number Publication Date
JPH02208933A true JPH02208933A (en) 1990-08-20

Family

ID=12261449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2890689A Pending JPH02208933A (en) 1989-02-08 1989-02-08 Formation of contact hole

Country Status (1)

Country Link
JP (1) JPH02208933A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955429A (en) * 1995-08-10 1997-02-25 Nec Corp Semiconductor device and its manufacturing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137831A (en) * 1985-12-11 1987-06-20 Nec Corp Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137831A (en) * 1985-12-11 1987-06-20 Nec Corp Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955429A (en) * 1995-08-10 1997-02-25 Nec Corp Semiconductor device and its manufacturing method

Similar Documents

Publication Publication Date Title
JPH06326222A (en) Method for forming via and groove with high aspect ratio in optical image forming material or photoresist material
JPS6347257B2 (en)
JPH02208933A (en) Formation of contact hole
US7851139B2 (en) Pattern forming method
JPH10154707A (en) Manufacture of semiconductor device
JPH09246166A (en) Developing method for photoresist
JP4267298B2 (en) Manufacturing method of semiconductor device
JPH0458170B2 (en)
JPS58132927A (en) Formation of pattern
JP3848795B2 (en) Wiring formation method of semiconductor device
JPS6045242A (en) Formation of resist pattern
JP2766098B2 (en) Reticle mask defect detection method
JPH01239928A (en) Formation of pattern
JPH01283931A (en) Resist pattern forming method
KR0119272B1 (en) Mixed process with photo-stepper and e-beam process
JP4421706B2 (en) Method for manufacturing metal part having plating pattern on surface
JPS62232124A (en) Manufacture of thin film circuit
JP2004325724A (en) Resist pattern forming method
JPS62299844A (en) Resist pattern forming method
JP2000040692A (en) Pattern formation method
JPH02208932A (en) Pattern formation
TW200409189A (en) Method for shrinking critical dimension of semiconductor devices
JPH06260382A (en) Manufacture of semiconductor device
JPS62297841A (en) Formation of resist pattern
JPS60130829A (en) Formation of resist pattern