JPH02196508A - Control circuit for start position and polarity of triangle wave - Google Patents
Control circuit for start position and polarity of triangle waveInfo
- Publication number
- JPH02196508A JPH02196508A JP1015670A JP1567089A JPH02196508A JP H02196508 A JPH02196508 A JP H02196508A JP 1015670 A JP1015670 A JP 1015670A JP 1567089 A JP1567089 A JP 1567089A JP H02196508 A JPH02196508 A JP H02196508A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- time
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 19
- 238000007599 discharging Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Laser Beam Printer (AREA)
Abstract
Description
【発明の詳細な説明】
（ａ）発明の技術分野
この発明は、三角波発生回路に制御回路を接続し、電源
を入れたときに三角波をいつもＯＶからスタートさせる
とともに、三角波のスタートの極性を正側または負側に
設定する技術についてのものである。Detailed Description of the Invention (a) Technical Field of the Invention The present invention connects a control circuit to a triangular wave generation circuit, so that the triangular wave always starts from OV when the power is turned on, and also corrects the starting polarity of the triangular wave. It is about the technique of setting on the side or negative side.
（ｂ）従来技術と問題点
次に、第３図を参照して従来技術による三角波発生回路
を説明する。(b) Prior Art and Problems Next, a triangular wave generation circuit according to the prior art will be explained with reference to FIG.
第３図の１は三角波発生回路１．２１は増幅器、２２は
比較器、２３と２４はスイッチ、２５は増幅器である。In FIG. 3, reference numeral 1 indicates a triangular wave generation circuit. 21 is an amplifier, 22 is a comparator, 23 and 24 are switches, and 25 is an amplifier.
三角波発生回路１は、レノスタＩＡ、Ｄ／Ａ変換器ＩＢ
、定電流回路１Ｃ，ダイオードブリッジ（以下、ＤＢと
いう。）１Ｄ１コンデンサ１Ｅで構成されている。The triangular wave generation circuit 1 includes Renostar IA and D/A converter IB.
, a constant current circuit 1C, a diode bridge (hereinafter referred to as DB) 1D, and a capacitor 1E.
なお、三角波発生回路１の構成については、例えば「ト
ランジスタ技術Ｊ １９８４年８月号第３７９ページの
図５にも、その内容が記載されている。The configuration of the triangular wave generation circuit 1 is also described in, for example, "Transistor Technology J, August 1984 issue, page 379, FIG. 5.
第３図は、レジスタＩＡに設定したデジタル値をＤ／Ａ
変換器ＩＢでアナログ値に変換して定電流回路１Ｃに加
えており、定電流回路１ＣはＤＢ１Ｄを通してコンデン
サ１Ｅへ定電流を流し、この定電流でコンデンサ１Ｅを
充電する。Figure 3 shows the digital value set in register IA
The converter IB converts it into an analog value and adds it to the constant current circuit 1C, and the constant current circuit 1C supplies a constant current to the capacitor 1E through DB1D, and charges the capacitor 1E with this constant current.
コンデンサ１Ｅの電圧は増幅器２１を通して比較器２２
の一端子に入り、比較器２２の出力はスイッチ２３・２
４に接続される。The voltage of capacitor 1E is passed through amplifier 21 to comparator 22.
The output of the comparator 22 is connected to one terminal of the switch 23.
Connected to 4.
スイッチ２３・２４は比較器２２の出力値がｒＨＪレベ
ルのとき電圧＋ＶＲＥＦを出し、ｒＬＪレベルのとき電
圧−Ｖ ＲＥＦを出す。The switches 23 and 24 output the voltage +VREF when the output value of the comparator 22 is at the rHJ level, and output the voltage -VREF when the output value is at the rLJ level.
スイッチ２３−２４の出力は、増幅器２５を通してＤＢ
１Ｄの端子１Ｆと比較器２２の子端子に送られる。The outputs of switches 23-24 are passed through amplifier 25 to DB
It is sent to the terminal 1F of 1D and the child terminal of the comparator 22.
例えば、増幅器２５の出力を＋Ｖ ＲＥＦとすると、比
較器２２の子端子は＋Ｖ ＲＥＦとなり、比較器２２の
一端子が＋Ｖ ＲＥＦを超えない間は、比較器２２の出
力はｒＨＪレベルとなる。For example, when the output of the amplifier 25 is +V REF, the child terminal of the comparator 22 becomes +V REF, and while one terminal of the comparator 22 does not exceed +V REF, the output of the comparator 22 becomes rHJ level.
また、この間ＤＢＬＤの端子１Ｆは＋Ｖ ＲＥＦとなっ
ているため、コンデンサ１Ｅは正に充電されている。Also, during this time, the terminal 1F of the DBLD is at +VREF, so the capacitor 1E is positively charged.
次に、比較器２２の子端子が＋Ｖ ＲＥＦを超えると、
比較器２２の出力はｒＬＪレベルとなり、スイッチ２４
が選択されて、増幅器２５の出力は−ＶＲＥＦとなる。Next, when the child terminal of comparator 22 exceeds +V REF,
The output of the comparator 22 becomes rLJ level, and the switch 24
is selected, and the output of the amplifier 25 becomes -VREF.
ＤＢ１０の端子１Ｆも−Ｖ ＲＥＦとなるため、今度は
コンデンサ１Ｅは負に充電されていく。Since the terminal 1F of the DB10 also becomes -V REF, the capacitor 1E is now charged negatively.
そして、比較器２２の子端子の電圧が−Ｖ ＲＥＦより
小さくなると、比較器２２の出力がｒＨＪレベルとなり
、スイッチ２３が選択され、増幅器２５の出力は再び＋
Ｖ ＲＥＦとなる。Then, when the voltage at the child terminal of the comparator 22 becomes smaller than -V REF, the output of the comparator 22 becomes rHJ level, the switch 23 is selected, and the output of the amplifier 25 becomes + again.
V REF.
以上を繰り返すことにより三角波を繰り返し発生する。By repeating the above steps, triangular waves are repeatedly generated.
次に、第３図の増幅器２５の出力波形を第４図に示す。Next, FIG. 4 shows the output waveform of the amplifier 25 in FIG. 3.
第４図のア・つは発生を中断したときの波形であり、第
４図のイ・工で再開したときの波形である。A in FIG. 4 is the waveform when generation is interrupted, and it is a waveform when it is restarted in A and B in FIG. 4.
しかし、第３図の回路では発生を一時中断して再び発生
を開始したとき、波形の中断した所から三角波を発生し
始める。そのためＯＶから三角波の発生を開始したり、
発生の極性を指定することができないという問題がある
。However, in the circuit shown in FIG. 3, when the generation is temporarily interrupted and the generation is restarted, the triangular wave starts to be generated from the point where the waveform was interrupted. Therefore, starting the triangular wave generation from OV,
There is a problem in that it is not possible to specify the polarity of occurrence.
（ｅ）発明の目的
この発明は、第３図の三角波発生回路に制御回路を加え
、ｔｇをオンにしたときに三角波をＯｖからスタートさ
せたり、スタートの極性を正側または負側にすることが
できるようにすることを目的とする。(e) Purpose of the Invention This invention adds a control circuit to the triangular wave generation circuit shown in Fig. 3 to start the triangular wave from Ov when tg is turned on, and to change the start polarity to the positive or negative side. The purpose is to make it possible.
（ｃｌ）発明の実施例 次に、この発明による実施例の回路図を第１図に示す。(cl) Examples of the invention Next, a circuit diagram of an embodiment according to the present invention is shown in FIG.
第１図の２Ａは時間Ｔ１設定回路、２Ｂは時間下２設定
回路、３はゲート、４はスイッチ、５は増幅器、６Ａと
６Ｂは比較器、７Ａと７Ｂはゲート、８はＦＦ、９Ａと
９Ｂは基準′Ｊ１源回路、１０Ａと１０Ｂは増幅ｍ、１
１は電源オン信号、１２は電源オフ信号、１３は極性信
号である。In Figure 1, 2A is a time T1 setting circuit, 2B is a time lower 2 setting circuit, 3 is a gate, 4 is a switch, 5 is an amplifier, 6A and 6B are comparators, 7A and 7B are gates, 8 is an FF, 9A is 9B is the reference 'J1 source circuit, 10A and 10B are the amplification m, 1
1 is a power on signal, 12 is a power off signal, and 13 is a polarity signal.
第１図の三角波発生回路ｌは第３図と同じものである。The triangular wave generating circuit l in FIG. 1 is the same as that in FIG. 3.
時間Ｔ１設定回路２Ａは、ＦＦ２Ｃと単安定マルチ２Ｄ
で構成され、電源オン信号１１をＦＦ２ＣのＴ端子入力
とし、電源オフ信号１２をＦＦ２ＣのＲ端子入力とし、
時間Ｔ１を設定する。Time T1 setting circuit 2A consists of FF2C and monostable multi-2D
, the power-on signal 11 is input to the T terminal of FF2C, the power-off signal 12 is input to the R terminal of FF2C,
Set time T1.
時間Ｔ１は単安定マルチ２Ｄの端子１００間に接続した
抵抗とコンデンサの時定数で決められる。The time T1 is determined by the time constant of the resistor and capacitor connected between the terminals 100 of the monostable multi-2D.
ゲート３はＦＦ２ＣのＱ出力を入力とし、ゲート３の出
力はスイッチ４に加えられる。Gate 3 inputs the Q output of FF2C, and the output of gate 3 is applied to switch 4.
スイッチ４は、ゲート３の出力でオンになり、コンデン
サ１Ｅを放電する。Switch 4 is turned on by the output of gate 3 and discharges capacitor 1E.
時間Ｔ２設定回路２Ｂは、ゲート３の出力を入力とし、
時間Ｔ２を設定する。The time T2 setting circuit 2B inputs the output of the gate 3,
Set time T2.
時間Ｔ２は抵抗とコンデンサの時定数で決定される。Time T2 is determined by the time constants of the resistor and capacitor.
時間Ｔ１は、時間Ｔ２よりも大きくする。Time T1 is made longer than time T2.
比較器６Ａは、コンデンサ１Ｅの出力を一端子の入力と
し、増幅器１０Ａの出力を中端子入力とする。The comparator 6A uses the output of the capacitor 1E as one terminal input, and uses the output of the amplifier 10A as the middle terminal input.
比較器６Ｂは、コンデンサ１Ｅの出力を子端子の入力と
し、増幅器ＬＯＡの出力を一端子入力とする。The comparator 6B uses the output of the capacitor 1E as a child terminal input, and uses the output of the amplifier LOA as one terminal input.
ゲート７Ａは、比較較器６Ａの出力と時間Ｔ１設定回路
２Ａの出力を入力とする。The gate 7A inputs the output of the comparator 6A and the output of the time T1 setting circuit 2A.
ゲート７Ｂは、比較較器６Ｂの出力と時間Ｔ１設定回路
２Ａの出力を入力とする。Gate 7B inputs the output of comparator 6B and the output of time T1 setting circuit 2A.
ＦＦ８は、ゲート７Ａの出力をＳ端子入力とし、ゲート
７Ｂの出力をＲ端子入力とする。また、「１」で正、「
０」で負の極性信号１３をＤ端子入力とし、時間Ｔ２設
定回路２Ｂの出力をＴ端子入力とする。The FF8 uses the output of the gate 7A as an S terminal input, and the output of the gate 7B as an R terminal input. Also, if “1” is correct, “
0'', the negative polarity signal 13 is input to the D terminal, and the output of the time T2 setting circuit 2B is input to the T terminal.
基Ｑｉ電源回路９ＡはＦＦ８のＱ出力でオンになり、基
準電源回路９ＢはＦＦ８のＱ出力でオンになる。基準電
源回路９Ａの電圧は＋■であり、基準電源回路９Ｂの電
圧は一■である。The base Qi power supply circuit 9A is turned on by the Q output of FF8, and the reference power supply circuit 9B is turned on by the Q output of FF8. The voltage of the reference power supply circuit 9A is +■, and the voltage of the reference power supply circuit 9B is -1.
増幅器１０Ａは基準電源回路９Ａまたは基準電源回路９
Ｂの出力を入力とし、増幅器１０Ａの出力は比較１ｆｆ
１８Ａの子端子と比較器６Ｂの一端子に加えられる。The amplifier 10A is connected to the reference power supply circuit 9A or the reference power supply circuit 9.
The output of amplifier 10A is the input, and the output of amplifier 10A is the comparison 1ff.
It is applied to the child terminal of 18A and one terminal of comparator 6B.
増幅器１０Ｂは基準電源回路９Ａまたは基準電源回路９
Ｂの出力を入力とし、増幅′ａ１０Ｂの出力はＤＢ１Ｄ
の端子１Ｆに加えられる。The amplifier 10B is connected to the reference power supply circuit 9A or the reference power supply circuit 9.
The output of amplifier 'a10B is input to DB1D.
is applied to terminal 1F of
次に、第１図のタイムチャートを第２図に示す。Next, the time chart of FIG. 1 is shown in FIG. 2.
第２図アは電源オン信号１１の波形であり、第２図才は
単安定回路２Ｄの出力端子Ｑの波形である。FIG. 2A shows the waveform of the power-on signal 11, and FIG. 2A shows the waveform of the output terminal Q of the monostable circuit 2D.
第２図つはＦＦ８の端子Ｓの波形であり、第２図工はＦ
Ｆ８の端子Ｒの信号である。The second figure shows the waveform of the terminal S of FF8, and the second figure shows the waveform of the terminal S of FF8.
This is the signal at terminal R of F8.
第２図才は時間設定回路２Ｂの出力信号である。The second figure shows the output signal of the time setting circuit 2B.
第２図力はＦＦ８の入力端子りの信号であり、発生の極
性を指定する。「０」で正、「１」で負になる。The second signal is a signal at the input terminal of FF8, and specifies the polarity of generation. “0” is positive, “1” is negative.
第２図キはＦＦ８の出力端子Ｑの信号であり、第２図り
は増幅器５の出力信号である。FIG.
第２図の三角波のスタート極性は正になっている。The starting polarity of the triangular wave in FIG. 2 is positive.
次に、第１図の作用を説明する。Next, the operation of FIG. 1 will be explained.
三角波のスタートは、第２図アの電源オン信号１１が立
上がり、ＦＦ２Ｃの出力端子ＱがｒＬＪからｒＨＪにな
る。At the start of the triangular wave, the power-on signal 11 in FIG. 2A rises, and the output terminal Q of the FF2C changes from rLJ to rHJ.
ＦＦ２Ｃの出力端子Ｑの出力は単安定マルチ２Ｄの入力
端子Ｔに入り、単安定マルチ２Ｄの出力端子Ｑの出力は
第２図才の時間Ｔ１になる。The output of the output terminal Q of the FF2C enters the input terminal T of the monostable multi-2D, and the output of the output terminal Q of the monostable multi-2D becomes time T1 in the second figure.
単安定マルチ２Ｄの出力端子Ｑの出力がｒＬＪの間、Ｆ
Ｆ８の端子Ｓと端子ＲはともにｒＨＪレベルになる。While the output of the output terminal Q of the monostable multi-2D is rLJ, F
Both terminal S and terminal R of F8 become rHJ level.
ＦＦ２Ｃの出力端子Ｑの出力はゲート３から時間Ｔ２設
定回路２Ｂに入り、電源オン信号１１の立上がりエツジ
で、時間Ｔ２設定回路２Ｂの出力からｒＬＪが出る。The output of the output terminal Q of the FF2C enters the time T2 setting circuit 2B from the gate 3, and rLJ is output from the output of the time T2 setting circuit 2B at the rising edge of the power-on signal 11.
時間Ｔ２設定回路２Ｂの出力がｒＬＪの期間を第２図才
の時間Ｔ２とする。The period during which the output of the time T2 setting circuit 2B is rLJ is defined as time T2 in FIG.
したがって、ＴＩ＞Ｔ２のときＦＦ８の端子Ｓと端子Ｒ
はｒＨＪとなり、またＦＦ８の入力端子りに第２図力の
極性信号１３を接続しているので、電源オン信号１１に
同期して時間Ｔ２設定回路２Ｂから立上がる信号であり
、ＦＦ８は極性信号１３の値をＦＦ８にセットすること
ができる。Therefore, when TI>T2, terminal S and terminal R of FF8
is rHJ, and since the polarity signal 13 of the second diagram is connected to the input terminal of FF8, it is a signal that rises from the time T2 setting circuit 2B in synchronization with the power-on signal 11, and FF8 is a polarity signal. A value of 13 can be set to FF8.
次に発生の動作は、例えば、ＦＦ８の入力端子りが０（
正極性）に設定されているとする。The next operation that occurs is, for example, when the input terminal of FF8 is 0 (
positive polarity).
そのとき、ＦＦ８の出力端子ＱはｒＬＪレベルとなる。At that time, the output terminal Q of FF8 becomes rLJ level.
したがって、スイッチ９Ａが接続して電源９Ａの′ζ圧
十Ｖ ＲＥＦが増幅器１０Ａを通して比較器６Ａの子端
子と比較器６Ｂの一端子に加えられ、また電源９Ａの電
圧＋Ｖ ＲＥＦが増幅器１０Ｂを通してＤＢＬＤの端子
１Ｆに接続される。Therefore, the switch 9A is connected, and the voltage +V REF of the power supply 9A is applied to the child terminal of the comparator 6A and one terminal of the comparator 6B through the amplifier 10A, and the voltage +V REF of the power supply 9A is applied to the DBLD through the amplifier 10B. Connected to terminal 1F of
初期状態では、コンデンサ１ＥはｏＶなので、増幅器５
を通して、比較Ｗ８Ａの一端子と比較器６Ｂの子端子に
電圧が入る。In the initial state, capacitor 1E is oV, so amplifier 5
Through this, voltage is applied to one terminal of the comparator W8A and the child terminal of the comparator 6B.
いま、比較器６Ａの子端子は＋ＶＲＥＦ、一端子はＯＶ
１比較６Ｂの子端子はＯＶ、一端子は＋ＶＲＥＦのため
、比較１１６Ａの出力はｒＬＪレベル、比較６８Ｂの出
力はｒＨＪレベルになる。Now, the child terminal of comparator 6A is +VREF, and one terminal is OV.
Since the child terminal of the first comparison 6B is OV and one terminal is +VREF, the output of the comparison 116A is at the rLJ level, and the output of the comparison 68B is at the rHJ level.
このため、ＦＦ８の端子ＳはｒＨＪレベルになり、ＦＦ
８の端子ＲはｒＬＪレベルになる。Therefore, the terminal S of FF8 becomes rHJ level, and the FF8
Terminal R of No. 8 becomes rLJ level.
また、ＦＦ８の出力端子Ｑは「Ｌ」レベルのままである
。Further, the output terminal Q of FF8 remains at the "L" level.
定電流回路１Ｃの充電が進み、増幅器５の出力が＋Ｖ
ＲＥＦを超えると、比較器６Ａの出力はｒＨＪレヘルニ
ナリ、比較器６Ｂの出力は「Ｌ」レベルになる。Charging of the constant current circuit 1C progresses, and the output of the amplifier 5 becomes +V.
When REF is exceeded, the output of the comparator 6A becomes rHJ level, and the output of the comparator 6B becomes "L" level.
その結果、ＦＦ８の出力端子Ｑは、「Ｈ」レベルとなる
。As a result, the output terminal Q of FF8 becomes "H" level.
いま、電源オン信号１１の立上がりがら増幅器５の出力
が＋Ｖ ＲＥＦを超えるまでの時間を第２図ケに示すよ
うにＴ３とする。Now, let us assume that the time from the rise of the power-on signal 11 until the output of the amplifier 5 exceeds +V REF is T3 as shown in FIG. 2A.
時間Ｔ３になると、スイッチ９Ａはオフになり、スイッ
チ９Ｂがオンになるので、比較Ｗ８Ａ−８８１ＤＢｉＤ
の端子１Ｆに電圧−Ｖ ＲＥＦが加わり、コンデンサ１
Ｅは、負電圧の方向に充電を始める。At time T3, switch 9A turns off and switch 9B turns on, so comparison W8A-881DBiD
Voltage -V REF is applied to terminal 1F of capacitor 1
E starts charging in the direction of negative voltage.
増幅器５の出力が電圧−Ｖ ＲＥＦより小さくなると、
ＦＦ８の極性が反転して、占び正方向に充電を始める。When the output of amplifier 5 becomes smaller than the voltage -V REF,
The polarity of FF8 is reversed and charging starts in the positive direction.
この連続動作により、三角波を持続して発生することが
できる。This continuous operation allows triangular waves to be continuously generated.
また、増幅器５の出力から三角波出力とスイッチ９Ａ−
９Ｂの出力から図面では省略したが、別の増幅器を通し
て、矩形波出力をとり出すことができる。In addition, from the output of the amplifier 5, the triangular wave output and the switch 9A-
Although not shown in the drawing, a rectangular wave output can be extracted from the output of 9B through another amplifier.
三角波の発生と終了および初期状態は、ＦＦ２ＣのＲ端
子に入っている電源オフ信号１２がｒＬＪレベルになり
、ＦＦ２Ｃの出方端子子をｒＨＪレベルにする。The generation and termination of the triangular wave and the initial state are such that the power off signal 12 input to the R terminal of FF2C goes to the rLJ level, and the output terminal of the FF2C goes to the rHJ level.
ＦＦ２Ｃの出力端子Ｑから出た信号は、ゲート３で反転
した信号となり、スイッチ４をオンにする。The signal output from the output terminal Q of the FF2C becomes an inverted signal at the gate 3, and turns on the switch 4.
その結果、コンデンサ１Ｅを充電した電荷は、スイッチ
４を通して放電し、コンデンサ１）ｉ：、ノミ１フ端電
圧はＯＶとなり、増幅器５の出力電圧もｏＶになる。As a result, the charge that has charged the capacitor 1E is discharged through the switch 4, the voltage across the capacitor 1) becomes OV, and the output voltage of the amplifier 5 also becomes oV.
（ｅ１発明の効果 この発明によれば、次のような効果がある。(Effect of e1 invention According to this invention, there are the following effects.
（ア）三角波を発生する電圧が常にＯＶから発生ずる。(a) The voltage that generates the triangular wave is always generated from OV.
（イ）発生する極性はＯＶから、正・負両極性とも任意
に選ぶことができる。(b) The generated polarity can be arbitrarily selected from OV, both positive and negative.
（つ）コンデンサ１Ｅに充電された電圧を放電するスイ
ッチ４を非動作とすることで、前に発生を停止した電圧
からでも任意の正負方向へ再び発生を開始できる。(1) By disabling the switch 4 that discharges the voltage charged in the capacitor 1E, generation can be restarted in any positive or negative direction even from the voltage that previously stopped being generated.
第１図はこの発明による実施例の回路図、第２図は第１
図各部の波形図、第３図は従来技術による回路図、第４
図は第３図の増幅器２５の出力波形図である。
１・・・・・・三角波発生回路、ＩＡ・・・・・・レジ
スタ、ＩＢ・・・・・・Ｄ／Ａ変換器、１Ｃ・・・・・
・定電流回路、１Ｄ・・・・・・ダイオードブリッジ（
ＤＢ）、１Ｅ・・・・・・コンデンサ、１Ｆ・・・・・
・端子、２Ａ・・自・・時間Ｔ１設定回路、２Ｂ・・・
・・・時間Ｔ２設定回路、２Ｃ・・・・・・ＦＦ、２Ｄ
・・・・・・単安定マルチ、３・・・・・・ゲート、４
・・・・・・スイッチ、５・・・・・・増幅器、６Ａ−
６Ｂ・・・・・・比較ｉ、？Ａ・７Ｂ・・・・・・ゲー
ト、８・・・・・・ＦＦ、９Ａ−９Ｂ・・・・・・基準
電源回路、１０Ａ・１０Ｂ・・・・・・増幅回路。
代理人 弁理士 小 俣 欽 川
下
図
Ｚｆり波発生回路FIG. 1 is a circuit diagram of an embodiment according to the present invention, and FIG. 2 is a circuit diagram of an embodiment according to the present invention.
Figure 3 is a circuit diagram of the conventional technology, Figure 4 is a waveform diagram of each part.
The figure is an output waveform diagram of the amplifier 25 in FIG. 3. 1...triangle wave generation circuit, IA...register, IB...D/A converter, 1C...
・Constant current circuit, 1D...Diode bridge (
DB), 1E... Capacitor, 1F...
・Terminal, 2A...Self...Time T1 setting circuit, 2B...
...Time T2 setting circuit, 2C...FF, 2D
...Monostable multi, 3...Gate, 4
...Switch, 5...Amplifier, 6A-
6B...Comparison i? A/7B...Gate, 8...FF, 9A-9B...Reference power supply circuit, 10A/10B...Amplification circuit. Agent Patent Attorney Kin Omata Downstream diagram Zf wave generation circuit
Claims (1)
１Ｄ）に加え、ダイオードブリッジ（１Ｄ）の出力をコ
ンデンサ（１Ｅ）に加える三角波発生回路（１）と、 第１のＦＦ（２Ｃ）と単安定マルチ（２Ｄ）で構成され
、電源オン信号（１１）を第１のＦＦ（２Ｃ）のＴ端子
入力とし、電源オフ信号（１２）を第１のＦＦ（２Ｃ）
のＲ端子入力とし、時間Ｔ１を設定する時間Ｔ１設定回
路（２Ａ）と、 第１のＦＦ（２Ｃ）の＠Ｑ＠出力を入力とする第１のゲ
ート（３）と、 第１のゲート（３）の出力でオンになり、コンデンサ（
１Ｅ）を放電するスイッチ（４）と、第１のゲート（３
）の出力を入力とし、時間Ｔ２を設定する時間Ｔ２設定
回路（２Ｂ）と、コンデンサ（１Ｅ）の出力を一端子の
入力とする第１の比較器（６Ａ）と、 コンデンサ（１Ｅ）の出力を＋端子の入力とする第２の
比較器（６Ｂ）と、 第１の比較器（６Ａ）の出力を入力とする第２のゲート
（７Ａ）と、 第２の比較器（６Ｂ）の出力を入力とする第３のゲート
（７Ｂ）と、 第２のゲート（７Ａ）の出力をＳ端子入力とし、第３の
ゲート（７Ｂ）の出力をＲ端子入力とし、「１」で正に
なり「０」で負になる極性信号をＤ端子入力とし、時間
Ｔ２設定回路（２）の出力をＴ端子入力とする第２のＦ
Ｆ（８）と、第２のＦＦ（８）のＱ出力でオンになり、
電圧＋Ｖの第１の基準電源回路（９Ａ）と、 第２のＦＦ（８）の＠Ｑ＠出力でオンになり、電圧−Ｖ
の第２の基準電源回路（９Ｂ）と、 第１の基準電源回路（９Ａ）または第２の基準電源回路
（９Ｂ）の出力を入力とする第１の増幅器（１０Ａ）と
、 第１の基準電源回路（９Ａ）または第２の基準電源回路
（３Ｂ）の出力を入力とする第２の増幅器（１０Ｂ）と
を備え、 時間Ｔ１＞時間Ｔ２とし、 第１の増幅器（１０Ａ）出力を第１の比較器（６Ａ）の
＋入力端子と第２の比較器（６）の−入力端子に接続し
、第２の増幅器（１０Ｂ）出力をダイオードブリッジ（
１Ｄ）の入力側（１Ｆ）に接続することを特徴とする三
角波のスタート位置と極性の制御回路。[Claims] 1. The output of the constant current circuit (1C) is connected to a diode bridge (
1D), a triangular wave generation circuit (1) that applies the output of the diode bridge (1D) to the capacitor (1E), a first FF (2C), and a monostable multi-channel (2D), and a power-on signal (11 ) is the T terminal input of the first FF (2C), and the power off signal (12) is the T terminal input of the first FF (2C).
A time T1 setting circuit (2A) that takes the R terminal input of the R terminal and sets the time T1, a first gate (3) that receives the @Q@ output of the first FF (2C), and a first gate ( It is turned on by the output of 3), and the capacitor (
1E) and a switch (4) for discharging the first gate (3E).
), a time T2 setting circuit (2B) that sets time T2 by inputting the output of A second comparator (6B) whose + terminal input is a second gate (7A) whose input is the output of the first comparator (6A), and an output of the second comparator (6B). The output of the third gate (7B) is the input, the output of the second gate (7A) is the S terminal input, and the output of the third gate (7B) is the R terminal input. A second F whose polarity signal that becomes negative at "0" is input to the D terminal, and the output of the time T2 setting circuit (2) is input to the T terminal.
It is turned on by F(8) and the Q output of the second FF(8),
It is turned on by the first reference power supply circuit (9A) with a voltage of +V and the @Q@ output of the second FF (8), and the voltage -V
a second reference power supply circuit (9B); a first amplifier (10A) that receives the output of the first reference power supply circuit (9A) or the second reference power supply circuit (9B); and a first reference power supply circuit (9B); A second amplifier (10B) that receives the output of the power supply circuit (9A) or the second reference power supply circuit (3B) as an input, time T1>time T2, and the output of the first amplifier (10A) is connected to the first amplifier (10A). The + input terminal of the comparator (6A) and the - input terminal of the second comparator (6) are connected, and the output of the second amplifier (10B) is connected to the diode bridge (
A triangular wave start position and polarity control circuit characterized by being connected to the input side (1F) of 1D).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1015670A JPH02196508A (en) | 1989-01-25 | 1989-01-25 | Control circuit for start position and polarity of triangle wave |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1015670A JPH02196508A (en) | 1989-01-25 | 1989-01-25 | Control circuit for start position and polarity of triangle wave |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02196508A true JPH02196508A (en) | 1990-08-03 |
Family
ID=11895181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1015670A Pending JPH02196508A (en) | 1989-01-25 | 1989-01-25 | Control circuit for start position and polarity of triangle wave |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02196508A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63121314A (en) * | 1986-11-10 | 1988-05-25 | Sony Corp | Pulse width forming circuit |
-
1989
- 1989-01-25 JP JP1015670A patent/JPH02196508A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63121314A (en) * | 1986-11-10 | 1988-05-25 | Sony Corp | Pulse width forming circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI387190B (en) | Method for regulating an output signal circuit therefor | |
| JP2000056843A (en) | Reference voltage generating circuit | |
| US20110006746A1 (en) | Soft-start circuit and method for a switching regulator | |
| EP0570655A1 (en) | Audio amplifier on-off control circuit | |
| US6822884B1 (en) | Pulse width modulated charge pump | |
| JPH10313572A (en) | Switching regulator control system | |
| US4952863A (en) | Voltage regulator with power boost system | |
| JP2003318658A (en) | Circuit for preventing shock sound | |
| CN115242227B (en) | Frequency control circuit suitable for PFM control chip and related device | |
| JP2731577B2 (en) | Progressive starting circuit for switching power supply | |
| JPH02196508A (en) | Control circuit for start position and polarity of triangle wave | |
| JP2004274894A (en) | Charging control circuit | |
| JP5499431B2 (en) | Triangular wave generation circuit | |
| US6788133B2 (en) | Reference voltage providing circuit | |
| JP3180188B2 (en) | Battery charging circuit and battery charger | |
| JP2520965Y2 (en) | Voltage resonance type power supply protection circuit | |
| JP3098480B2 (en) | Power supply circuit | |
| JP4830238B2 (en) | DC / DC converter circuit | |
| JPS602675Y2 (en) | discharge timer device | |
| JP2623890B2 (en) | Sawtooth wave generation circuit | |
| US20210218333A1 (en) | Voltage conversion device | |
| JPH08214467A (en) | Secondary battery charging circuit | |
| JPH03198622A (en) | System resetting circuit | |
| JPH0548406A (en) | Synchronous triangle wave generating circuit | |
| JPS6041700Y2 (en) | solenoid drive circuit |