JP4830238B2 - DC / DC converter circuit - Google Patents
DC / DC converter circuit Download PDFInfo
- Publication number
- JP4830238B2 JP4830238B2 JP2001260717A JP2001260717A JP4830238B2 JP 4830238 B2 JP4830238 B2 JP 4830238B2 JP 2001260717 A JP2001260717 A JP 2001260717A JP 2001260717 A JP2001260717 A JP 2001260717A JP 4830238 B2 JP4830238 B2 JP 4830238B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- operational amplifier
- signal
- converter circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
この発明は、電源から負荷に対して出力される電圧値を検出し、該電圧値と基準電源の基準電圧値との誤差電圧信号に基づいてパルス幅変調(以下、PWMという。)制御することにより、前記負荷に一定の電圧を印加するようにしたDC/DCコンバータ回路に関し、特に、電池など電圧値が不安定な電源に接続された電子機器の電源電圧を安定化させるために用いられるDC/DCコンバータ回路に関する。
【0002】
【従来の技術】
最初に、従来のDC/DCコンバータ回路について説明する。
図5は、負荷抵抗に一定の電圧を供給するようにした従来のDC/DCコンバータ回路を示す図である。
【0003】
DC/DCコンバータ回路は、外部端子101〜105を備えた集積回路(IC)100として構成されている。外部端子101〜105のうち、101には電源回路の起動信号が供給され、102,103からはPWM用の制御信号をパワーMOS20、30のゲートに対して出力している。
【0004】
電源10は、例えば不安定な電池などであって、その+側端子がパワーMOS20のドレインに接続され、パワーMOS20のソースはローサイドのパワーMOS30のドレイン、及びインダクタ40の一端に接続されている。パワーMOS30のソースはグランドに接地され、インダクタ40の他端は抵抗R2、コンデンサC1及び負荷抵抗R1に接続されている。
【0005】
直列に接続された一対の抵抗R2,R3は検出抵抗回路を構成しており、この検出抵抗回路に対して並列にコンデンサC1が接続されることで、負荷抵抗R1に印加される電圧値がコンデンサC1の端子間電圧として検出される。また、コンバータ回路を構成するIC100では、外部端子104から抵抗R2,R3の接続点の電位が内部に取り込まれることにより、負荷抵抗R1の端子間電圧が検出される。さらに、外部端子105にはソフトスタート用のコンデンサC3が接続されている。
【0006】
次に、IC100の内部回路の構成について説明する。
IC100は、取り込まれた検出電圧に基づいて、一対のパワーMOS20,30を交互にオンオフ制御することによって、負荷抵抗R1の大きさにかかわらず、安定した一定電圧を供給するように構成されている。すなわち、このIC100には、温度変化による影響の少ない基準電源1が設けられ、ここから常に一定電圧の基準電圧値が演算増幅器2の+側入力端子に入力されている。演算増幅器2では、その−側入力端子に外部端子104を介して外付けされた抵抗R2,R3の検出抵抗回路で検出された電圧値が入力され、これらの電圧値の偏差を誤差電圧信号として増幅して出力している。
【0007】
発振回路3は、所定周波数の三角波を出力するものであって、その出力端子はコンパレータ4及び9の−側入力端子と接続されている。コンパレータ4は、その+側入力端子と演算増幅器2の出力端子が接続されており、発振回路3の出力電圧と演算増幅器2の偏差出力とを比較するように構成されている。
【0008】
コンパレータ4の出力端子は、アンドゲート8を介してドライバ回路7に接続されており、このコンパレータ4の出力電圧信号によって、外部端子102に接続されたパワーMOS20がオンオフ制御される。また、コンパレータ4の出力電圧信号は、アンドゲート8からインバータ5で反転されてドライバ回路6に供給されており、このインバータ5からの反転電圧信号によって、外部端子103に接続されたパワーMOS30がオンオフ制御される。
【0009】
一方、コンパレータ9は、アンドゲート8を介して外部端子102,103にソフトスタート用の電圧信号を供給するように、その+側入力端子が、外部端子105を介してソフトスタート用のコンデンサC3と接続されている。また、電流源11とNMOSスイッチングデバイス12は、内部電源と接地間に直列に設けられており、電流源11とNMOSスイッチングデバイス12との接続点はバイ部端子105に接続されるとともに、NMOSスイッチングデバイス12のゲートには外部端子101から電源回路の起動信号として、ソフトスタート開始信号が供給されている。
【0010】
次に、上述したDC/DCコンバータ回路の起動時の動作について説明する。図6は、起動時(T0)前後のDC/DCコンバータ回路の各部電圧波形を示すタイミング図である。
【0011】
図6(A)には、演算増幅器2の誤差電圧信号V2、発振回路3の三角波、及び外部端子105に印加されるソフトスタート用の電圧信号V105を示す。また、同図(B)には、コンパレータ9の出力電圧V9、コンパレータ4の出力電圧V4、及びアンドゲート8の出力電圧V8を示す。
【0012】
DC/DCコンバータ回路の起動時(T0)において、電源10からパワーMOS20、インダクタ40を介して負荷抵抗R1に電流が流れ始める場合、負荷抵抗R1にいきなり大電流を流さないように、外部端子105にソフトスタート用のコンデンサC3が接続されている。DC/DCコンバータ回路は、その外部端子101に高電位の電圧信号が印加されることにより、直流出力の停止状態が維持されている。この停止状態では、外部端子101の電圧信号によりNMOSスイッチングデバイス12がオンすることにより、電流源11からの全ての電流はドレインソース間を流れ、そのドレイン電圧はグランド電位となる。したがって、コンパレータ9の+側入力端子がグランド電位となって、図6(B)で起動時(T0)以前のタイミング波形として示すように、コンパレータ9の出力電圧V9がグランド電位に維持される。
【0013】
また、DC/DCコンバータ回路の起動時(T0)以前には、負荷抵抗の電位もグランド電位であって、外部端子104から演算増幅器2の−側入力端子もグランド電位となっている。一方、演算増幅器2の+側入力端子には、基準電源1から一定電位が供給されているため、図6(A)に示すように、演算増幅器2の誤差電圧信号V2は高電位となって、コンパレータ4の出力電圧V4が高電位に維持される。
【0014】
こうしてアンドゲート8の出力電圧V8がグランド電位に維持される停止状態では、ドライバ回路7を介してパワーMOS20がオフ状態に維持され、インバータ5及びドライバ回路6を介してパワーMOS30がオン状態に維持されるため、DC/DCコンバータ回路は停止状態を維持することになる。
【0015】
DC/DCコンバータ回路を起動するには、起動信号として外部端子101に印加されているソフトスタート開始信号をグランド電位に切り換えればよい。すなわち、ソフトスタート開始信号がグランド電位になると、NMOSスイッチングデバイス12はオフ状態になり、電流源11からの電流はソフトスタート用のコンデンサC3を充電する。したがって、外部端子105にはコンデンサC3の容量値に応じて、時間の経過とともに電圧信号V105が線形に高くなり、コンパレータ9の出力電圧V9は、図6(B)に示すように、グランド電位と高電位とを交互に繰り返す波形となる。
【0016】
このように、一対のパワーMOS20,30は、交互にオンオフ制御されるようになって、負荷抵抗R1の端子間電圧も徐々に高電位になるため、検出抵抗R2,R3を介して検出される電圧も高くなる。その結果、図6(A)に示す誤差電圧信号V2は、徐々に高電位側から低下していくので、一対のパワーMOS20,30のオンオフは、ソフトスタート用の電圧信号V105と誤差電圧信号V2とのうち、低い電圧によって制御される。したがって、起動(T0)直後にはソフトスタート用の電圧信号V105によって制御され、負荷抵抗R1に流れる電流量を調整して、ソフトスタートさせることができ、その後、2つの電圧信号V105とV2が交差するクロスポイントの時刻以降は、演算増幅器2の誤差電圧信号V2によって、タイミングが決定される。
【0017】
【発明が解決しようとする課題】
ところが、従来のDC/DCコンバータ回路では、起動直後に電源10からパワーMOS20とインダクタ40を介して流れる初期電流量は、外部端子105に外付けされるコンデンサC3によって決まるため、負荷抵抗R1の抵抗値によって安定した出力電圧になるまでの時間が異なってくるという問題があった。
【0018】
図7は、負荷抵抗R1の大きさに応じて、起動時(T0)からクロスポイントに至るまでの時間の相違を示す図である。同図(A)には、軽負荷時のクロスポイント時刻T1a、同図(B)には、重負荷時のクロスポイント時刻T1bをそれぞれ示している。
【0019】
ここで、発振回路3の出力電圧波形や、コンデンサC3における充電電圧波形は、負荷抵抗R1の大きさにかかわらずに同じ大きさである。したがって、起動直後からパワーMOS20,30がオンオフするタイミングは、軽負荷でも重負荷でも等しくなって、インダクタ40に流れる充電電流も等しい。
【0020】
その結果、軽負荷時には、負荷抵抗R1の電圧立ち上がりは速くなるが、反対に重負荷時には立ち上がりが遅くなる。すなわち、演算増幅器2の誤差電圧信号は、一定電圧の基準電源1と負荷抵抗R1の端子間電圧を検出抵抗R2,R3の直列回路で検出した電圧の差分を増幅したものであって、負荷抵抗R1が軽負荷であれば、それだけ速く負荷抵抗R1の端子間電圧が基準電源1の電圧値に近づくから、誤差電圧信号V2がソフトスタート用の電圧信号V105と交差するクロスポイント時刻T1a,T1bは、T1a<T1bと異なってしまうことになる。
【0021】
この発明の目的は、負荷抵抗の大きさに関係なく、負荷抵抗に印加される直流電圧の立ち上がりの速さを等しくできるDC/DCコンバータ回路を提供することにある。
【0022】
【課題を解決するための手段】
上記目的を達成するために、電源から負荷に対して出力される電圧値を検出し、該電圧値と基準電源の基準電圧値との誤差電圧信号に基づいてパルス幅変調(PWM)制御することにより、前記負荷に一定の電圧を印加するようにしたDC/DCコンバータ回路が提供される。このDC/DCコンバータ回路は、前記誤差電圧信号を演算する第1の演算増幅器と、動作を開始すると、前記第1の演算増幅器に対して一定の大きさの出力電流信号を出力するボルテージフォロワ構成の第2の演算増幅器と、電源投入時のソフトスタート用に前記第2の演算増幅器の出力側に設けられ、前記第1の演算増幅器に対して前記出力電流信号の大きさに応じた所定の傾斜で線形に増加する基準電圧値を与えるコンデンサ回路とから構成される。
【0023】
上述したDC/DCコンバータ回路では、第1の演算増幅器の+側入力端子に供給される基準電圧を、電源停止時にはグランド電位に保持し、起動直後からグランド電位から徐々に定格電圧まで上昇させるようにしている。
【0024】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
(第一の実施の形態)
図1は、この発明のDC/DCコンバータ回路を示す回路図である。
【0025】
外部端子101〜104を備えた集積回路(IC)100は、図5で説明した従来回路と同様に、外部端子101には電源回路の起動信号が供給され、102,103からはPWM用の制御信号をパワーMOS20、30のゲートに対して出力している。また、負荷抵抗R1に直流電圧を供給する電源10は例えば不安定な電池などであって、その+側端子がパワーMOS20のドレインに接続され、パワーMOS20のソースはローサイドのパワーMOS30のドレイン、及びインダクタ40の一端に接続されている。パワーMOS30のソースはグランドに接地され、インダクタ40の他端は抵抗R2、コンデンサC1及び負荷抵抗R1に接続されている。さらに、このIC100は、外部端子104から抵抗R2,R3の接続点の電位が内部に取り込まれることにより、負荷抵抗R1の端子間電圧が検出される。
【0026】
次に、IC100の内部回路の構成については、図5に示す従来回路と異なるところだけを説明する。
誤差電圧信号を演算する第1の演算増幅器2の+側入力端子には、ボルテージフォロワ構成の第2の演算増幅器13と、ソフトスタート用のコンデンサC2とが接続されている。第2の演算増幅器13は、入力信号端子13aに基準電源1の+電極が接続され、起動制御端子13bに外部端子101が接続され、ソフトスタート用の制御信号出力端子13cと第1の演算増幅器2の+側入力端子とが接続されている。また、コンパレータ4は、その+側入力端子と第1の演算増幅器2の出力端子が接続されており、発振回路3の出力電圧と第1の演算増幅器2の偏差出力とを比較して、この比較結果を直接にドライバ回路7に供給するとともに、インバータ5を介してドライバ回路6に供給している。
【0027】
次に、このDC/DCコンバータ回路の起動時の動作について、図2を参照しながら説明する。
図2は、第2の演算増幅器13の各部の信号波形を示すタイミング図である。Vaは基準電源1の基準電圧信号であり、Vbは外部端子101から供給される停止及び起動用のソフトスタート開始信号であり、Vcは起動時T0直後から徐々に立ち上がっていく出力信号である。起動制御端子13bに印加されるソフトスタート開始信号Vbが高電位のときは、演算増幅器13の出力信号Vcはグランド電位であって、停止状態にある。
【0028】
その後、時刻T0でソフトスタート開始信号Vbがグランド電位になると、ボルテージフォロワ構成の演算増幅器13は動作開始となり、その出力信号Vcはグランド電位から基準電圧信号Vaの大きさまで線形に増加していって、信号Vaの電位を超えると基準電圧に引き戻すように制御が働くことになる。このときの、出力信号Vcの傾きは、ソフトスタート用のコンデンサC2の容量値と第2の演算増幅器13の出力信号電流I0の大きさによって決定される。
【0029】
このように、ボルテージフォロワ構成の演算増幅器13は、所定の傾斜で徐々に増加する基準電圧値を第1の演算増幅器2に対して与えるソフトスタート用の演算増幅器を構成しているので、負荷抵抗R1の大きさに関係なく、負荷電圧の立ち上がりの速度を一定に制御できる。
(第二の実施の形態)
図3は、この発明のDC/DCコンバータ回路を示す回路図である。
【0030】
第二の実施の形態は、図1に示す回路とは、ソフトスタート用に内蔵されたコンデンサC2を外付けのコンデンサC3に替えた点で異なる。すなわち、IC100に外部端子105を設けておき、そこに接続されるコンデンサC3の容量値を変更することにより、起動直後のソフトスタート時間を調整するようにしている。外付けのコンデンサC3を用いることで、ソフトスタートの立ち上がり時間を数10m秒から数秒のオーダの範囲で設定することが可能になる。その他の構成については、上述した実施の形態のものと同じであるので、それらの説明は省略する。
【0031】
ここでも、ボルテージフォロワ構成の演算増幅器13によって、ソフトスタート用の演算増幅器が構成されているので、負荷抵抗R1の大きさに関係なく、負荷電圧の立ち上がりの速度を一定に制御できる。
【0032】
なお、ボルテージフォロワ構成の演算増幅器13は、IC100内において、例えば図4に示すような構成とすることができる。図4において、電流源I、抵抗R4、コンデンサC4、及びMOSトランジスタM1〜M10によって演算増幅器が構成され、スイッチングトランジスタS1〜S6はソフトスタート用の制御信号によって起動と停止とを切り換えるスイッチを構成している。
【0033】
起動制御端子13bが高電位のとき、スイッチングトランジスタS1とS2はインバータとなっているため、S1のドレインはグランド電位となり、S4はオン状態、S3,S5,S6のゲート電極には起動制御端子13bの高電位が印加されてオン状態となって、その結果、演算増幅器13は停止状態に維持される。ソフトスタート用の制御信号が高電位からグランド電位に変化すると、スイッチングトランジスタS3〜S6は全てオフ状態になって、演算増幅器13が動作を開始する。このとき、ソフトスタート用の制御信号出力端子13cからの出力信号電流I0の大きさは、電流源Iの電流値をI1、MOSトランジスタM1〜M3、及びM9の各ゲート幅Wnとゲート長Lnによって、以下のように決定できる。
【0034】
I0={(W2/L2)×(W9/L9)/(W1/L1)×(W3/L3)}×I1
上記の式において、Wn,Lnは、MOSトランジスタMnのゲート幅、ゲート長である。
【0035】
【発明の効果】
以上に説明したように、この発明のDC/DCコンバータ回路によれば、第1の演算増幅器の+側入力端子に供給される基準電圧を、電源停止時にはグランド電位に保持し、起動直後からグランド電位から徐々に定格電圧まで上昇させることによって、負荷抵抗の大きさに関係なく、負荷抵抗に印加される直流電圧の立ち上がりの速さを等しくできる。
【図面の簡単な説明】
【図1】この発明のDC/DCコンバータ回路を示す回路図である。
【図2】第2の演算増幅器の各部の信号波形を示すタイミング図である。
【図3】別のDC/DCコンバータ回路を示す回路図である。
【図4】ボルテージフォロワ構成の演算増幅器の一例を示す回路図である。
【図5】従来のDC/DCコンバータ回路を示す図である。
【図6】起動時前後のDC/DCコンバータ回路の各部電圧波形を示すタイミング図である。
【図7】負荷抵抗の大きさに応じて、起動時からクロスポイントに至るまでの時間の相違を示す図である。
【符号の説明】
100…集積回路(IC)
101〜104…外部端子
10…電源
20,30…パワーMOS20
40…インダクタ
1…基準電源
2…第1の演算増幅器
3…発振回路
4…コンパレータ
5…インバータ
6,7…ドライバ回路
13…第2の演算増幅器[0001]
BACKGROUND OF THE INVENTION
The present invention detects a voltage value output from a power supply to a load, and performs pulse width modulation (hereinafter referred to as PWM) control based on an error voltage signal between the voltage value and a reference voltage value of a reference power supply. In particular, the DC / DC converter circuit is configured to apply a constant voltage to the load. In particular, the DC / DC converter circuit is used to stabilize the power supply voltage of an electronic device connected to a power supply having an unstable voltage value such as a battery. The present invention relates to a DC converter circuit.
[0002]
[Prior art]
First, a conventional DC / DC converter circuit will be described.
FIG. 5 is a diagram showing a conventional DC / DC converter circuit configured to supply a constant voltage to a load resistor.
[0003]
The DC / DC converter circuit is configured as an integrated circuit (IC) 100 having
[0004]
The
[0005]
A pair of resistors R2 and R3 connected in series constitutes a detection resistor circuit, and a capacitor C1 is connected in parallel to the detection resistor circuit, so that a voltage value applied to the load resistor R1 is a capacitor. It is detected as the voltage between terminals of C1. Further, in the
[0006]
Next, the configuration of the internal circuit of the
The IC 100 is configured to supply a stable constant voltage regardless of the magnitude of the load resistance R1 by alternately turning on and off the pair of
[0007]
The oscillation circuit 3 outputs a triangular wave having a predetermined frequency, and its output terminal is connected to the negative side input terminals of the
[0008]
The output terminal of the
[0009]
On the other hand, the comparator 9 supplies a soft start voltage signal to the
[0010]
Next, the operation at the time of starting the DC / DC converter circuit described above will be described. FIG. 6 is a timing chart showing voltage waveforms of respective portions of the DC / DC converter circuit before and after the start (T0).
[0011]
6A shows the error voltage signal V2 of the
[0012]
When the DC / DC converter circuit is started (T0), when the current starts to flow from the
[0013]
Before the DC / DC converter circuit is started (T0), the potential of the load resistor is also the ground potential, and the negative input terminal of the
[0014]
Thus, in the stop state in which the output voltage V8 of the AND gate 8 is maintained at the ground potential, the
[0015]
To start the DC / DC converter circuit, the soft start start signal applied to the
[0016]
In this way, the pair of
[0017]
[Problems to be solved by the invention]
However, in the conventional DC / DC converter circuit, the amount of initial current flowing from the
[0018]
FIG. 7 is a diagram illustrating a difference in time from the start time (T0) to the cross point according to the magnitude of the load resistance R1. FIG. 4A shows a cross point time T1a at light load, and FIG. 4B shows a cross point time T1b at heavy load.
[0019]
Here, the output voltage waveform of the oscillation circuit 3 and the charging voltage waveform in the capacitor C3 have the same magnitude regardless of the magnitude of the load resistor R1. Accordingly, the timing at which the
[0020]
As a result, when the load is light, the voltage rise of the load resistor R1 is fast, but on the contrary, the rise is slow when the load is heavy. That is, the error voltage signal of the
[0021]
An object of the present invention is to provide a DC / DC converter circuit capable of equalizing the rising speed of a DC voltage applied to a load resistor regardless of the size of the load resistor.
[0022]
[Means for Solving the Problems]
In order to achieve the above object, a voltage value output from a power supply to a load is detected, and pulse width modulation (PWM) control is performed based on an error voltage signal between the voltage value and a reference voltage value of a reference power supply. Thus, a DC / DC converter circuit configured to apply a constant voltage to the load is provided. The DC / DC converter circuit includes a first operational amplifier that calculates the error voltage signal, and a voltage follower configuration that outputs an output current signal of a certain magnitude to the first operational amplifier when the operation starts. A second operational amplifier and a second operational amplifier on the output side of the second operational amplifier for soft start at power- on, and a predetermined value corresponding to the magnitude of the output current signal with respect to the first operational amplifier And a capacitor circuit that provides a reference voltage value that increases linearly with an inclination .
[0023]
In the DC / DC converter circuit described above, the reference voltage supplied to the + side input terminal of the first operational amplifier is held at the ground potential when the power supply is stopped, and is gradually increased from the ground potential to the rated voltage immediately after startup. I have to.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
FIG. 1 is a circuit diagram showing a DC / DC converter circuit of the present invention.
[0025]
The integrated circuit (IC) 100 having the
[0026]
Next, the configuration of the internal circuit of the
A second
[0027]
Next, the operation at the start of the DC / DC converter circuit will be described with reference to FIG.
FIG. 2 is a timing diagram showing signal waveforms at various parts of the second
[0028]
Thereafter, when the soft start start signal Vb reaches the ground potential at time T0, the
[0029]
In this way, the
(Second embodiment)
FIG. 3 is a circuit diagram showing a DC / DC converter circuit of the present invention.
[0030]
The second embodiment is different from the circuit shown in FIG. 1 in that the capacitor C2 built in for soft start is replaced with an external capacitor C3. That is, the
[0031]
Here again, since the
[0032]
Note that the
[0033]
When the
[0034]
I0 = {(W2 / L2) × (W9 / L9) / (W1 / L1) × (W3 / L3)} × I1
In the above formula, Wn and Ln are the gate width and gate length of the MOS transistor Mn.
[0035]
【The invention's effect】
As described above, according to the DC / DC converter circuit of the present invention, the reference voltage supplied to the + side input terminal of the first operational amplifier is held at the ground potential when the power supply is stopped, By gradually increasing the potential to the rated voltage, the rising speed of the DC voltage applied to the load resistance can be made equal regardless of the magnitude of the load resistance.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a DC / DC converter circuit of the present invention.
FIG. 2 is a timing chart showing signal waveforms of respective parts of a second operational amplifier.
FIG. 3 is a circuit diagram showing another DC / DC converter circuit.
FIG. 4 is a circuit diagram illustrating an example of an operational amplifier having a voltage follower configuration.
FIG. 5 is a diagram showing a conventional DC / DC converter circuit.
FIG. 6 is a timing diagram showing voltage waveforms at various parts of the DC / DC converter circuit before and after startup.
FIG. 7 is a diagram illustrating a difference in time from the start to the cross point according to the magnitude of the load resistance.
[Explanation of symbols]
100: Integrated circuit (IC)
101-104 ...
DESCRIPTION OF
Claims (4)
前記誤差電圧信号を演算する第1の演算増幅器と、
動作を開始すると、前記第1の演算増幅器に対して一定の大きさの出力電流信号を出力するボルテージフォロワ構成の第2の演算増幅器と、
電源投入時のソフトスタート用に前記第2の演算増幅器の出力側に設けられ、前記第1の演算増幅器に対して前記出力電流信号の大きさに応じた所定の傾斜で線形に増加する基準電圧値を与えるコンデンサ回路と、
を備えることを特徴とするDC/DCコンバータ回路。A voltage value output from the power supply to the load is detected, and a pulse voltage modulation (PWM) control is performed based on an error voltage signal between the voltage value and the reference voltage value of the reference power supply, whereby a constant voltage is applied to the load. In the DC / DC converter circuit adapted to apply
A first operational amplifier for computing the error voltage signal;
When the operation is started, a second operational amplifier having a voltage follower configuration that outputs an output current signal having a constant magnitude to the first operational amplifier;
A reference voltage which is provided on the output side of the second operational amplifier for soft start when power is turned on and linearly increases with a predetermined slope corresponding to the magnitude of the output current signal with respect to the first operational amplifier. A capacitor circuit to give a value ;
A DC / DC converter circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001260717A JP4830238B2 (en) | 2001-08-30 | 2001-08-30 | DC / DC converter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001260717A JP4830238B2 (en) | 2001-08-30 | 2001-08-30 | DC / DC converter circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003079133A JP2003079133A (en) | 2003-03-14 |
JP4830238B2 true JP4830238B2 (en) | 2011-12-07 |
Family
ID=19087877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001260717A Expired - Fee Related JP4830238B2 (en) | 2001-08-30 | 2001-08-30 | DC / DC converter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4830238B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4570507B2 (en) | 2005-04-21 | 2010-10-27 | 株式会社リコー | Constant voltage circuit, semiconductor device provided with constant voltage circuit, and control method of constant voltage circuit |
CN106505853A (en) * | 2016-12-14 | 2017-03-15 | 李矞辉 | The single supply that band is simply protected turns two-supply circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3405871B2 (en) * | 1995-11-28 | 2003-05-12 | 富士通株式会社 | DC-DC conversion control circuit and DC-DC converter |
JPH11234061A (en) * | 1998-02-09 | 1999-08-27 | New Japan Radio Co Ltd | Reference voltage generating circuit |
JP3394915B2 (en) * | 1998-09-28 | 2003-04-07 | 富士通アクセス株式会社 | Power supply |
-
2001
- 2001-08-30 JP JP2001260717A patent/JP4830238B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003079133A (en) | 2003-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI407673B (en) | Switch control circuit | |
US6163190A (en) | Hysteresis comparator circuit consuming a small current | |
US5245524A (en) | DC-DC converter of charge pump type | |
JPH11220874A (en) | Dc-dc converter control circuit | |
KR20040005615A (en) | Dc/dc converter | |
JP3974449B2 (en) | Power supply | |
US20040135567A1 (en) | Switching regulator and slope correcting circuit | |
JP4775044B2 (en) | Switching regulator | |
JP4510054B2 (en) | Ultra low power RC oscillator | |
JP2009022075A (en) | Soft start circuit and dc-dc converter | |
US6822884B1 (en) | Pulse width modulated charge pump | |
JP2004153965A (en) | Dc-dc converter and drive circuit therefor | |
JP3951674B2 (en) | Triangular wave oscillation circuit | |
JP4830238B2 (en) | DC / DC converter circuit | |
JP3963421B2 (en) | Controlled oscillation system and method | |
JP2001308688A (en) | Output device | |
JP4848692B2 (en) | Boost power supply circuit and boost method | |
JP2004318339A (en) | Dropper type regulator and power unit using same | |
US20050122750A1 (en) | Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same | |
WO2002015382A2 (en) | Oscillator having reduced sensitivity to supply voltage changes | |
JPH10210741A (en) | Switching power circuit | |
JP2600103Y2 (en) | Power circuit | |
JP2002034237A (en) | On-vehicle power supply | |
JP2003088105A (en) | Switching regulator | |
JP4400992B2 (en) | Drive signal supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080715 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110407 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4830238 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |