JP4848692B2 - Boost power supply circuit and boost method - Google Patents

Boost power supply circuit and boost method Download PDF

Info

Publication number
JP4848692B2
JP4848692B2 JP2005204186A JP2005204186A JP4848692B2 JP 4848692 B2 JP4848692 B2 JP 4848692B2 JP 2005204186 A JP2005204186 A JP 2005204186A JP 2005204186 A JP2005204186 A JP 2005204186A JP 4848692 B2 JP4848692 B2 JP 4848692B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
current
charge pump
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005204186A
Other languages
Japanese (ja)
Other versions
JP2007028726A (en
Inventor
健 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005204186A priority Critical patent/JP4848692B2/en
Publication of JP2007028726A publication Critical patent/JP2007028726A/en
Application granted granted Critical
Publication of JP4848692B2 publication Critical patent/JP4848692B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、昇圧電源回路及び昇圧方法に関する。   The present invention relates to a boost power supply circuit and a boost method.

図15は昇圧電源回路の従来例を示すブロック図であり、図16は図15に示した昇圧電源回路のタイミングチャートである。
図15に示す昇圧電源回路は、チャージポンプ回路1−1と、誤差増幅器120と、起動電流制御回路110と、過電流制限回路5とで構成されている。
FIG. 15 is a block diagram showing a conventional example of a boost power supply circuit, and FIG. 16 is a timing chart of the boost power supply circuit shown in FIG.
The boosting power supply circuit shown in FIG. 15 includes a charge pump circuit 1-1, an error amplifier 120, a starting current control circuit 110, and an overcurrent limiting circuit 5.

起動電流制御回路110は、基準電圧を発生する基準電圧源7と、基準電圧源7からの基準電圧を所定の上昇率(例えば、0V〜定格電圧まで数百μs)で徐々に上昇させることにより過大な入力突入電流の発生を防止する公知のソフトスタート回路8で構成される。誤差増幅器120は、チャージポンプ回路1の出力電圧を分割する帰還抵抗R1、R2と、一方の入力端にソフトスタート回路8からの出力電圧が印加され、他方の入力端に帰還抵抗R1、R2の分岐点からの電圧が印加される差動入力回路3と、ゲートが差動入力回路3の出力端に接続されソースが接地されたNchMOSトランジスタ(以下「トランジスタ」と称す)M6と、トランジスタM6のゲート−ドレイン間に接続された容量C5と、ゲートがトランジスタM6のドレインに接続されソースが入力ラインに接続されたPchMOSトランジスタ(以下「トランジスタ」と称す)M3〜M5と、トランジスタM5の両端に接続された電流源FIと、トランジスタM3のドレインとトランジスタM2のドレインとの間に接続されたスイッチSW8と、ドレインがスイッチSW8に接続され、ソースが接地されたトランジスタM2とで構成されている。   The starting current control circuit 110 gradually increases the reference voltage source 7 that generates the reference voltage and the reference voltage from the reference voltage source 7 at a predetermined rate of increase (for example, several hundred μs from 0 V to the rated voltage). It comprises a known soft start circuit 8 that prevents the occurrence of an excessive input inrush current. The error amplifier 120 has feedback resistors R1 and R2 that divide the output voltage of the charge pump circuit 1, the output voltage from the soft start circuit 8 applied to one input terminal, and the feedback resistors R1 and R2 connected to the other input terminal. A differential input circuit 3 to which a voltage from a branch point is applied; an NchMOS transistor (hereinafter referred to as “transistor”) M6 whose gate is connected to an output terminal of the differential input circuit 3 and whose source is grounded; A capacitor C5 connected between the gate and the drain, PchMOS transistors (hereinafter referred to as “transistors”) M3 to M5 whose gate is connected to the drain of the transistor M6 and whose source is connected to the input line, and both ends of the transistor M5 Current source FI and a drain connected between the drain of transistor M3 and the drain of transistor M2. A pitch SW8, the drain is connected to the switch SW8, and is constituted by the transistor M2 whose sources are grounded.

チャージポンプ回路1−1は、容量C1と、容量C1の一端(図では右端)と入力の間に接続されたスイッチSW1と、容量C1の一端と出力の間に接続されたスイッチSW4と、容量C1の他端(この場合左端)と入力の間接続されたスイッチSW3と、容量C1の他端とドレインが接続され、ソースが接地されたトランジスタM1と、トランジスタM1のゲートと接地間に接続されたスイッチSW2と、出力と接地間に接続された容量C2とで構成される。   The charge pump circuit 1-1 includes a capacitor C1, a switch SW1 connected between one end (right end in the drawing) of the capacitor C1 and an input, a switch SW4 connected between one end of the capacitor C1 and an output, and a capacitor The switch SW3 connected between the other end (the left end in this case) of C1 and the input, the other end of the capacitor C1 and the drain are connected, the source is grounded, and the transistor M1 is connected between the gate and the ground. The switch SW2 and a capacitor C2 connected between the output and the ground.

各スイッチSW1〜SW4は、クロック制御回路2の出力信号に応じてON(1論理レベル)、OFF(0論理レベル)するようになっており、公知のトランジスタ回路で実現される。   Each switch SW1 to SW4 is turned on (1 logic level) and turned off (0 logic level) in accordance with the output signal of the clock control circuit 2, and is realized by a known transistor circuit.

クロック制御回路2により、図16に示されるようにチャージポンプ回路1−1のスイッチSW1〜SW4、SW8及びトランジスタM1、M2を制御する。
スイッチSW1、SW8のON、OFFの位相は、他のスイッチSW2、SW3、SW4の位相とは逆の位相になっており、トランジスタM1はスイッチSW1のON、OFFに応じてON、OFFするようになっている。また、SW1、SW8と他のSW2、SW3、SW4は同時ONによる貫通電流を防ぐために互いにOFFの区間を持つ。
As shown in FIG. 16, the clock control circuit 2 controls the switches SW1 to SW4 and SW8 and the transistors M1 and M2 of the charge pump circuit 1-1.
The phases of ON and OFF of the switches SW1 and SW8 are opposite to the phases of the other switches SW2, SW3 and SW4, and the transistor M1 is turned on and off in response to the ON and OFF of the switch SW1. It has become. Further, SW1 and SW8 and the other SW2, SW3 and SW4 have an OFF section to prevent a through current due to simultaneous ON.

容量C5及びトランジスタM6は差動入力回路3が発振するのを防止するための位相補償回路を構成し、容量C6及びトランジスタM7も同様に差動入力回路10が発振するのを防止するための位相補償回路を構成している。
この結果、図15に示す昇圧電源回路は図19に示すような特性が得られる。
図19は図15に示した昇圧電源回路の特性図である。
図19において、横軸が入力電流軸であり、縦軸が出力電圧軸である。
The capacitor C5 and the transistor M6 constitute a phase compensation circuit for preventing the differential input circuit 3 from oscillating. Similarly, the capacitor C6 and the transistor M7 also have a phase for preventing the differential input circuit 10 from oscillating. A compensation circuit is configured.
As a result, the boosting power supply circuit shown in FIG. 15 has the characteristics shown in FIG.
FIG. 19 is a characteristic diagram of the boosting power supply circuit shown in FIG.
In FIG. 19, the horizontal axis is the input current axis, and the vertical axis is the output voltage axis.

チャージポンプ回路部の出力端子が接地電圧に短絡した場合でも、チャージポンプ回路部から出力される電流を所望の電流値まで低下させることができる過電流保護回路を有する、前段に定電圧回路を備えたチャージポンプ式のDC−DCコンバータ(例えば、特許文献1参照。)が開示されている。
特開2004−320862号公報
Even if the output terminal of the charge pump circuit section is short-circuited to the ground voltage, it has an overcurrent protection circuit that can reduce the current output from the charge pump circuit section to a desired current value, and is equipped with a constant voltage circuit in the previous stage A charge pump type DC-DC converter (see, for example, Patent Document 1) is disclosed.
JP 2004-320862 A

ところで、図17及び図18は図15に示した昇圧電源回路の各状態における電流パスを示す図である。
出力電流を引いていくと(増加させていくと)過電流制限がかかり、電圧が急降下していく。出力電圧が入力電圧より低くなると、図17に示す電流パスでは過電流制限回路5(図15参照)が動作しトランジスタM1のゲート電圧に制限を掛けることが可能だが図18に示す電流パスではトランジスタM1が関与しておらず、電流制限機能が全く働かなくなる。出力短絡時においては容量C1を再度フル充電されてしまうので入力から大電流が流れてしまう。
17 and 18 are diagrams showing current paths in the respective states of the boost power supply circuit shown in FIG.
As the output current is pulled (increased), the overcurrent limit is applied and the voltage drops rapidly. When the output voltage becomes lower than the input voltage, the overcurrent limiting circuit 5 (see FIG. 15) operates in the current path shown in FIG. 17 to limit the gate voltage of the transistor M1, but in the current path shown in FIG. M1 is not involved, and the current limiting function does not work at all. When the output is short-circuited, the capacitor C1 is fully charged again, so that a large current flows from the input.

すなわち、出力が短絡すると、図17に示した電流パスではAMP(Amplifier:増幅器)帰還制御によりトランジスタM1のON抵抗が上昇し、容量C1への充電電流を制御することができるが、図18に示した電流パスでは出力が0Vなので電荷が抜けてしまい、再度充電電流が流れてしまう。しかも、AMP帰還制御が機能しないので、スイッチSW3、SW4の能力一杯に容量C1へ大電流が流れてしまう。   That is, when the output is short-circuited, the ON resistance of the transistor M1 increases by the AMP (Amplifier) feedback control in the current path shown in FIG. 17, and the charging current to the capacitor C1 can be controlled. In the current path shown, since the output is 0 V, the charge is lost and the charging current flows again. Moreover, since the AMP feedback control does not function, a large current flows to the capacitor C1 to the full capacity of the switches SW3 and SW4.

特許文献1に記載の技術では、チャージポンプ動作をON/OFFさせて定出力電圧を得という出力安定化の方法に関するものである。発振回路が動作→停止を繰り返すので発振安定時間を考慮すると大電流負荷には適さない。高電圧大電流時における負荷電流−出力電圧特性が不十分である。   The technique described in Patent Document 1 relates to an output stabilization method in which a charge pump operation is turned ON / OFF to obtain a constant output voltage. Since the oscillation circuit repeats operation → stop, it is not suitable for a large current load in consideration of the oscillation stabilization time. The load current-output voltage characteristics at high voltage and large current are insufficient.

特許文献1記載の技術では、チャージポンプ回路前段にレギュレータ回路があり、チャージポンプ出力モニタを追加してレギュレータ側の出力トランジスタにおいて電流制限をかけているだけであり、レギュレータの電力損失が大きく高電圧大電流出力には不向きである。   In the technology described in Patent Document 1, there is a regulator circuit in the previous stage of the charge pump circuit, and a charge pump output monitor is added to limit the current in the output transistor on the regulator side. Not suitable for large current output.

そこで、本発明の目的は、電力損失が少なく、高電圧大電流においても安定した出力電圧が得られる昇圧電源回路及び昇圧方法を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a boosting power supply circuit and a boosting method capable of obtaining a stable output voltage even with a high voltage and a large current with little power loss.

上記課題を解決するため、請求項記載の発明は、抵抗を介して負帰還をかけた誤差増幅器と過電流を制限する過電流制限回路でチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御して固定出力を得る昇圧電源回路において、入力電圧と出力電圧とを比較する比較器と、該比較器の出力に応じて前記チャージポンプ回路の起動電流を制御するためのクロック制御回路とを備えたことを特徴とする。 In order to solve the above-mentioned problem, an invention according to claim 1 is characterized in that an error amplifier that performs negative feedback through a resistor, an overcurrent limiting circuit that limits overcurrent, and a capacitance that is a charging path of the charge pump circuit and GND. In a boost power supply circuit that obtains a fixed output by controlling an input current of the charge pump circuit by controlling a gate voltage of a transistor provided therebetween, a comparator for comparing an input voltage and an output voltage, And a clock control circuit for controlling a starting current of the charge pump circuit in accordance with an output.

請求項記載の発明によれば、入力電圧と出力電圧との関係を検出する比較器と、比較器の出力に応じてチャージポンプ回路の起動電流を制御するためのクロック制御回路とを備えたことにより、入出力電圧の関係がチャージポンプ回路の制御に反映されるので、入出力電流に過電流制限することができる。 According to the first aspect of the present invention, a comparator for detecting the relationship between the input voltage and the output voltage and a clock control circuit for controlling the starting current of the charge pump circuit according to the output of the comparator are provided. As a result, since the relationship between the input and output voltages is reflected in the control of the charge pump circuit, the overcurrent can be limited to the input and output currents.

請求項記載の発明は、抵抗を介して負帰還をかけた誤差増幅器と過電流を制限する過電流制限回路でチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御して固定出力を得る昇圧電源回路において、起動電流制御回路は、所定の周波数で発振する発振回路と、該発振回路の発振周波数に基づいてクロックパルスを生成するクロック制御回路と、入力電圧と前記チャージポンプ回路の出力電圧とを比較し、前記入力電圧が前記出力電圧より低くなると前記クロック制御回路により前記チャージポンプ回路駆動を制御して電流パスを変えることで過電流制限させる比較器とを備えたことを特徴とする。 According to a second aspect of the present invention, there is provided an error amplifier to which negative feedback is applied via a resistor and an overcurrent limiting circuit for limiting an overcurrent, and a gate of a transistor provided between a capacitor and GND which is a charge path of a charge pump circuit. In a step-up power supply circuit that obtains a fixed output by controlling the input current of the charge pump circuit by controlling the voltage, the starting current control circuit includes an oscillation circuit that oscillates at a predetermined frequency, and an oscillation frequency of the oscillation circuit A clock control circuit that generates a clock pulse, and compares the input voltage with the output voltage of the charge pump circuit, and controls the charge pump circuit drive by the clock control circuit when the input voltage becomes lower than the output voltage. And a comparator for limiting overcurrent by changing a current path.

請求項記載の発明によれば、入力電圧と出力電圧とを比較し、入力電圧が出力電圧より低くなるとクロック制御回路により前記チャージポンプ回路の駆動を制御して電流パスを変えることで過電流制限させる比較器を備えたことにより、入出力電圧の関係がチャージポンプ回路の制御に反映されるので、入出力電流に過電流制限することができる。 According to the second aspect of the present invention, the input voltage and the output voltage are compared, and when the input voltage becomes lower than the output voltage, the drive of the charge pump circuit is controlled by the clock control circuit to change the current path. By providing the comparator for limiting, the relationship between the input and output voltages is reflected in the control of the charge pump circuit, so that the overcurrent can be limited to the input and output current.

請求項記載の発明は、抵抗を介して負帰還をかけた誤差増幅器と過電流制限回路により過電流を制限してチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御し、固定出力を得る昇圧方法において、比較器により入力電圧と出力電圧とを比較し、クロックパルス制御回路により、該比較器の出力に応じて前記チャージポンプ回路の起動電流を制御することを特徴とする。 According to a third aspect of the present invention, there is provided a transistor provided between a capacitor and GND that is a charge path of a charge pump circuit by limiting an overcurrent by an error amplifier to which negative feedback is applied via a resistor and an overcurrent limiting circuit. In the boosting method for controlling the input current of the charge pump circuit by controlling the gate voltage and obtaining a fixed output, the comparator compares the input voltage with the output voltage, and the clock pulse control circuit outputs the output of the comparator. The starting current of the charge pump circuit is controlled according to the above.

請求項記載の発明によれば、比較器により入力電圧と出力電圧とを比較し、クロック制御回路により比較器の出力に応じてチャージポンプ回路の起動電流を制御することで、入出力電圧の関係がチャージポンプ回路の制御に反映されるので、入出力電流に過電流を制限することができる。 According to the third aspect of the present invention, the input voltage and the output voltage are compared by the comparator, and the starting current of the charge pump circuit is controlled by the clock control circuit according to the output of the comparator. Since the relationship is reflected in the control of the charge pump circuit, the overcurrent can be limited to the input / output current.

請求項記載の発明は、抵抗を介して負帰還をかけた誤差増幅器と過電流制限回路により過電流を制限してチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御し、固定出力を得る昇圧方法において、発振回路により所定の周波数で発振し、クロック制御回路により該発振回路の発振周波数に基づいてクロックパルスを生成し、比較器により入力電圧と前記チャージポンプ回路の出力電圧とを比較し、前記入力電圧が前記入力電圧より低くなると前記クロック制御回路により前記チャージポンプ回路の駆動を制御して電流パスを変えることで過電流制限させることを特徴とする。 According to a fourth aspect of the present invention, there is provided a transistor provided between a capacitor and GND, which is a charge path of a charge pump circuit by limiting an overcurrent by an error amplifier to which negative feedback is applied via a resistor and an overcurrent limiting circuit. In the step-up method for controlling the input current of the charge pump circuit by controlling the gate voltage and obtaining a fixed output, the oscillation circuit oscillates at a predetermined frequency, and the clock control circuit generates a clock based on the oscillation frequency of the oscillation circuit. A pulse is generated, an input voltage is compared with an output voltage of the charge pump circuit by a comparator, and when the input voltage becomes lower than the input voltage, driving of the charge pump circuit is controlled by the clock control circuit to It is characterized in that overcurrent is limited by changing.

請求項記載の発明によれば、比較器により入力電圧と出力電圧とを比較し、入力電圧が出力電圧より低くなるとクロック制御回路のクロックパルスを減少させることで負荷の消費電流を減少させることで、入出力電圧の関係がチャージポンプ回路の制御に反映されるので、高電圧大電流においてもより安定した出力電圧が得られる。 According to the fourth aspect of the present invention, the input voltage and the output voltage are compared by the comparator, and when the input voltage becomes lower than the output voltage, the clock current of the clock control circuit is decreased to reduce the current consumption of the load. Since the relationship between the input and output voltages is reflected in the control of the charge pump circuit, a more stable output voltage can be obtained even at a high voltage and a large current.

本発明によれば、過電流を制限する過電流制限回路と、チャージポンプ回路の起動電流を制御する起動電流制御回路とを有し、出力短絡時の入力電流を抑制するようにしたことにより、レギュレータを用いることなく、高電圧大電流においても安定した出力電圧が得られる。   According to the present invention, it has an overcurrent limiting circuit that limits overcurrent and a starting current control circuit that controls the starting current of the charge pump circuit, and suppresses the input current when the output is short-circuited. A stable output voltage can be obtained even at high voltage and large current without using a regulator.

本発明の昇圧電源回路に係る実施形態は、AMP帰還型のチャージポンプ回路を有する昇圧電源回路において、過電流を制限する過電流制限回路と、チャージポンプ回路の起動電流を制御する起動電流制御回路とを有し、出力短絡時の入力電流を抑制するようにしたことを前提とする。 Embodiments of the boosting power supply circuit according to the present invention include an overcurrent limiting circuit for limiting an overcurrent and a starting current control circuit for controlling the starting current of the charge pump circuit in a boosting power supply circuit having an AMP feedback type charge pump circuit. has the door, it is assumed that so as to suppress the input current when the output is short-circuited.

チャージポンプ回路は、複数の容量と、前段の容量に入力した電荷を後段の容量へ移動させることで昇圧させるための複数のスイッチと、出力電圧を検出するための帰還抵抗と、入力電圧と出力電圧とを比較増幅するコンパレータと、コンパレータの出力信号に基づいて各スイッチのON/OFFを制御するクロック制御回路とを有するものが用いられる。   The charge pump circuit includes a plurality of capacitors, a plurality of switches for boosting the charge input to the capacitor at the previous stage by moving the charge to the capacitor at the subsequent stage, a feedback resistor for detecting the output voltage, the input voltage and the output A comparator having a comparator for comparing and amplifying the voltage and a clock control circuit for controlling ON / OFF of each switch based on an output signal of the comparator is used.

過電流制限回路は、チャージポンプ回路に用いられるスイッチング用のトランジスタのゲートに流れる電流に対して抵抗により電流−電圧変換を行い、その電圧をAMP帰還型のチャージポンプ回路の誤差増幅器の基準電圧として使用するものが用いられる。   The overcurrent limiting circuit performs current-voltage conversion by a resistor with respect to the current flowing through the gate of the switching transistor used in the charge pump circuit, and uses the voltage as a reference voltage for the error amplifier of the AMP feedback charge pump circuit. What is used is used.

起動電流制御回路は、出力電圧と入力電圧とを比較し、その結果に応じてチャージポンプ回路の充放電を制御するものが用いられる。   As the starting current control circuit, a circuit that compares an output voltage with an input voltage and controls charging / discharging of the charge pump circuit according to the result is used.

本発明の昇圧電源回路に係る実施形態は、抵抗を介して負帰還をかけた誤差増幅器と過電流を制限する過電流制限回路でチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することでチャージポンプ回路の入力電流を制御して固定出力を得る昇圧電源回路において、入力電圧と出力電圧とを比較する比較器と、比較器の出力に応じてチャージポンプ回路の起動電流を制御するためのクロック制御回路とを備えたことを特徴とする。 One embodiment of the boosting power source circuit of the present invention, between the capacitor and the GND is a charge path of the charge pump circuit with the overcurrent limiting circuit for limiting the error amplifier and the overcurrent multiplied by the negative feedback via a resistor In a step-up power supply circuit that obtains a fixed output by controlling the input current of the charge pump circuit by controlling the gate voltage of the provided transistor, a comparator that compares the input voltage and the output voltage, and according to the output of the comparator And a clock control circuit for controlling the starting current of the charge pump circuit.

トランジスタとしては、NchMOSトランジスタとPchMOSトランジスタとが用いられるが、本発明はこれに限定されるものではなく、バイポーラトランジスタを用いてもよい。   As the transistor, an Nch MOS transistor and a Pch MOS transistor are used, but the present invention is not limited to this, and a bipolar transistor may be used.

本発明に係る昇圧電源回路の他の実施形態は、抵抗を介して負帰還をかけた誤差増幅器と過電流を制限する過電流制限回路でチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することでチャージポンプ回路の入力電流を制御して固定出力を得る昇圧電源回路において、起動電流制御回路は、所定の周波数で発振する発振回路と、発振回路の発振周波数に基づいてクロックパルスを生成するクロック制御回路と、入力電圧とチャージポンプ回路の出力電圧とを比較し、入力電圧が出力電圧より低くなるとクロック制御回路により前記チャージポンプ回路の駆動を制御して電流パスを変えることで過電流制限させる比較器とを備えたことを特徴とする。   In another embodiment of the boosting power supply circuit according to the present invention, an error amplifier to which negative feedback is applied via a resistor and an overcurrent limiting circuit that limits overcurrent are provided between a capacitor that is a charging path of the charge pump circuit and GND. In the step-up power supply circuit that obtains a fixed output by controlling the input current of the charge pump circuit by controlling the gate voltage of the transistor provided in the circuit, the starting current control circuit includes an oscillation circuit that oscillates at a predetermined frequency, The clock control circuit that generates a clock pulse based on the oscillation frequency is compared with the input voltage and the output voltage of the charge pump circuit. When the input voltage becomes lower than the output voltage, the clock control circuit controls the driving of the charge pump circuit. And a comparator for limiting overcurrent by changing the current path.

発振回路としては、水晶発振回路が周波数特性に優れているので好ましいが、本発明はこれに限定されるものではなく、PLL(Phase-Locked Loop)発振回路、ハートレー発振回路、コルピッツ発振回路、ウィーン・ブリッジ発振回路、移相型発振回路のいずれを用いてもよい。   As the oscillation circuit, a crystal oscillation circuit is preferable because it has excellent frequency characteristics. However, the present invention is not limited to this, and a PLL (Phase-Locked Loop) oscillation circuit, a Hartley oscillation circuit, a Colpitts oscillation circuit, a Vienna -Either a bridge oscillation circuit or a phase shift oscillation circuit may be used.

クロック制御回路としては、二つの入力信号のアンドをとって、各スイッチをON/OFFするように構成された複数のラッチが用いられる。   As the clock control circuit, a plurality of latches configured to take the AND of two input signals and turn on / off each switch are used.

比較回路としては、コンパレータが用いられる。
基準電圧源としては、例えば、バンドギャップリファレンス回路が用いられるがツェナーダイオード等の定電圧源を用いてもよい。
A comparator is used as the comparison circuit.
For example, a band gap reference circuit is used as the reference voltage source, but a constant voltage source such as a Zener diode may be used.

本発明の昇圧方法に係る実施形態は、AMP帰還型のチャージポンプ回路を用いて入力電圧を昇圧する昇圧方法において、過電流制限回路により過電流を制限し、起動電流制御回路によりチャージポンプ回路の起動電流を制御することにより、出力短絡時の入力電流を抑制することを前提とする。 An embodiment according to the boosting method of the present invention is a boosting method for boosting an input voltage using an AMP feedback type charge pump circuit, in which an overcurrent is limited by an overcurrent limiting circuit, and an activation current control circuit is used for the charge pump circuit. It is assumed that the input current when the output is short-circuited is controlled by controlling the starting current.

本発明の昇圧方法に係る他の実施形態は、抵抗を介して負帰還をかけた誤差増幅器と過電流制限回路により過電流を制限してチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することでチャージポンプ回路の入力電流を制御して固定出力を得る昇圧方法において、起動電流制御回路は、比較器により入力電圧と出力電圧とを比較し、クロックパルス制御回路により、比較器の出力に応じてチャージポンプ回路の起動電流を制御することを特徴とする。   According to another embodiment of the boosting method of the present invention, an error amplifier to which negative feedback is applied via a resistor and an overcurrent limiting circuit limit the overcurrent, and the capacitance between the capacitor and GND, which is a charge path of the charge pump circuit. In the boosting method of obtaining a fixed output by controlling the input current of the charge pump circuit by controlling the gate voltage of the transistor provided in the starting current control circuit, the starting current control circuit compares the input voltage and the output voltage by a comparator, The pulse control circuit controls the start-up current of the charge pump circuit according to the output of the comparator.

本発明の昇圧方法に係る他の実施形態は、抵抗を介して負帰還をかけた誤差増幅器と過電流制限回路により過電流を制限してチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することでチャージポンプ回路の入力電流を制御して固定出力を得る昇圧方法において、発振回路により所定の周波数で発振し、クロック制御回路により発振回路の発振周波数に基づいてクロックパルスを生成し、比較器により入力電圧とチャージポンプ回路の出力電圧とを比較し、入力電圧が出力電圧より低くなるとクロック制御回路により前記チャージポンプ回路の駆動を制御して電流パスを変えることで過電流制限させることを特徴とする。 According to another embodiment of the boosting method of the present invention, an error amplifier to which negative feedback is applied via a resistor and an overcurrent limiting circuit limit the overcurrent, and the capacitance between the capacitor and GND, which is a charge path of the charge pump circuit. In the boosting method of controlling the input voltage of the charge pump circuit by controlling the gate voltage of the transistor provided in the circuit and obtaining a fixed output, the oscillation circuit oscillates at a predetermined frequency and the clock control circuit sets the oscillation frequency of the oscillation circuit. A clock pulse is generated based on the input voltage, and the comparator compares the input voltage with the output voltage of the charge pump circuit. When the input voltage becomes lower than the output voltage, the clock control circuit controls the drive of the charge pump circuit to control the current path. It is characterized by limiting the overcurrent by changing.

〔構成〕
図1は本発明の昇圧方法を適用した昇圧電源回路の一実施例を示すブロック図である。
同図に示す昇圧電源回路は、チャージポンプ回路1−1と、過電流制限回路5と、起動電流制御回路11とで構成されている。
〔Constitution〕
FIG. 1 is a block diagram showing an embodiment of a boosting power supply circuit to which the boosting method of the present invention is applied.
The boosting power supply circuit shown in FIG. 1 includes a charge pump circuit 1-1, an overcurrent limiting circuit 5, and a starting current control circuit 11.

起動電流制御回路11は、基準電圧を発生する基準電圧源7と、基準電圧源7からの基準電圧を所定の上昇率(例えば、0V〜定格電圧まで数百μs)で徐々に上昇させるソフトスタート回路8と、比較器9と、クロック制御回路2とで構成される。誤差増幅器120は、チャージポンプ回路1の出力電圧を分割する帰還抵抗R1、R2と、一方の入力端にソフトスタート回路8からの出力電圧が印加され、他方の入力端に帰還抵抗R1、R2の分岐点からの電圧が印加される差動入力回路3と、ゲートが差動入力回路3の出力端に接続されソースが接地されたトランジスタM6と、トランジスタM6のゲート−ドレイン間に接続された容量C5と、ゲートが差動入力回路3の出力端に接続されソースが接地されたトランジスタM6と、トランジスタM6のゲート−ドレイン間に接続された容量C5と、ゲートがトランジスタM6のドレインに接続されソースが共通に接続されたトランジスタM3〜M5と、トランジスタM5の両端に接続された電流源FIと、トランジスタM3のドレインに接続されたスイッチSW8とで構成される。   The starting current control circuit 11 includes a reference voltage source 7 that generates a reference voltage, and a soft start that gradually increases the reference voltage from the reference voltage source 7 at a predetermined rate of increase (for example, several hundred μs from 0 V to the rated voltage). The circuit 8, the comparator 9, and the clock control circuit 2 are included. The error amplifier 120 has feedback resistors R1 and R2 that divide the output voltage of the charge pump circuit 1, the output voltage from the soft start circuit 8 applied to one input terminal, and the feedback resistors R1 and R2 connected to the other input terminal. A differential input circuit 3 to which a voltage from a branch point is applied, a transistor M6 whose gate is connected to the output terminal of the differential input circuit 3 and whose source is grounded, and a capacitor connected between the gate and drain of the transistor M6 C5, a transistor M6 whose gate is connected to the output terminal of the differential input circuit 3 and whose source is grounded, a capacitor C5 connected between the gate and the drain of the transistor M6, and a gate whose source is connected to the drain of the transistor M6 Transistors M3 to M5 connected in common, a current source FI connected to both ends of the transistor M5, and a drain of the transistor M3 Composed of the connected switch SW8.

過電流制限回路5は、一方の入力(図では上側)が帰還抵抗R1、R2の分岐点に接続された差動入力回路10と、ゲートが差動入力回路10の出力端子に接続されソースが接地されたトランジスタM7と、トランジスタM7のドレイン−ゲート間に接続された容量C6と、一端(図では上側)が差動入力回路10の他方の入力(この場合下側)に接続され他端(この場合下側)が接地された抵抗R3と、抵抗R3に並列接続された容量C4とで構成されている。   The overcurrent limiting circuit 5 has a differential input circuit 10 with one input (upper side in the figure) connected to the branch point of the feedback resistors R1 and R2, and a gate connected to the output terminal of the differential input circuit 10 and a source. The grounded transistor M7, the capacitor C6 connected between the drain and gate of the transistor M7, and one end (the upper side in the figure) are connected to the other input (the lower side in this case) and the other end (the lower side in this case) In this case, the lower side is composed of a grounded resistor R3 and a capacitor C4 connected in parallel to the resistor R3.

チャージポンプ回路1−1は、容量C1の一端(図では右側)と入力間に接続されたスイッチSW1、容量C1の他端(図では左側)と入力間に接続されたSW3と、ドレインが容量C1の他端(図では左側)と接続されソースが接地されたトランジスタM1と、トランジスタM1のゲート−ソース間に接続されたスイッチSW2と、容量C1の一端(図では下端)が接地され他端(この場合上端)が容量C1の一端(図では右側)に接続された容量C2とで構成されている。   The charge pump circuit 1-1 has a switch SW1 connected between one end (right side in the figure) of the capacitor C1 and the input, SW3 connected between the other end (left side in the figure) and the input of the capacitor C1, and a drain having a capacitance. The transistor M1 connected to the other end of C1 (left side in the figure) and grounded at the source, the switch SW2 connected between the gate and the source of the transistor M1, and one end (lower end in the figure) of the capacitor C1 are grounded and the other end (In this case, the upper end) is composed of a capacitor C2 connected to one end (right side in the figure) of the capacitor C1.

〔動作〕
まず、比較器9により入力電圧と出力電圧とが比較される。
入力電圧が出力電圧より低い時は、クロック制御回路2により図2に示すようにチャージポンプ回路1−1内のスイッチSW1〜SW4、SW8と、トランジスタM1、M2とを動作させる。
[Operation]
First, the comparator 9 compares the input voltage with the output voltage.
When the input voltage is lower than the output voltage, the clock control circuit 2 operates the switches SW1 to SW4 and SW8 and the transistors M1 and M2 in the charge pump circuit 1-1 as shown in FIG.

ここで、図2は図1に示した昇圧電源回路のタイミングチャートを示す図である。
図2において、各横軸は時間軸を示し、上段がスイッチSW1、次段がスイッチSW2、以下トランジスタM1、M2のゲート電圧、スイッチSW3、スイッチSW4及びスイッチSW8の論理レベル軸を示している。
Here, FIG. 2 is a diagram showing a timing chart of the boosting power supply circuit shown in FIG.
In FIG. 2, each horizontal axis represents a time axis, the upper stage represents a switch SW1, the next stage represents a switch SW2, the gate voltages of transistors M1 and M2, and the logical level axes of switches SW3, SW4, and SW8.

図1に示した昇圧電源回路の動作時の電流パスを図3、4に示す。
図3に示す電流パスの状態の時(スイッチSW1、SW8がON、スイッチSW2〜SW4がOFF)に、誤差増幅器120(図1参照)によりトランジスタM1、M2がONするようにゲート電圧を制御することにより、容量C1への充電電流が制御される。すなわち、電流パスは、スイッチSW1→容量C1→トランジスタM1→接地となる。
3 and 4 show current paths during operation of the booster power supply circuit shown in FIG.
In the current path state shown in FIG. 3 (switches SW1 and SW8 are ON, and switches SW2 to SW4 are OFF), the gate voltage is controlled so that the transistors M1 and M2 are turned on by the error amplifier 120 (see FIG. 1). Thus, the charging current to the capacitor C1 is controlled. That is, the current path is switch SW1 → capacitance C1 → transistor M1 → ground.

一方、図4に示す電流パスの状態の時(スイッチSW1、SW8がOFF、スイッチSW2〜SW4がON)に、容量C1に充電制御された電荷が容量C2に充電される。すなわち、電流パスは、スイッチSW3→容量C1→スイッチSW4→容量C2となる。
結果として帰還抵抗R1、R2の分岐点の電圧と基準電圧源7の電圧とで設定される任意の値の出力電圧を得ることになる。
On the other hand, in the current path state shown in FIG. 4 (switches SW1 and SW8 are OFF and switches SW2 to SW4 are ON), the charge controlled by the capacitor C1 is charged to the capacitor C2. That is, the current path is switch SW3 → capacitance C1 → switch SW4 → capacitance C2.
As a result, an output voltage having an arbitrary value set by the voltage at the branch point of the feedback resistors R1 and R2 and the voltage of the reference voltage source 7 is obtained.

図1に示した昇圧電源回路において、出力電流を引き続け(流し続け)、ある出力電流値に到達すると、誤差増幅器120の後段に接続された過電流制限回路5によりチャージポンプ回路1−1内のトランジスタM1、M2のゲート電圧に制限がかかり、容量C1の充電電流が制限されるので結果的に出力電圧が低下していく。   In the step-up power supply circuit shown in FIG. 1, when the output current continues to be drawn (continues to flow) and reaches a certain output current value, the overcurrent limiting circuit 5 connected to the subsequent stage of the error amplifier 120 causes the charge pump circuit 1-1 to The gate voltages of the transistors M1 and M2 are limited, and the charging current of the capacitor C1 is limited. As a result, the output voltage decreases.

過電流制限回路5は、トランジスタM1に比例した電流を抵抗R3に流して電流−電圧変換を行う。出力フィードバックを差動入力回路10の基準として使用する。設定値以上の電流を検出すると過電流制限回路5のトランジスタM7がトランジスタM6のゲートを絞り、トランジスタM1の能力を落とすように機能する。
すなわち、トランジスタM1に比例した電流を抵抗に流して電流−電圧変換する際に、その変換された電圧値が帰還抵抗R1、R2で分圧された電圧より高いと、過電流制限回路5のトランジスタM7のゲート電圧を下げる。するとトランジスタM7のドレイン電位が上昇し、カレントミラー回路CM1の電流値が減少し、さらにカレントミラー回路CM2の電流も減少するので、結果的にトランジスタM1の電流値が減少する。トランジスタM1の電流値が減少するということは、電流制限することになる。
差動入力回路10の入力を出力帰還側からとる理由は、出力が下がるにつれて、より強く過電流制限するためである。
The overcurrent limiting circuit 5 performs current-voltage conversion by flowing a current proportional to the transistor M1 through the resistor R3. Output feedback is used as a reference for the differential input circuit 10. When a current exceeding the set value is detected, the transistor M7 of the overcurrent limiting circuit 5 functions to throttle the gate of the transistor M6 and reduce the capability of the transistor M1.
That is, when current-voltage conversion is performed by flowing a current proportional to the transistor M1 through a resistor, if the converted voltage value is higher than the voltage divided by the feedback resistors R1 and R2, the transistor of the overcurrent limiting circuit 5 Lower the gate voltage of M7. Then, the drain potential of the transistor M7 increases, the current value of the current mirror circuit CM1 decreases, and the current of the current mirror circuit CM2 also decreases. As a result, the current value of the transistor M1 decreases. When the current value of the transistor M1 decreases, the current is limited.
The reason for taking the input of the differential input circuit 10 from the output feedback side is to more strongly limit the overcurrent as the output decreases.

更に出力電流を引き続けると入力電圧が出力電圧より高くなる。比較器9により入力電圧が出力電圧より高いことが検出されると、クロック制御回路2が図5のタイミングチャートに示すようにチャージポンプ回路1−1を動作させる。   If the output current is further pulled, the input voltage becomes higher than the output voltage. When the comparator 9 detects that the input voltage is higher than the output voltage, the clock control circuit 2 operates the charge pump circuit 1-1 as shown in the timing chart of FIG.

ここで、図5は図1に示した昇圧電源回路のタイミングチャートを示す図である。
図5において、各横軸は時間軸を示し、上段がスイッチSW1、次段がスイッチSW2、以下トランジスタM1、M2のゲート電圧、スイッチSW3、スイッチSW4及びスイッチSW8の論理レベル軸を示している。
FIG. 5 is a timing chart of the boost power supply circuit shown in FIG.
In FIG. 5, each horizontal axis represents a time axis, the upper stage is a switch SW1, the next stage is a switch SW2, the gate voltages of transistors M1 and M2, and the logical level axes of switches SW3, SW4 and SW8.

図1に示した誤差増幅回路3によるトランジスタM1、M2のON電圧制御を常時行うこととスイッチSW3を常時OFFすることとにより、過電流制御回路5の動作が常に有効となり入力及び出力電流制御を可能となる。入力電圧が出力電圧より高くなった時には、図3及び図6に示すような電流パスを最適な間隔で交互に繰り返すことになる。
図6は図1に示した昇圧電源回路の電流パスを示す図である。
By always performing ON voltage control of the transistors M1 and M2 by the error amplifying circuit 3 shown in FIG. 1 and constantly turning off the switch SW3, the operation of the overcurrent control circuit 5 is always effective, and input and output current control is performed. It becomes possible. When the input voltage becomes higher than the output voltage, current paths as shown in FIGS. 3 and 6 are alternately repeated at an optimal interval.
FIG. 6 is a diagram showing a current path of the boost power supply circuit shown in FIG.

すなわち、入力電圧が出力電圧より高くなった時は、まず、スイッチSW1及びSW8がONになると共に、スイッチSW2〜SW4がOFFになるので、電流パスはスイッチSW1→容量C1→トランジスタM1→接地となる(図3)。   That is, when the input voltage becomes higher than the output voltage, first, the switches SW1 and SW8 are turned on and the switches SW2 to SW4 are turned off, so that the current path is as follows: switch SW1 → capacitance C1 → transistor M1 → ground. (FIG. 3).

次に所定の時間経過後にスイッチSW1〜SW3がOFFになると共に、スイッチSW4、SW8がONになるので、電流パスはトランジスタM1→容量C1→スイッチSW4→容量C2となる(図6)。   Next, after a predetermined time elapses, the switches SW1 to SW3 are turned off and the switches SW4 and SW8 are turned on, so that the current path becomes transistor M1 → capacitance C1 → switch SW4 → capacitance C2 (FIG. 6).

以上に示すチャージポンプ回路1−1の駆動制御の結果、図7に示す特性を得ることができる。
図7は図1に示した昇圧電源回路の特性図であり、横軸が入力電流軸を示し、縦軸が出力電圧軸を示す。
出力電圧が入力電圧より低くなったところでチャージポンプ回路1−1の駆動制御が変わったことにより、昇圧率を下げて負荷の消費電力を大きく下げることができ、出力短絡時の入力電流も大幅に抑制できる。このため、本昇圧電電源回路は、負荷となる回路を過電流による発熱や破壊から守ることができる。
また、チャージポンプ回路1−1の起動時も図5に示す制御となるため、起動電流も制御できソフトスタート設計が可能となる。
As a result of the drive control of the charge pump circuit 1-1 described above, the characteristics shown in FIG. 7 can be obtained.
FIG. 7 is a characteristic diagram of the step-up power supply circuit shown in FIG. 1, in which the horizontal axis represents the input current axis and the vertical axis represents the output voltage axis.
When the drive control of the charge pump circuit 1-1 is changed when the output voltage becomes lower than the input voltage, the boosting rate can be lowered to greatly reduce the power consumption of the load, and the input current when the output is short-circuited is also greatly increased. Can be suppressed. For this reason, this step-up power supply circuit can protect a circuit serving as a load from heat generation and destruction due to overcurrent.
Further, since the control shown in FIG. 5 is also performed when the charge pump circuit 1-1 is started, the start-up current can be controlled, and a soft start design is possible.

次に本発明の昇圧電源回路の他の実施例について説明する。
図8は本発明の昇圧電源回路の他の実施例を示すブロック図である。
〔構成〕
本実施例では1.5倍昇圧回路の場合で説明する。
図8に示した昇圧電源回路と図1に示した昇圧電源回路との相違点は、チャージポンプ回路が異なる点である。
図8に示す昇圧電源回路は、チャージポンプ回路1−2と、過電流制限回路5と、起動電流制御回路11とで構成されている。
Next, another embodiment of the booster power supply circuit of the present invention will be described.
FIG. 8 is a block diagram showing another embodiment of the boost power supply circuit of the present invention.
〔Constitution〕
In this embodiment, the case of a 1.5 × booster circuit will be described.
The difference between the boosting power supply circuit shown in FIG. 8 and the boosting power supply circuit shown in FIG. 1 is that the charge pump circuit is different.
The boosting power supply circuit shown in FIG. 8 includes a charge pump circuit 1-2, an overcurrent limiting circuit 5, and a starting current control circuit 11.

起動電流制御回路11は、基準電圧を発生する基準電圧源7と、基準電圧源7からの基準電圧を所定の上昇率(例えば、0V〜定格電圧まで数百μs)で徐々に上昇させるソフトスタート回路8と、比較器9と、クロック制御回路2とで構成される。誤差増幅器120は、チャージポンプ回路1の出力電圧を分割する帰還抵抗R1、R2と、一方の入力端にソフトスタート回路8からの出力電圧が印加され、他方の入力端に帰還抵抗R1、R2の分岐点からの電圧が印加される差動入力回路3と、ゲートが差動入力回路3の出力端に接続されソースが接地されたトランジスタM6と、トランジスタM6のゲート−ドレイン間に接続された容量C5と、ゲートが差動入力回路3の出力端に接続されソースが接地されたトランジスタM6と、トランジスタM6のゲート−ドレイン間に接続された容量C5と、ゲートがトランジスタM6のドレインに接続されソースが共通に接続されたトランジスタM3〜M5と、トランジスタM5の両端に接続された電流源FIと、トランジスタM3のドレインに接続されたスイッチSW8とで構成される。   The starting current control circuit 11 includes a reference voltage source 7 that generates a reference voltage, and a soft start that gradually increases the reference voltage from the reference voltage source 7 at a predetermined rate of increase (for example, several hundred μs from 0 V to the rated voltage). The circuit 8, the comparator 9, and the clock control circuit 2 are included. The error amplifier 120 has feedback resistors R1 and R2 that divide the output voltage of the charge pump circuit 1, the output voltage from the soft start circuit 8 applied to one input terminal, and the feedback resistors R1 and R2 connected to the other input terminal. A differential input circuit 3 to which a voltage from a branch point is applied, a transistor M6 whose gate is connected to the output terminal of the differential input circuit 3 and whose source is grounded, and a capacitor connected between the gate and drain of the transistor M6 C5, a transistor M6 whose gate is connected to the output terminal of the differential input circuit 3 and whose source is grounded, a capacitor C5 connected between the gate and the drain of the transistor M6, and a gate whose source is connected to the drain of the transistor M6 Transistors M3 to M5 connected in common, a current source FI connected to both ends of the transistor M5, and a drain of the transistor M3 Composed of the connected switch SW8.

過電流制限回路5は、一方の入力(図では上側)が帰還抵抗R1、R2の分岐点に接続された差動入力回路10と、ゲートが差動入力回路10の出力端子に接続されソースが接地されたトランジスタM7と、トランジスタM7のドレイン−ゲート間に接続された容量C6と、一端(図では上側)が差動入力回路10の他方の入力(この場合下側)に接続され他端(この場合下側)が接地された抵抗R3と、抵抗R3に並列接続された容量C4とで構成されている。   The overcurrent limiting circuit 5 has a differential input circuit 10 with one input (upper side in the figure) connected to the branch point of the feedback resistors R1 and R2, and a gate connected to the output terminal of the differential input circuit 10 and a source. The grounded transistor M7, the capacitor C6 connected between the drain and gate of the transistor M7, and one end (the upper side in the figure) are connected to the other input (the lower side in this case) and the other end (the lower side in this case) In this case, the lower side is composed of a grounded resistor R3 and a capacitor C4 connected in parallel to the resistor R3.

チャージポンプ回路1−2は、容量C1と、容量C1の一端(図では右端)と出力の間に接続されたスイッチSW4と、一端(図では上端)がスイッチSW4に接続され、他端(この場合下端)が接地された容量C2と、一端(図では左端)が容量C1の一端に接続されたスイッチSW7と、一端(図では左端)がスイッチSW7に接続された容量C3と、容量C3の一端(図では左端)と入力との間に接続されたスイッチSW5と、容量C1の他端(この場合左端)と入力との間に接続されたスイッチSW3と、容量C3の他端(この場合右端)と入力との間に接続されたスイッチSW1と、容量C3の他端と出力との間に接続されたスイッチSW6と、ドレインが容量C1の他端に接続されソースが接地されたトランジスタM1と、トランジスタM1のゲートと接地との間に接続されたスイッチSW2とで構成され、スイッチSW1、SW3、SW5がONになると、容量C2の一端に出力電圧が発生するようになっている。   The charge pump circuit 1-2 has a capacitor C1, a switch SW4 connected between one end (right end in the figure) and the output of the capacitor C1, one end (upper end in the figure) connected to the switch SW4, and the other end (this In this case, the capacitor C2 whose lower end is grounded, the switch SW7 whose one end (left end in the figure) is connected to one end of the capacitor C1, the capacitor C3 whose one end (left end in the figure) is connected to the switch SW7, and the capacitor C3 A switch SW5 connected between one end (the left end in the figure) and the input, a switch SW3 connected between the other end (the left end in this case) and the input of the capacitor C1, and the other end of the capacitor C3 (in this case) Switch SW1 connected between the right end) and the input, switch SW6 connected between the other end of the capacitor C3 and the output, and a transistor M1 whose drain is connected to the other end of the capacitor C1 and whose source is grounded. And the tiger Is composed of a gate of the registers M1 and switch SW2 connected between the ground and the switch SW1, SW3, SW5 is turned ON, one end to the output voltage of the capacitor C2 is adapted to generate.

〔動作〕
まず、比較器9により入力電圧と出力電圧とが比較される。
入力電圧が出力電圧より低い時は、クロック制御回路2により図9に示すようにチャージポンプ回路1内のSW1〜SW8と、トランジスタM1、M2とを動作させる。
[Operation]
First, the comparator 9 compares the input voltage with the output voltage.
When the input voltage is lower than the output voltage, the clock control circuit 2 operates SW1 to SW8 in the charge pump circuit 1 and the transistors M1 and M2 as shown in FIG.

ここで、図9は図8に示した昇圧電源回路のタイミングチャートである。
図9において、各横軸は時間軸を示し、上段がスイッチSW1、次段がスイッチSW2、以下トランジスタM1、M2のゲート電圧、スイッチSW3〜スイッチSW8の論理レベル軸を示している。
Here, FIG. 9 is a timing chart of the step-up power supply circuit shown in FIG.
In FIG. 9, each horizontal axis represents a time axis, the upper stage represents the switch SW1, the next stage represents the switch SW2, the gate voltages of the transistors M1 and M2, and the logic level axes of the switches SW3 to SW8.

図10、図11は図8に示した昇圧電源回路の電流パスを示す図である。
図10に示す電流パスの状態(スイッチSW1、SW7、SW8がONで、スイッチSW2〜6がOFF)の時に、誤差増幅器120(図8参照)によりトランジスタM1がONになるように電圧が制御され、容量C1及び容量C2への充電電流が制御される。すなわち、電流はスイッチSW1→容量C3→スイッチSW7→容量C1→トランジスタM1→接地の順に流れる。
10 and 11 are diagrams showing current paths of the boost power supply circuit shown in FIG.
In the current path state shown in FIG. 10 (switches SW1, SW7, SW8 are ON and switches SW2-6 are OFF), the voltage is controlled by error amplifier 120 (see FIG. 8) so that transistor M1 is turned ON. The charging current to the capacitor C1 and the capacitor C2 is controlled. That is, the current flows in the order of the switch SW1, the capacitor C3, the switch SW7, the capacitor C1, the transistor M1, and the ground.

図11に示す電流パスの状態(スイッチSW1、SW7、SW8がOFFで、スイッチSW2〜6がON)の時に、容量C1及び容量C3に充電制御された電荷が容量C2に充電され。結果的に帰還抵抗R1、R2の分岐点の電圧と基準電圧源7の電圧とで設定される任意の出力電圧が得られる。
出力電流を引き続け、ある出力電流値に到達すると、誤差増幅器120(図8参照)の後段に接続された過電流制限回路5によりチャージポンプ回路1−2内のトランジスタM1、M2のゲート電圧に制限がかけられ、容量C1及び容量C3の充電電流が制限されるので結果的に出力電圧が低下していく。
In the state of the current path shown in FIG. 11 (switches SW1, SW7, SW8 are OFF and switches SW2-6 are ON), the charge controlled to be charged in the capacitors C1 and C3 is charged in the capacitor C2. As a result, an arbitrary output voltage set by the voltage at the branch point of the feedback resistors R1 and R2 and the voltage of the reference voltage source 7 is obtained.
When the output current continues to be reached and reaches a certain output current value, the overcurrent limiting circuit 5 connected to the subsequent stage of the error amplifier 120 (see FIG. 8) sets the gate voltages of the transistors M1 and M2 in the charge pump circuit 1-2. Limitation is applied and the charging currents of the capacitors C1 and C3 are limited. As a result, the output voltage decreases.

このような状態で更に出力電流を引き続けると入力電圧が出力電圧より高くなる。比較器9により入力電圧が出力電圧より高いことが検出されると、クロック制御回路2が図12のタイミングチャートに示すようにチャージポンプ回路1−2を動作させる。
図12は図8に示した昇圧電源回路のタイミングチャートである。
誤差増幅器120によるトランジスタM1、M2のON電圧制御を常時行うことと、スイッチSW3、SW4、SW5を常時OFFすることとし、スイッチSW7を常時ONすることにより、過電流制御回路5の動作が常に有効となり入力及び出力電流制御を可能となる。入力電圧が出力電圧より高くなった時の電流パスは図10、図13となる。
If the output current is further pulled in such a state, the input voltage becomes higher than the output voltage. When the comparator 9 detects that the input voltage is higher than the output voltage, the clock control circuit 2 operates the charge pump circuit 1-2 as shown in the timing chart of FIG.
FIG. 12 is a timing chart of the boosting power supply circuit shown in FIG.
The operation of the overcurrent control circuit 5 is always effective by always performing ON voltage control of the transistors M1 and M2 by the error amplifier 120, always turning off the switches SW3, SW4, and SW5, and always turning on the switch SW7. Thus, input and output current control becomes possible. The current path when the input voltage becomes higher than the output voltage is shown in FIGS.

図10に示した電流パスの状態の時(スイッチSW1、SW7、SW8がON、スイッチSW2〜SW6がOFF)に容量C1、C3への充電電流が制御される。すなわち、電流パスは、スイッチSW1→容量C3→スイッチSW7→容量C1→トランジスタM1→接地となる。   In the current path state shown in FIG. 10 (switches SW1, SW7, SW8 are ON, and switches SW2-SW6 are OFF), the charging currents to the capacitors C1, C3 are controlled. That is, the current path is as follows: switch SW1 → capacitance C3 → switch SW7 → capacitance C1 → transistor M1 → ground.

図13に示した電流パスの状態の時(スイッチSW1、SW6〜SW8がON、スイッチSW2〜SW5がOFF)に容量C1、C3に充電された電荷が容量C2に充電される。すなわち、電流パスは、トランジスタM1→容量C1→スイッチSW7→容量C3→スイッチSW6→容量C2となる。   In the state of the current path shown in FIG. 13 (switches SW1, SW6 to SW8 are ON, and switches SW2 to SW5 are OFF), the charges charged in the capacitors C1 and C3 are charged into the capacitor C2. That is, the current path is as follows: transistor M1 → capacitance C1 → switch SW7 → capacitance C3 → switch SW6 → capacitance C2.

以上に示すチャージポンプ回路1−2の駆動制御の結果、図14に示す特性を得ることができる。
図14は図8に示した昇圧電源回路の特性図であり、横軸が入力電流軸を示し、縦軸が出力電圧軸を示す。
出力電圧が入力電圧より低くなったところでチャージポンプ回路1−2の駆動制御が変わったことにより昇圧率を下げて負荷の消費電力を大きく下げることができ、出力短絡時の入力電流も大幅に抑制できる。この結果、負荷となる回路を過電流による発熱や破壊から守ることができる。
また、チャージポンプ回路1−2の起動時も図5に示す制御と同様となるため、起動電流も制御できソフトスタート設計が可能となる。
As a result of the drive control of the charge pump circuit 1-2 described above, the characteristics shown in FIG. 14 can be obtained.
FIG. 14 is a characteristic diagram of the step-up power supply circuit shown in FIG. 8. The horizontal axis indicates the input current axis, and the vertical axis indicates the output voltage axis.
When the output voltage becomes lower than the input voltage, the drive control of the charge pump circuit 1-2 is changed, so that the step-up rate can be lowered and the power consumption of the load can be greatly reduced, and the input current when the output is short-circuited is greatly suppressed. it can. As a result, the load circuit can be protected from heat generation and destruction due to overcurrent.
Further, since the charge pump circuit 1-2 is activated at the same time as the control shown in FIG. 5, the activation current can also be controlled, and a soft start design is possible.

本発明は、昇圧電源回路であるため、メモリの電源、メモリを用いた電子機器、電子機器を用いた製造装置、機械製品、自動車、船舶、航空機等産業全般に利用することができる。   Since the present invention is a step-up power supply circuit, it can be used in general industries such as a memory power supply, an electronic device using the memory, a manufacturing apparatus using the electronic device, a mechanical product, an automobile, a ship, and an aircraft.

本発明の昇圧方法を適用した昇圧電源回路の一実施例を示すブロック図である。It is a block diagram which shows one Example of the pressure | voltage rise power supply circuit to which the pressure | voltage rise method of this invention is applied. 図1に示した昇圧電源回路のタイミングチャートを示す図である。FIG. 2 is a diagram showing a timing chart of the boost power supply circuit shown in FIG. 1. 図1に示した昇圧電源回路の動作時の電流パスを示す図である。FIG. 2 is a diagram showing a current path during operation of the boost power supply circuit shown in FIG. 1. 図1に示した昇圧電源回路の動作時の電流パスを示す図である。FIG. 2 is a diagram showing a current path during operation of the boost power supply circuit shown in FIG. 1. 図1に示した昇圧電源回路のタイミングチャートを示す図である。FIG. 2 is a diagram showing a timing chart of the boost power supply circuit shown in FIG. 1. 図1に示した昇圧電源回路の電流パスを示す図である。FIG. 2 is a diagram showing a current path of the boost power supply circuit shown in FIG. 1. 図1に示した昇圧電源回路の特性図である。FIG. 2 is a characteristic diagram of the boost power supply circuit shown in FIG. 1. 本発明の昇圧電源回路の他の実施例を示すブロック図である。It is a block diagram which shows the other Example of the step-up power supply circuit of this invention. 図8に示した昇圧電源回路のタイミングチャートである。FIG. 9 is a timing chart of the boost power supply circuit shown in FIG. 8. 図8に示した昇圧電源回路の電流パスを示す図である。FIG. 9 is a diagram showing a current path of the boost power supply circuit shown in FIG. 8. 図8に示した昇圧電源回路の電流パスを示す図である。FIG. 9 is a diagram showing a current path of the boost power supply circuit shown in FIG. 8. 図8に示した昇圧電源回路のタイミングチャートである。FIG. 9 is a timing chart of the boost power supply circuit shown in FIG. 8. 図8に示した昇圧電源回路の電流パスを示す図である。FIG. 9 is a diagram showing a current path of the boost power supply circuit shown in FIG. 8. 図8に示した昇圧電源回路の特性図である。FIG. 9 is a characteristic diagram of the boost power supply circuit shown in FIG. 8. 昇圧電源回路の従来例を示すブロック図である。It is a block diagram which shows the prior art example of a step-up power supply circuit. 図15に示した昇圧電源回路のタイミングチャートである。16 is a timing chart of the boost power supply circuit shown in FIG. 図15に示した昇圧電源回路の各状態における電流パスを示す図である。FIG. 16 is a diagram showing a current path in each state of the boost power supply circuit shown in FIG. 15. 図15に示した昇圧電源回路の各状態における電流パスを示す図である。FIG. 16 is a diagram showing a current path in each state of the boost power supply circuit shown in FIG. 15. 図15に示した昇圧電源回路の特性図である。FIG. 16 is a characteristic diagram of the boost power supply circuit shown in FIG. 15.

符号の説明Explanation of symbols

1−1、1−2 チャージポンプ回路
2 クロック制御回路
3、10 差動入力回路
5 過電流制限回路
6 発振回路
7 基準電圧源
8 ソフトスタート回路
9 比較器
11、110 起動電流制御回路
120 誤差増幅器
C1〜C6 容量
M1、M2、M6、M7 NchMOSトランジスタ(トランジスタ)
M3〜M5 PchMOSトランジスタ(トランジスタ)
R1〜R3 抵抗
SW1〜SW8 スイッチ
1-1, 1-2 Charge pump circuit 2 Clock control circuit 3, 10 Differential input circuit 5 Overcurrent limiting circuit 6 Oscillation circuit 7 Reference voltage source 8 Soft start circuit 9 Comparator 11, 110 Start-up current control circuit 120 Error amplifier C1-C6 Capacitance M1, M2, M6, M7 NchMOS transistor (transistor)
M3-M5 PchMOS transistor (transistor)
R1-R3 resistance SW1-SW8 switch

Claims (4)

抵抗を介して負帰還をかけた誤差増幅器と過電流を制限する過電流制限回路でチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御して固定出力を得る昇圧電源回路において、
入力電圧と出力電圧とを比較する比較器と、
該比較器の出力に応じて前記チャージポンプ回路の起動電流を制御するためのクロック制御回路とを備えた起動電流制限回路を有することを特徴とする昇圧電源回路。
The charge amplifier is controlled by controlling the gate voltage of a transistor provided between a capacitor and GND, which is a charge path of a charge pump circuit, by an error amplifier that performs negative feedback through a resistor and an overcurrent limiting circuit that limits overcurrent. In a boost power supply circuit that obtains a fixed output by controlling the input current of the pump circuit,
A comparator that compares the input voltage with the output voltage;
A boosting power supply circuit comprising a starting current limiting circuit including a clock control circuit for controlling a starting current of the charge pump circuit in accordance with an output of the comparator.
抵抗を介して負帰還をかけた誤差増幅器と過電流を制限する過電流制限回路でチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御する起動電流制御回路と、過電流を制限する過電流制限回路とを有することで固定出力を得る昇圧電源回路において、
起動電流制御回路は、所定の周波数で発振する発振回路と、
該発振回路の発振周波数に基づいてクロックパルスを生成するクロック制御回路と、
入力電圧と前記チャージポンプ回路の出力電圧とを比較し、前記入力電圧が前記出力電圧より低くなると前記クロック制御回路により前記チャージポンプ回路の駆動を制御して電流パスを変えることで過電流制限させる比較器とを備えたことを特徴とする昇圧電源回路。
The charge amplifier is controlled by controlling the gate voltage of a transistor provided between a capacitor and GND, which is a charge path of a charge pump circuit, by an error amplifier that performs negative feedback through a resistor and an overcurrent limiting circuit that limits overcurrent. In a boost power supply circuit that obtains a fixed output by having a starting current control circuit that controls an input current of a pump circuit and an overcurrent limiting circuit that limits overcurrent,
The starting current control circuit includes an oscillation circuit that oscillates at a predetermined frequency,
A clock control circuit for generating a clock pulse based on the oscillation frequency of the oscillation circuit;
The input voltage is compared with the output voltage of the charge pump circuit, and when the input voltage becomes lower than the output voltage, the clock control circuit controls the drive of the charge pump circuit to change the current path, thereby limiting overcurrent. A step-up power supply circuit comprising a comparator.
抵抗を介して負帰還をかけた誤差増幅器と過電流制限回路により過電流を制限しチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御することで固定出力を得る昇圧方法において、
比較器により入力電圧と出力電圧とを比較し、クロックパルス制御回路により、該比較器の出力に応じて前記チャージポンプ回路の起動電流を制御することを特徴とする昇圧方法。
The overcurrent is limited by an error amplifier to which negative feedback is applied via a resistor and an overcurrent limit circuit, and the charge voltage is controlled by controlling the gate voltage of the transistor provided between the capacitor and GND which is the charge path of the charge pump circuit. In a boosting method for obtaining a fixed output by controlling the input current of the pump circuit,
A boosting method, wherein a comparator compares an input voltage with an output voltage, and a clock pulse control circuit controls a starting current of the charge pump circuit according to an output of the comparator.
抵抗を介して負帰還をかけた誤差増幅器と過電流制限回路により過電流を制限してチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御することで固定出力を得る昇圧方法において、
発振回路により所定の周波数で発振し、
クロック制御回路により該発振回路の発振周波数に基づいてクロックパルスを生成し、
比較器により入力電圧と前記チャージポンプ回路の出力電圧とを比較し、前記入力電圧が前記出力電圧より低くなると前記クロック制御回路により前記チャージポンプ回路の駆動を制御して電流パスを変えることで過電流制限電流を減少させることを特徴とする昇圧方法。
By controlling the gate voltage of the transistor provided between the capacitor, which is the charge path of the charge pump circuit, and the GND by limiting the overcurrent by the error amplifier and negative current feedback through the resistor and the overcurrent limiting circuit. In a boosting method for obtaining a fixed output by controlling the input current of the charge pump circuit,
Oscillates at a predetermined frequency by the oscillation circuit,
A clock control circuit generates a clock pulse based on the oscillation frequency of the oscillation circuit,
The comparator compares the input voltage with the output voltage of the charge pump circuit. When the input voltage becomes lower than the output voltage, the clock control circuit controls the drive of the charge pump circuit to change the current path. A voltage boosting method characterized by reducing a current limiting current.
JP2005204186A 2005-07-13 2005-07-13 Boost power supply circuit and boost method Expired - Fee Related JP4848692B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005204186A JP4848692B2 (en) 2005-07-13 2005-07-13 Boost power supply circuit and boost method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005204186A JP4848692B2 (en) 2005-07-13 2005-07-13 Boost power supply circuit and boost method

Publications (2)

Publication Number Publication Date
JP2007028726A JP2007028726A (en) 2007-02-01
JP4848692B2 true JP4848692B2 (en) 2011-12-28

Family

ID=37788766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005204186A Expired - Fee Related JP4848692B2 (en) 2005-07-13 2005-07-13 Boost power supply circuit and boost method

Country Status (1)

Country Link
JP (1) JP4848692B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5417722B2 (en) * 2008-03-14 2014-02-19 株式会社リコー Charge pump circuit
JP2011223829A (en) 2010-04-14 2011-11-04 Rohm Co Ltd Control circuit for negative voltage charge pump circuit, negative voltage charge pump circuit, and electronic device and audio system each employing them
CN110492735B (en) * 2019-09-11 2021-06-01 上海南芯半导体科技有限公司 Capacitor self-checking and soft-start circuit of charge pump and implementation method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003333831A (en) * 2002-05-15 2003-11-21 Ricoh Co Ltd Power supply circuit
JP4181441B2 (en) * 2003-04-14 2008-11-12 株式会社リコー DC-DC converter

Also Published As

Publication number Publication date
JP2007028726A (en) 2007-02-01

Similar Documents

Publication Publication Date Title
JP4966592B2 (en) Power circuit
JP4473669B2 (en) Constant voltage circuit, constant current source, amplifier and power supply circuit using the constant voltage circuit
JP4895694B2 (en) Power circuit
JP4997891B2 (en) DC-DC converter and control method of DC-DC converter
US8098057B2 (en) Constant voltage circuit including supply unit having plural current sources
JP2010068565A (en) Circuit and method for controlling charge pump circuit, and power supply circuit utilizing same
US7608946B2 (en) Boosting circuit and integrated circuit having the same
JP2007020268A (en) Power supply circuit
JP2003299348A (en) Power supply device and its portable equipment provided therewith
JP4673046B2 (en) Switching power supply
JP2006136134A (en) Charge pumping circuit
JP2011193579A (en) Semiconductor device
JP5056221B2 (en) Soft start circuit and DC-DC converter
JP2007089278A (en) Dc-dc converter
JP2007244156A (en) Switching regulator
WO2012144116A1 (en) Charge-pump type dc-dc converter
JP2005354860A (en) Controller of step-up voltage dc-dc converter
JP5894565B2 (en) Regulator and switch device
JP4848692B2 (en) Boost power supply circuit and boost method
JP2008099481A (en) Charge pump circuit
JP2003088103A (en) Charge pump system power circuit
JP5068631B2 (en) Constant voltage circuit
JP4487703B2 (en) Switching power supply
KR20050018356A (en) Apparatus and method for controlling boosted voltage
JP5499431B2 (en) Triangular wave generation circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110919

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111003

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees