JP2007244156A - Switching regulator - Google Patents
Switching regulator Download PDFInfo
- Publication number
- JP2007244156A JP2007244156A JP2006066350A JP2006066350A JP2007244156A JP 2007244156 A JP2007244156 A JP 2007244156A JP 2006066350 A JP2006066350 A JP 2006066350A JP 2006066350 A JP2006066350 A JP 2006066350A JP 2007244156 A JP2007244156 A JP 2007244156A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- output
- synchronous
- reverse current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 100
- 238000001514 detection method Methods 0.000 claims abstract description 58
- 239000003990 capacitor Substances 0.000 claims abstract description 42
- 238000009499 grossing Methods 0.000 claims abstract description 39
- 230000000295 complement effect Effects 0.000 claims description 14
- 238000007599 discharging Methods 0.000 claims description 12
- 230000010356 wave oscillation Effects 0.000 claims description 11
- 102100028085 Glycylpeptide N-tetradecanoyltransferase 1 Human genes 0.000 abstract description 41
- 101000578329 Homo sapiens Glycylpeptide N-tetradecanoyltransferase 1 Proteins 0.000 abstract description 41
- 101100463355 Arabidopsis thaliana NMT3 gene Proteins 0.000 abstract description 20
- 101100416886 Papaver somniferum RNMT gene Proteins 0.000 abstract description 20
- 101100241858 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) OAC1 gene Proteins 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 101150092906 pmt1 gene Proteins 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 8
- 102100023122 Glycylpeptide N-tetradecanoyltransferase 2 Human genes 0.000 description 3
- 101000979544 Homo sapiens Glycylpeptide N-tetradecanoyltransferase 2 Proteins 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、降圧同期整流型のスイッチングレギュレータに関し、特に、出力の高速過度応答とスイッチング素子のアバランシェ破壊を改善したスイッチングレギュレータに関する。 The present invention relates to a step-down synchronous rectification type switching regulator, and more particularly, to a switching regulator that improves high-speed output transient response and avalanche breakdown of a switching element.
ノートパソコン等の電子機器には、定電圧電源として例えばＩＣ化された降圧同期整流型のスイッチングレギュレータが使用されている（例えば、特許文献１参照）。図７はこのような従来のスイッチングレギュレータの構成を示す回路図である。 Electronic devices such as notebook personal computers use step-down synchronous rectification switching regulators that are integrated into ICs, for example, as constant voltage power supplies (see, for example, Patent Document 1). FIG. 7 is a circuit diagram showing the configuration of such a conventional switching regulator.
図７に示すスイッチングレギュレータは、電源入力端子Ｔｉに接続されたスイッチング素子であるＰチャネルの出力ＭＯＳトランジスタＰＭＴ１と同期スイッチング素子であるＮチャネルの同期出力ＭＯＳトランジスタＮＭＴ１の直列回路を有し、それらの接続点であるＡ点のＤＣ／ＤＣ出力端子Ｔｏ側にインダクタＬ１および平滑コンデンサＣ１の直列回路が接続された構成を有している。ＤＣ／ＤＣ出力端子Ｔｏの出力電圧は電圧検出用抵抗Ｒ１とＲ２により分圧され、その分圧された電圧が検出電圧としてエラーアンプＱ１に入力され、基準電圧との誤差が増幅される。エラーアンプＱ１の出力は三角波発振回路１からの三角波とＰＷＭコンパレータＱ２で比較され、ＰＷＭコンパレータＱ２からエラーアンプＱ１の出力に応じたデューティ比のＰＷＭパルスが出力される。ドライバ２，３はそのＰＷＭパルスにより各々の出力ＭＯＳトランジスタＰＭＴ１、同期出力ＭＯＳトランジスタＮＭＴ１を駆動する。
The switching regulator shown in FIG. 7 has a series circuit of a P-channel output MOS transistor PMT1 which is a switching element connected to a power input terminal Ti and an N-channel synchronous output MOS transistor NMT1 which is a synchronous switching element. A series circuit of an inductor L1 and a smoothing capacitor C1 is connected to the DC / DC output terminal To side of the point A which is a connection point. The output voltage of the DC / DC output terminal To is divided by the voltage detection resistors R1 and R2, and the divided voltage is input to the error amplifier Q1 as a detection voltage, and an error from the reference voltage is amplified. The output of the error amplifier Q1 is compared with the triangular wave from the triangular wave oscillation circuit 1 by the PWM comparator Q2, and the PWM comparator Q2 outputs a PWM pulse with a duty ratio corresponding to the output of the error amplifier Q1. The
図８は図７に示す従来のスイッチングレギュレータの動作を示すタイミングチャートである。ここでは、エラーアンプＱ１へ入力する基準電圧、ＤＣ／ＤＣ出力、出力ＭＯＳトランジスタＰＭＴ１および同期出力ＭＯＳトランジスタＮＭＴ１のゲート電圧、インダクタＬ１に流れるインダクタ電流、およびＡ点の電圧を示している。 FIG. 8 is a timing chart showing the operation of the conventional switching regulator shown in FIG. Here, the reference voltage input to the error amplifier Q1, the DC / DC output, the gate voltage of the output MOS transistor PMT1 and the synchronous output MOS transistor NMT1, the inductor current flowing through the inductor L1, and the voltage at the point A are shown.
ＰＷＭコンパレータＱ２は、エラーアンプＱ１の出力を三角波と比較することで、出力ＭＯＳトランジスタＰＭＴ１、同期出力ＭＯＳトランジスタＮＭＴ１を駆動するオン（ＯＮ）デューティを決定する信号をドライバ２，３に出力する。これにより、基準電圧と、エラーアンプＱ１に入力される電圧検出用抵抗Ｒ１，Ｒ２により分圧された検出電圧が等しくなるように制御され、出力電圧が一定に保たれる。
しかしながら、上記のような従来のスイッチングレギュレータにおいては、基準電圧を変化させてＤＣ／ＤＣ出力電圧をそれまでとは異なる低い電圧に設定しようとしたとき、図８に示すように、同期出力ＭＯＳトランジスタＮＭＴ１がオンし続けるため、インダクタ電流は平滑コンデンサＣ１から同期出力ＭＯＳトランジスタＮＭＴ１を経由してグランドへ流れることになる。このとき、出力の設定電圧と平滑コンデンサＣ１の容量によるが、インダクタ電流は負側に大きく増え続ける。そして、設定電圧まで出力電圧が低下し、再び定常状態の制御が始まると、同期出力ＭＯＳトランジスタＮＭＴ１がオフ（ＯＦＦ）するものの、インダクタ電流が流れ続けようとしてＡ点に付随する浮遊容量に流れ込み、出力ＭＯＳトランジスタＰＭＴ１のボディダイオード経由でインダクタ電流が電源側へ流れる前にＡ点の電圧が高電圧に跳ね上がる。このときの電圧値によっては、同期出力ＭＯＳトランジスタＮＭＴ１のアバランシェ耐圧を超えて、ドレイン接合にダメージを与え、場合によっては破壊することがあるという問題点がある。このことは、負荷が急に軽くなった場合も同様である。 However, in the conventional switching regulator as described above, when an attempt is made to set the DC / DC output voltage to a different low voltage by changing the reference voltage, a synchronous output MOS transistor as shown in FIG. Since NMT1 is kept on, the inductor current flows from the smoothing capacitor C1 to the ground via the synchronous output MOS transistor NMT1. At this time, depending on the output setting voltage and the capacitance of the smoothing capacitor C1, the inductor current continues to increase greatly to the negative side. When the output voltage decreases to the set voltage and the steady state control is started again, the synchronous output MOS transistor NMT1 is turned off, but the inductor current continues to flow and flows into the stray capacitance associated with the point A. The voltage at point A jumps to a high voltage before the inductor current flows to the power supply side via the body diode of the output MOS transistor PMT1. Depending on the voltage value at this time, there is a problem that the avalanche breakdown voltage of the synchronous output MOS transistor NMT1 may be exceeded and the drain junction may be damaged and possibly destroyed. This is the same when the load suddenly becomes light.
特許文献１では、同期出力ＭＯＳトランジスタを制御することで、同期出力ＭＯＳトランジスタを経由してグランドへ流れる電流を遮断しているが、出力電圧を高速で変化させるようなアプリケーション（例えばＷ−ＣＤＭＡ方式のＰＡ（パワーアンプ）用電源などの場合）では、平滑コンデンサの電荷が抜ける経路は電圧検出用抵抗しかなく、一般にこの電圧検出用抵抗は変換効率を確保するためにできるだけ無効電流を減らすように数ｋΩから数百ｋΩの高抵抗値となっており、出力電圧が設定電圧になるまで時間がかかってしまう。 In Patent Document 1, by controlling the synchronous output MOS transistor, the current flowing to the ground via the synchronous output MOS transistor is cut off. However, an application that changes the output voltage at high speed (for example, W-CDMA system) In the case of PA (power amplifier) power supplies, etc.), the path through which the charge of the smoothing capacitor is removed is only the voltage detection resistor. In general, this voltage detection resistor reduces the reactive current as much as possible to ensure the conversion efficiency. It has a high resistance value of several kΩ to several hundred kΩ, and it takes time until the output voltage reaches the set voltage.
本発明は、このような点に鑑みてなされたものであり、基準電圧を変化させたときや負荷が急に軽くなったときに、同期出力ＭＯＳトランジスタ経由でグランドへ流れる電流を遮断することができ、同期出力ＭＯＳトランジスタがアバランシェ耐圧を超える電圧を印加されて破壊するのを防止できるスイッチングレギュレータを提供することを目的とする。 The present invention has been made in view of these points, and can cut off the current flowing to the ground via the synchronous output MOS transistor when the reference voltage is changed or the load is suddenly reduced. Another object of the present invention is to provide a switching regulator capable of preventing a synchronous output MOS transistor from being damaged by being applied with a voltage exceeding an avalanche breakdown voltage.
本発明では上記課題を解決するために、電源入力端子にスイッチング駆動される出力ＭＯＳトランジスタと同期出力ＭＯＳトランジスタの直列回路が接続され、それらの接続点の出力側にインダクタおよび平滑コンデンサの直列回路が接続された降圧同期整流型のスイッチングレギュレータにおいて、スイッチングレギュレータの出力電圧を検出した検出電圧と基準電圧との誤差を増幅するエラーアンプと、前記エラーアンプの出力と三角波発振回路からの三角波とを比較し、前記エラーアンプの出力に応じたデューティ比のパルスを出力するＰＷＭコンパレータと、前記ＰＷＭコンパレータの出力パルスにより前記出力ＭＯＳトランジスタと前記同期出力ＭＯＳトランジスタを駆動するそれぞれのドライバと、前記同期出力ＭＯＳトランジスタに流れる逆電流を検出する逆電流検出手段と、前記平滑コンデンサの電荷を放電させる放電素子と、を備え、前記逆電流検出手段が前記同期出力ＭＯＳトランジスタの逆電流を検出したときに前記放電素子を通して前記平滑コンデンサの電荷を放電させることを特徴とするスイッチングレギュレータが提供される。 In the present invention, in order to solve the above-described problem, a series circuit of an output MOS transistor and a synchronous output MOS transistor that are switching-driven is connected to a power supply input terminal, and a series circuit of an inductor and a smoothing capacitor is provided at the output side of these connection points. In the connected step-down synchronous rectification type switching regulator, compare the error amplifier that amplifies the error between the detected voltage that detects the output voltage of the switching regulator and the reference voltage, and the output of the error amplifier and the triangular wave from the triangular wave oscillation circuit A PWM comparator that outputs a pulse with a duty ratio corresponding to the output of the error amplifier, a driver that drives the output MOS transistor and the synchronous output MOS transistor by the output pulse of the PWM comparator, and the synchronous output MOS Transi Reverse current detection means for detecting a reverse current flowing through the capacitor, and a discharge element for discharging the charge of the smoothing capacitor, and the discharge when the reverse current detection means detects the reverse current of the synchronous output MOS transistor A switching regulator is provided that discharges the charge of the smoothing capacitor through an element.
このようなスイッチングレギュレータによれば、同期出力ＭＯＳトランジスタの逆電流を検出したときに放電素子を通して平滑コンデンサの電荷を放電させるので、基準電圧を変化させたときや負荷が急に軽くなったときに、同期出力ＭＯＳトランジスタ経由でグランドへ流れる電流を遮断することができ、同期出力ＭＯＳトランジスタがアバランシェ耐圧を超えて破壊するのを防止できる。 According to such a switching regulator, when the reverse current of the synchronous output MOS transistor is detected, the charge of the smoothing capacitor is discharged through the discharge element. Therefore, when the reference voltage is changed or the load is suddenly reduced. The current flowing to the ground via the synchronous output MOS transistor can be cut off, and the synchronous output MOS transistor can be prevented from being destroyed beyond the avalanche breakdown voltage.
また、本発明では上記課題を解決するために、電源入力端子にスイッチング駆動される出力ＭＯＳトランジスタと同期出力ＭＯＳトランジスタの直列回路が接続され、それらの接続点の出力側にインダクタおよび平滑コンデンサの直列回路が接続された降圧同期整流型のスイッチングレギュレータにおいて、スイッチングレギュレータの出力電圧を検出した検出電圧と基準電圧との誤差を増幅するエラーアンプと、前記エラーアンプの出力と三角波発振回路からの三角波とを比較し、前記エラーアンプの出力に応じたデューティ比のパルスを出力するＰＷＭコンパレータと、前記ＰＷＭコンパレータの出力パルスにより前記出力ＭＯＳトランジスタと前記同期出力ＭＯＳトランジスタを駆動するそれぞれのドライバと、前記エラーアンプの出力を基準値と比較する電荷放電用コンパレータと、前記平滑コンデンサの電荷を放電させる放電素子と、を備え、前記電荷放電用コンパレータにより前記エラーアンプの出力が前記基準値より低いと判断されたときに前記放電素子を通して前記平滑コンデンサの電荷を放電させることを特徴とするスイッチングレギュレータが提供される。 Further, in the present invention, in order to solve the above-mentioned problem, a series circuit of an output MOS transistor and a synchronous output MOS transistor that are switched and driven is connected to the power input terminal, and an inductor and a smoothing capacitor are connected in series at the output side of these connection points. In a step-down synchronous rectification type switching regulator to which a circuit is connected, an error amplifier that amplifies an error between a detection voltage obtained by detecting an output voltage of the switching regulator and a reference voltage, an output of the error amplifier, and a triangular wave from a triangular wave oscillation circuit A PWM comparator that outputs a pulse with a duty ratio according to the output of the error amplifier, each driver that drives the output MOS transistor and the synchronous output MOS transistor by the output pulse of the PWM comparator, and the error Amplifier out And a discharge element for discharging the charge of the smoothing capacitor, and when the output of the error amplifier is determined to be lower than the reference value by the charge discharge comparator A switching regulator is provided that discharges the charge of the smoothing capacitor through the discharge element.
このようなスイッチングレギュレータによれば、エラーアンプの出力が基準値より低いと判断されたときに放電素子を通して平滑コンデンサの電荷を放電させるので、基準電圧を変化させたときや負荷が急に軽くなったときに、同期出力ＭＯＳトランジスタ経由でグランドへ流れる電流を遮断することができ、同期出力ＭＯＳトランジスタがアバランシェ耐圧を超えて破壊するのを防止できる。 According to such a switching regulator, when the output of the error amplifier is determined to be lower than the reference value, the charge of the smoothing capacitor is discharged through the discharge element, so that the load is suddenly reduced when the reference voltage is changed. In this case, the current flowing to the ground via the synchronous output MOS transistor can be cut off, and the synchronous output MOS transistor can be prevented from being destroyed beyond the avalanche breakdown voltage.
また、本発明では上記課題を解決するために、電源入力端子にスイッチング駆動される出力ＭＯＳトランジスタと同期出力ＭＯＳトランジスタの直列回路が接続され、それらの接続点の出力側にインダクタおよび平滑コンデンサの直列回路が接続された降圧同期整流型のスイッチングレギュレータにおいて、スイッチングレギュレータの出力電圧を検出した検出電圧と基準電圧との誤差を増幅するエラーアンプと、前記検出電圧と前記基準電圧とを比較して前記エラーアンプと相補型出力をする相補型アンプと、前記エラーアンプの出力と三角波発振回路からの三角波とを比較し、前記エラーアンプの出力に応じたデューティ比のパルスを出力するＰＷＭコンパレータと、前記ＰＷＭコンパレータの出力パルスにより前記出力ＭＯＳトランジスタと前記同期出力ＭＯＳトランジスタを駆動するそれぞれのドライバと、前記同期出力ＭＯＳトランジスタに流れる逆電流を検出する逆電流検出手段と、前記平滑コンデンサの電荷を放電させる放電素子と、を備え、前記逆電流検出手段が前記同期出力ＭＯＳトランジスタの逆電流を検出したときに前記相補型アンプの出力により前記放電素子を通して前記平滑コンデンサの電荷を放電させることを特徴とするスイッチングレギュレータが提供される。 Further, in the present invention, in order to solve the above-mentioned problem, a series circuit of an output MOS transistor and a synchronous output MOS transistor that are switched and driven is connected to the power input terminal, and an inductor and a smoothing capacitor are connected in series at the output side of these connection points. In a step-down synchronous rectification type switching regulator to which a circuit is connected, an error amplifier that amplifies an error between a detection voltage obtained by detecting an output voltage of the switching regulator and a reference voltage, and comparing the detection voltage with the reference voltage A complementary amplifier that performs complementary output with an error amplifier, a PWM comparator that compares the output of the error amplifier with a triangular wave from a triangular wave oscillation circuit, and outputs a pulse with a duty ratio according to the output of the error amplifier; and The output MOS transistor is controlled by the output pulse of the PWM comparator. And a respective driver for driving the synchronous output MOS transistor, reverse current detecting means for detecting a reverse current flowing through the synchronous output MOS transistor, and a discharge element for discharging the charge of the smoothing capacitor. A switching regulator is provided, wherein when the current detection means detects the reverse current of the synchronous output MOS transistor, the charge of the smoothing capacitor is discharged through the discharge element by the output of the complementary amplifier.
このようなスイッチングレギュレータによれば、同期出力ＭＯＳトランジスタの逆電流を検出したときに放電素子を通して平滑コンデンサの電荷を放電させるので、基準電圧を変化させたときや負荷が急に軽くなったときに、同期出力ＭＯＳトランジスタ経由でグランドへ流れる電流を遮断することができ、同期出力ＭＯＳトランジスタがアバランシェ耐圧を超えて破壊するのを防止できる。 According to such a switching regulator, when the reverse current of the synchronous output MOS transistor is detected, the charge of the smoothing capacitor is discharged through the discharge element. Therefore, when the reference voltage is changed or the load is suddenly reduced. The current flowing to the ground via the synchronous output MOS transistor can be cut off, and the synchronous output MOS transistor can be prevented from being destroyed beyond the avalanche breakdown voltage.
本発明のスイッチングレギュレータは、同期出力ＭＯＳトランジスタの逆電流を検出したときに放電素子を通して平滑コンデンサの電荷を放電させるので、基準電圧を変化させたときや負荷が急に軽くなったときに、同期出力ＭＯＳトランジスタ経由でグランドへ流れる電流を遮断することができ、同期出力ＭＯＳトランジスタがアバランシェ耐圧を超えて破壊するのを防止できるという利点がある。 Since the switching regulator of the present invention discharges the charge of the smoothing capacitor through the discharge element when the reverse current of the synchronous output MOS transistor is detected, the synchronous regulator is synchronized when the reference voltage is changed or the load is suddenly reduced. The current flowing to the ground via the output MOS transistor can be cut off, and there is an advantage that the synchronous output MOS transistor can be prevented from being destroyed beyond the avalanche breakdown voltage.
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の第１の実施の形態のスイッチングレギュレータの構成を示す回路図であり、図７と同一符号は同一構成要素を示している。このスイッチングレギュレータは、電源入力端子Ｔｉにスイッチング駆動されるＰチャネルの出力ＭＯＳトランジスタＰＭＴ１とＮチャネルの同期出力ＭＯＳトランジスタＮＭＴ１の直列回路が接続され、それらの接続点であるＡ点のＤＣ／ＤＣ出力端子Ｔｏ側にインダクタＬ１および平滑コンデンサＣ１の直列回路が接続された降圧同期整流型のスイッチングレギュレータである。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing a configuration of a switching regulator according to a first embodiment of the present invention. The same reference numerals as those in FIG. 7 denote the same components. In this switching regulator, a series circuit of a P-channel output MOS transistor PMT1 and an N-channel synchronous output MOS transistor NMT1 that are driven to be switched to a power input terminal Ti is connected, and a DC / DC output at point A, which is a connection point between them. This is a step-down synchronous rectification type switching regulator in which a series circuit of an inductor L1 and a smoothing capacitor C1 is connected to the terminal To side.
ＤＣ／ＤＣ出力端子Ｔｏの出力電圧は電圧検出用抵抗Ｒ１とＲ２により分圧され、その分圧された電圧が検出電圧としてエラーアンプＱ１に入力され、基準電圧との誤差が増幅される。エラーアンプＱ１の出力は三角波発振回路１からの三角波とＰＷＭコンパレータＱ２で比較され、ＰＷＭコンパレータＱ２からエラーアンプＱ１の出力に応じたデューティ比のＰＷＭパルスが出力される。ドライバ２，３はそのＰＷＭパルスにより各々の出力ＭＯＳトランジスタＰＭＴ１、同期出力ＭＯＳトランジスタＮＭＴ１を駆動する。
The output voltage of the DC / DC output terminal To is divided by the voltage detection resistors R1 and R2, and the divided voltage is input to the error amplifier Q1 as a detection voltage, and an error from the reference voltage is amplified. The output of the error amplifier Q1 is compared with the triangular wave from the triangular wave oscillation circuit 1 by the PWM comparator Q2, and the PWM comparator Q2 outputs a PWM pulse with a duty ratio corresponding to the output of the error amplifier Q1. The
同期出力ＭＯＳトランジスタＮＭＴ１に流れる電流を検出する電流検出手段として、同期出力ＭＯＳトランジスタＮＭＴ１と並列に接続されたＮチャネルの電流センスＭＯＳトランジスタＮＭＴ２に直列接続された電流検出用抵抗Ｒ３の両端の電位を比較する逆電流検出コンパレータＱ３が設けられ、平滑コンデンサＣ１の電荷を放電させる放電素子として、平滑コンデンサＣ１と並列に接続されたＮチャネルの放電用ＭＯＳトランジスタＮＭＴ３が設けられており、逆電流検出コンパレータＱ３が同期出力ＭＯＳトランジスタＮＭＴ１の逆電流を検出したときに放電用ＭＯＳトランジスタＮＭＴ３を通して平滑コンデンサＣ１の電荷を放電させる。 As current detection means for detecting the current flowing through the synchronous output MOS transistor NMT1, the potentials at both ends of the current detection resistor R3 connected in series to the N-channel current sense MOS transistor NMT2 connected in parallel with the synchronous output MOS transistor NMT1 are used. A reverse current detection comparator Q3 for comparison is provided, and an N-channel discharge MOS transistor NMT3 connected in parallel with the smoothing capacitor C1 is provided as a discharge element for discharging the electric charge of the smoothing capacitor C1. When Q3 detects the reverse current of the synchronous output MOS transistor NMT1, the charge of the smoothing capacitor C1 is discharged through the discharge MOS transistor NMT3.
すなわち、逆電流検出コンパレータＱ３の出力により切り替わる切替スイッチＳＷ１を有しており、逆電流検出コンパレータＱ３が同期出力ＭＯＳトランジスタＮＭＴ１の逆電流を検出してその出力をＨ（ハイ）としたときは、切替スイッチＳＷ１によりＰＷＭコンパレータＱ２の出力パルスを放電用ＭＯＳトランジスタＮＭＴ３のドライバ４に入力する。これにより、ドライバＮＭＴ３を駆動して平滑コンデンサＣ１の電荷を放電させる。また、このときドライバ３はＬ（ロー）を出力する。なお、エラーアンプＱ１の出力端子と非反転入力端子の間には、位相補償回路としてコンデンサＣ２と抵抗Ｒ４の直列回路が接続されている。
That is, when the reverse switch SW1 is switched by the output of the reverse current detection comparator Q3 and the reverse current detection comparator Q3 detects the reverse current of the synchronous output MOS transistor NMT1 and sets the output to H (high), The output pulse of the PWM comparator Q2 is input to the
図２は第１の実施の形態のスイッチングレギュレータの動作を示すタイミングチャートである。ここでは、エラーアンプＱ１へ入力する基準電圧、ＤＣ／ＤＣ出力、三角波発振回路１からの三角波、エラーアンプＱ１の出力、出力ＭＯＳトランジスタＰＭＴ１および同期出力ＭＯＳトランジスタＮＭＴ１のゲート電圧、インダクタＬ１に流れるインダクタ電流、放電用ＭＯＳトランジスタＮＭＴ３のゲート電圧、およびＡ点の電圧を示している。 FIG. 2 is a timing chart showing the operation of the switching regulator according to the first embodiment. Here, the reference voltage input to the error amplifier Q1, the DC / DC output, the triangular wave from the triangular wave oscillation circuit 1, the output of the error amplifier Q1, the gate voltage of the output MOS transistor PMT1 and the synchronous output MOS transistor NMT1, and the inductor flowing in the inductor L1 The current, the gate voltage of the discharging MOS transistor NMT3, and the voltage at the point A are shown.
ＰＷＭコンパレータＱ２は、エラーアンプＱ１の出力を三角波と比較することで、出力ＭＯＳトランジスタＰＭＴ１、同期出力ＭＯＳトランジスタＮＭＴ１を駆動するオンデューティを決定する信号をドライバ２，３に出力する。これにより、基準電圧と、エラーアンプＱ１に入力される電圧検出用抵抗Ｒ１，Ｒ２により分圧された検出電圧が等しくなるように制御され、出力電圧が一定に保たれる。
The PWM comparator Q2 compares the output of the error amplifier Q1 with a triangular wave and outputs a signal for determining the on-duty for driving the output MOS transistor PMT1 and the synchronous output MOS transistor NMT1 to the
ここで、基準電圧を変化させて出力電圧を低い設定電圧に変化させようとしたとき、最初は出力電圧が設定電圧より高いため、同期出力ＭＯＳトランジスタＮＭＴ１経由で出力側からグランドに向かって電流が流れるのを逆電流検出コンパレータＱ３により検出し、所定期間ドライバ３を介して同期出力ＭＯＳトランジスタＮＭＴ１のゲートをオフにするとともに、切替スイッチＳＷ１をドライバ４の方へ切り替えて放電用ＭＯＳトランジスタＮＭＴ３のゲートを駆動する。
Here, when changing the reference voltage to change the output voltage to a lower set voltage, the output voltage is initially higher than the set voltage, so that the current flows from the output side to the ground via the synchronous output MOS transistor NMT1. Flow is detected by the reverse current detection comparator Q3, and the gate of the synchronous output MOS transistor NMT1 is turned off through the
すなわち、電流センスＭＯＳトランジスタＮＭＴ２のソースとグランド間に挿入された電流検出用抵抗Ｒ３によりＤＣ／ＤＣ出力側からインダクタＬ１、同期出力ＭＯＳトランジスタＮＭＴ１を経由してグランドに流れる電流を検出し、グランドに電流が流れることを検出したら切替スイッチＳＷ１をドライバ３からドライバ４に切り替え、ＤＣ／ＤＣ出力端子Ｔｏとグランド間に挿入されている放電用ＭＯＳトランジスタＮＭＴ３のゲートを駆動する。
That is, the current flowing from the DC / DC output side to the ground via the inductor L1 and the synchronous output MOS transistor NMT1 is detected by the current detection resistor R3 inserted between the source of the current sense MOS transistor NMT2 and the ground. When it is detected that a current flows, the changeover switch SW1 is switched from the
これにより、平滑コンデンサＣ１の電荷をインダクタＬ１を経由することなくグランドへ放電させることができ、出力電圧を設定電圧へ高速で応答させることができる。負荷が急に軽くなったときも同様である。 Thereby, the electric charge of the smoothing capacitor C1 can be discharged to the ground without passing through the inductor L1, and the output voltage can be made to respond to the set voltage at a high speed. The same applies when the load suddenly decreases.
このように、本実施の形態のスイッチングレギュレータでは、基準電圧を変化させたとき、あるいは負荷が急に軽くなったときに、同期出力ＭＯＳトランジスタＮＭＴ１経由でグランドへ流れる電流を遮断することができ、同期出力ＭＯＳトランジスタＮＭＴ１がアバランシェ耐圧を超えて破壊するのを防止することができる。 Thus, in the switching regulator of the present embodiment, when the reference voltage is changed or when the load suddenly becomes light, the current flowing to the ground via the synchronous output MOS transistor NMT1 can be cut off. It is possible to prevent the synchronous output MOS transistor NMT1 from being broken beyond the avalanche breakdown voltage.
なお、逆電流検出コンパレータＱ３は、同期出力ＭＯＳトランジスタＮＭＴ１に逆電流が流れているか、もしくは逆電流が必然的に流れる状態になっていることを検出して、切替スイッチＳＷ１を放電用ＭＯＳトランジスタＮＭＴ３のドライバ４側にするだけであり、元には戻さない。元に戻すのは、三角波発振回路１から三角波に同期されて出力されるパルス信号であり、ドライバ３，４と切替スイッチＳＷ１が一種のフリップフロップになっている。
The reverse current detection comparator Q3 detects that a reverse current flows through the synchronous output MOS transistor NMT1 or a state where the reverse current inevitably flows, and sets the changeover switch SW1 to the discharge MOS transistor NMT3. It is only on the
また、逆電流検出コンパレータＱ３には負電源は供給されていないので、最低出力レベルはグランドレベルである。すなわち、逆電流検出コンパレータＱ３は電流がゼロもしくは順方向に流れているときにＬ（グランドレベル）を出力し、逆方向に流れているときだけＨ（高レベル）を出力する。 Further, since no negative power is supplied to the reverse current detection comparator Q3, the minimum output level is the ground level. That is, the reverse current detection comparator Q3 outputs L (ground level) when the current is zero or flowing in the forward direction, and outputs H (high level) only when the current is flowing in the reverse direction.
また、エラーアンプＱ１の入出力間にＣＲの位相補償回路が接続されているが、このＣＲの時定数は１０μｓ程度である（Ｃ＝１００ｐＦ、Ｒ＝１００ｋΩ）。また、放電用ＭＯＳトランジスタＮＭＴ３のオン抵抗は数Ω（２〜３Ω）であり、位相補償素子の時定数が小さく、放電用ＭＯＳトランジスタＮＭＴ３のオン抵抗があるため、瞬時に放電が完了するわけではないので、エラーアンプＱ１は出力電圧の低下に追随できるようなっている。 Further, a CR phase compensation circuit is connected between the input and output of the error amplifier Q1, and the time constant of this CR is about 10 μs (C = 100 pF, R = 100 kΩ). Further, the on-resistance of the discharge MOS transistor NMT3 is several Ω (2 to 3Ω), the time constant of the phase compensation element is small, and the discharge MOS transistor NMT3 has the on-resistance, so the discharge is not completed instantaneously. Therefore, the error amplifier Q1 can follow the decrease in the output voltage.
図３は本発明の第２の実施の形態のスイッチングレギュレータの構成を示す回路図であり、図１と同一符号は同一構成要素を示している。本実施の形態では、第１の実施の形態の切替スイッチＳＷ１に代えて、エラーアンプＱ１の出力を基準値と比較する電荷放電用コンパレータＱ４を備えており、電荷放電用コンパレータＱ４によりエラーアンプＱ１の出力が基準値より低いと判断されたときに放電用ＭＯＳトランジスタＮＭＴ３を通して平滑コンデンサＣ１の電荷を放電させる。Ｔ１は出力電圧検出端子である。 FIG. 3 is a circuit diagram showing the configuration of the switching regulator according to the second embodiment of the present invention. The same reference numerals as those in FIG. 1 denote the same components. In this embodiment, a charge discharge comparator Q4 for comparing the output of the error amplifier Q1 with a reference value is provided instead of the changeover switch SW1 of the first embodiment, and the error amplifier Q1 is provided by the charge discharge comparator Q4. When the output of the smoothing capacitor C1 is determined to be lower than the reference value, the charge of the smoothing capacitor C1 is discharged through the discharging MOS transistor NMT3. T1 is an output voltage detection terminal.
図４は第２の実施の形態のスイッチングレギュレータの動作を示すタイミングチャートである。基本的な動作は図１の回路と同様であるので省略するが、基準電圧を変えて設定電圧を低い電圧にしたとき、出力電圧が設定電圧より高いため、エラーアンプＱ１の出力がグランド近傍もしくはそれ以下の電位にあることを電荷放電用コンパレータＱ４で検出し、ＤＣ／ＤＣ出力端子Ｔｏとグランド間に挿入されている放電用ＭＯＳトランジスタＮＭＴ３のゲートをオンするように切り替える。これにより、出力電圧を設定電圧に高速で応答させることができる。 FIG. 4 is a timing chart showing the operation of the switching regulator according to the second embodiment. The basic operation is the same as that of the circuit of FIG. 1 and will be omitted. However, when the reference voltage is changed and the set voltage is set to a low voltage, the output voltage is higher than the set voltage. The charge discharge comparator Q4 detects that the potential is lower than that, and switches the gate of the discharge MOS transistor NMT3 inserted between the DC / DC output terminal To and the ground to turn on. Thereby, the output voltage can be made to respond to the set voltage at high speed.
また、同期出力ＭＯＳトランジスタＮＭＴ１に逆電流（図８に示すインダクタ電流が破線より下にある場合に相当）が流れたことを逆電流検出コンパレータＱ３で検出してその出力をＨにすることにより、同期出力ＭＯＳトランジスタＮＭＴ１のゲートをオフにするため、逆電流がインダクタＬ１や同期出力ＭＯＳトランジスタＮＭＴ１に流れることはない。 Further, by detecting that the reverse current (corresponding to the case where the inductor current shown in FIG. 8 is below the broken line) flows to the synchronous output MOS transistor NMT1 by the reverse current detection comparator Q3 and setting the output to H, Since the gate of the synchronous output MOS transistor NMT1 is turned off, no reverse current flows through the inductor L1 or the synchronous output MOS transistor NMT1.
このように、本実施の形態のスイッチングレギュレータにおいても、基準電圧を変化させたとき、あるいは負荷が急に軽くなったときに、同期出力ＭＯＳトランジスタＮＭＴ１経由でグランドへ流れる電流を遮断することができ、同期出力ＭＯＳトランジスタＮＭＴ１がアバランシェ耐圧を超えて破壊するのを防止することができる。 As described above, also in the switching regulator of this embodiment, when the reference voltage is changed or the load is suddenly reduced, the current flowing to the ground via the synchronous output MOS transistor NMT1 can be cut off. Therefore, it is possible to prevent the synchronous output MOS transistor NMT1 from being broken beyond the avalanche breakdown voltage.
なお、逆電流検出コンパレータＱ３は、逆電流の検出時に同期出力ＭＯＳトランジスタＮＭＴ１のドライバ３の出力をＬにするだけで、元には戻らないが、三角波発振回路１から三角波に同期されて出力されるパルス信号により元に戻される。また、電荷放電用コンパレータＱ４はヒステリシスコンパレータであり、基準値は２種類の値を持っている。
Note that the reverse current detection comparator Q3 simply outputs the output of the
図５は本発明の第３の実施の形態のスイッチングレギュレータの構成を示す回路図であり、図１および図３と同一符号は同一構成要素を示している。本実施の形態では、図３の第２の実施の形態の電荷放電用コンパレータＱ４に代えて、エラーアンプＱ１へ入力される検出電圧と基準電圧とを比較してエラーアンプＱ１と相補型出力をする相補型アンプＱ５を備えており、逆電流検出コンパレータＱ３が同期出力ＭＯＳトランジスタＮＭＴ１の逆電流を検出したときにこの相補型アンプＱ５の出力により放電用ＭＯＳトランジスタＮＭＴ３を通して平滑コンデンサＣ１の電荷を放電させる。 FIG. 5 is a circuit diagram showing the configuration of the switching regulator according to the third embodiment of the present invention. The same reference numerals as those in FIGS. 1 and 3 denote the same components. In this embodiment, instead of the charge discharge comparator Q4 of the second embodiment of FIG. 3, the detection voltage input to the error amplifier Q1 is compared with the reference voltage, and the error amplifier Q1 and the complementary output are output. When the reverse current detection comparator Q3 detects the reverse current of the synchronous output MOS transistor NMT1, the charge of the smoothing capacitor C1 is discharged through the discharge MOS transistor NMT3 by the output of the complementary amplifier Q5. Let
上記相補型アンプＱ５とエラーアンプＱ１は、非反転入力（＋）と反転入力（−）が逆になっており、相補型アンプＱ５の出力端子と反転入力端子の間にもコンデンサＣ３と抵抗Ｒ６の直列回路が位相補償回路として接続されている。また、同期出力ＭＯＳトランジスタＮＭＴ１のドライバ３の出力側には双方向スイッチ（アナログスイッチ）ＳＷ２が接続され、放電用ＭＯＳトランジスタＮＭＴ３のゲートにはプルダウン抵抗Ｒ５が接続されている。
In the complementary amplifier Q5 and the error amplifier Q1, the non-inverting input (+) and the inverting input (-) are reversed, and the capacitor C3 and the resistor R6 are also provided between the output terminal and the inverting input terminal of the complementary amplifier Q5. Are connected as a phase compensation circuit. A bidirectional switch (analog switch) SW2 is connected to the output side of the
図６は第３の実施の形態のスイッチングレギュレータの動作を示すタイミングチャートである。基本的な動作は図１および図３の回路と同様であるので説明は省略するが、基準電圧を変えて設定電圧を低い電圧にしたとき、出力電圧が設定電圧より高いため、同期出力ＭＯＳトランジスタＮＭＴ１経由で出力側からグランドに向かって電流が流れるのを逆電流検出コンパレータＱ３により検出しその出力をＨにすることにより、同期出力ＭＯＳトランジスタＮＭＴ１のゲートをオフにするとともに、双方向スイッチＳＷ２を導通させて放電用ＭＯＳトランジスタＮＭＴ３のゲートを相補型アンプＱ５の出力で駆動する。これにより、出力電圧を設定電圧に高速で応答させることができる。 FIG. 6 is a timing chart showing the operation of the switching regulator according to the third embodiment. Since the basic operation is the same as that of the circuits of FIGS. 1 and 3, the description thereof will be omitted. However, when the reference voltage is changed and the set voltage is set to a low voltage, the output voltage is higher than the set voltage. The reverse current detection comparator Q3 detects that a current flows from the output side to the ground via the NMT1 and sets the output to H, thereby turning off the gate of the synchronous output MOS transistor NMT1 and turning the bidirectional switch SW2 on. The gate of the discharge MOS transistor NMT3 is driven to be driven by the output of the complementary amplifier Q5. Thereby, the output voltage can be made to respond to the set voltage at high speed.
すなわち、逆電流検出コンパレータＱ３が同期出力ＭＯＳトランジスタＮＭＴ１の逆電流を検出したときは、同期出力ＭＯＳトランジスタＮＭＴ１のドライバ３の出力をＬに固定するとともに、相補型アンプＱ５の出力を放電用ＭＯＳトランジスタＮＭＴ３のゲートに入力し、逆電流検出コンパレータＱ３が同期出力ＭＯＳトランジスタＮＭＴ１の逆電流を検出しないときは、同期出力ＭＯＳトランジスタＮＭＴ１のドライバ３の出力をアクティブにするとともに、放電用ＭＯＳトランジスタＮＭＴ３のゲートをＬにする。
That is, when the reverse current detection comparator Q3 detects the reverse current of the synchronous output MOS transistor NMT1, the output of the
以上により、出力の設定電圧を低い電圧に変化させたとき、あるいはＤＣ／ＤＣ出力の負荷が急に軽くなったときのオーバーシュート時などに、インダクタＬ１から同期出力ＭＯＳトランジスタＮＭＴ１を経由してグランドへ抜ける電流を遮断することができ、同期出力ＭＯＳトランジスタＮＭＴ１をアバランシェ破壊から保護することができる。 As described above, when the output set voltage is changed to a low voltage, or when overshoot occurs when the load of the DC / DC output suddenly becomes light, the ground from the inductor L1 via the synchronous output MOS transistor NMT1. The current flowing through can be cut off, and the synchronous output MOS transistor NMT1 can be protected from avalanche breakdown.
また、相補型アンプＱ５の出力で放電用ＭＯＳトランジスタＮＭＴ３を駆動するので、設定電圧と大きく異なる場合は駆動能力が高く、設定電圧に近い場合は駆動能力が小さくなるように動作し、放電（電荷引き抜き）しすぎによるアンダーシュートも小さくすることができる。 Further, since the discharge MOS transistor NMT3 is driven by the output of the complementary amplifier Q5, it operates so that the driving capability is high when it is significantly different from the set voltage, and the driving capability is reduced when it is close to the set voltage. Undershoot due to excessive pulling) can be reduced.
１ 三角波発振回路
２，３，４ ドライバ
Ｃ１ 平滑コンデンサ
ＮＭＴ１ 同期出力ＭＯＳトランジスタ
ＮＭＴ２ 電流センスＭＯＳトランジスタ
ＮＭＴ３ 放電用ＭＯＳトランジスタ
ＰＭＴ１ 出力ＭＯＳトランジスタ
Ｑ１ エラーアンプ
Ｑ２ ＰＷＭコンパレータ
Ｑ３ 逆電流検出コンパレータ
Ｑ４ 電荷放電用コンパレータ
Ｑ５ 相補型アンプ
Ｒ１，Ｒ２ 電圧検出用抵抗
Ｒ３ 電流検出用抵抗
Ｒ５ プルダウン抵抗
ＳＷ１ 切替スイッチ
ＳＷ２ 双方向スイッチ
1
Claims (6)
スイッチングレギュレータの出力電圧を検出した検出電圧と基準電圧との誤差を増幅するエラーアンプと、
前記エラーアンプの出力と三角波発振回路からの三角波とを比較し、前記エラーアンプの出力に応じたデューティ比のパルスを出力するＰＷＭコンパレータと、
前記ＰＷＭコンパレータの出力パルスにより前記出力ＭＯＳトランジスタと前記同期出力ＭＯＳトランジスタを駆動するそれぞれのドライバと、
前記同期出力ＭＯＳトランジスタに流れる逆電流を検出する逆電流検出手段と、
前記平滑コンデンサの電荷を放電させる放電素子と、を備え、
前記逆電流検出手段が前記同期出力ＭＯＳトランジスタの逆電流を検出したときに前記放電素子を通して前記平滑コンデンサの電荷を放電させることを特徴とするスイッチングレギュレータ。 In a step-down synchronous rectification type switching regulator in which a series circuit of an output MOS transistor and a synchronous output MOS transistor that are driven to be switched is connected to a power supply input terminal, and a series circuit of an inductor and a smoothing capacitor is connected to the output side of those connection points ,
An error amplifier that amplifies the error between the detection voltage that detects the output voltage of the switching regulator and the reference voltage;
A PWM comparator that compares the output of the error amplifier with a triangular wave from a triangular wave oscillation circuit and outputs a pulse with a duty ratio according to the output of the error amplifier;
Respective drivers for driving the output MOS transistor and the synchronous output MOS transistor by the output pulse of the PWM comparator;
Reverse current detection means for detecting reverse current flowing through the synchronous output MOS transistor;
A discharge element for discharging the electric charge of the smoothing capacitor,
A switching regulator characterized in that, when the reverse current detecting means detects a reverse current of the synchronous output MOS transistor, the charge of the smoothing capacitor is discharged through the discharge element.
前記放電素子は、前記平滑コンデンサと並列に接続された放電用ＭＯＳトランジスタからなり、
前記逆電流検出コンパレータの出力により切り替わる切替スイッチを有し、
前記逆電流検出コンパレータが前記同期出力ＭＯＳトランジスタの逆電流を検出したときは前記切替スイッチにより、前記ＰＷＭコンパレータの出力パルスの前記同期出力ＭＯＳトランジスタのドライバへの入力を前記放電用ＭＯＳトランジスタのドライバへの入力に切り替えることを特徴とする請求項１記載のスイッチングレギュレータ。 The reverse current detection means comprises a reverse current detection comparator for comparing the potentials at both ends of a current detection resistor connected in series with a current sense MOS transistor connected in parallel with the synchronous output MOS transistor,
The discharge element comprises a discharge MOS transistor connected in parallel with the smoothing capacitor,
It has a changeover switch that switches according to the output of the reverse current detection comparator,
When the reverse current detection comparator detects the reverse current of the synchronous output MOS transistor, the changeover switch causes the output pulse of the PWM comparator to be input to the driver of the synchronous output MOS transistor to the driver of the discharge MOS transistor. The switching regulator according to claim 1, wherein the switching regulator is switched to the input.
スイッチングレギュレータの出力電圧を検出した検出電圧と基準電圧との誤差を増幅するエラーアンプと、
前記エラーアンプの出力と三角波発振回路からの三角波とを比較し、前記エラーアンプの出力に応じたデューティ比のパルスを出力するＰＷＭコンパレータと、
前記ＰＷＭコンパレータの出力パルスにより前記出力ＭＯＳトランジスタと前記同期出力ＭＯＳトランジスタを駆動するそれぞれのドライバと、
前記エラーアンプの出力を基準値と比較する電荷放電用コンパレータと、
前記平滑コンデンサの電荷を放電させる放電素子と、を備え、
前記電荷放電用コンパレータにより前記エラーアンプの出力が前記基準値より低いと判断されたときに前記放電素子を通して前記平滑コンデンサの電荷を放電させることを特徴とするスイッチングレギュレータ。 In a step-down synchronous rectification type switching regulator in which a series circuit of an output MOS transistor and a synchronous output MOS transistor that are driven to be switched is connected to a power supply input terminal, and a series circuit of an inductor and a smoothing capacitor is connected to the output side of those connection points ,
An error amplifier that amplifies the error between the detection voltage that detects the output voltage of the switching regulator and the reference voltage;
A PWM comparator that compares the output of the error amplifier with a triangular wave from a triangular wave oscillation circuit and outputs a pulse with a duty ratio according to the output of the error amplifier;
Respective drivers for driving the output MOS transistor and the synchronous output MOS transistor by the output pulse of the PWM comparator;
A charge discharge comparator for comparing the output of the error amplifier with a reference value;
A discharge element for discharging the electric charge of the smoothing capacitor,
A switching regulator, wherein when the output of the error amplifier is determined to be lower than the reference value by the charge discharge comparator, the charge of the smoothing capacitor is discharged through the discharge element.
前記逆電流検出手段が前記同期出力ＭＯＳトランジスタの逆電流を検出したときは前記同期出力ＭＯＳトランジスタのゲートをオフにすることを特徴とする請求項３記載のスイッチングレギュレータ。 Reverse current detection means comprising a reverse current detection comparator for comparing the potentials at both ends of a current detection resistor connected in series to a current sense MOS transistor connected in parallel with the synchronous output MOS transistor;
4. The switching regulator according to claim 3, wherein when the reverse current detecting means detects the reverse current of the synchronous output MOS transistor, the gate of the synchronous output MOS transistor is turned off.
スイッチングレギュレータの出力電圧を検出した検出電圧と基準電圧との誤差を増幅するエラーアンプと、
前記検出電圧と前記基準電圧とを比較して前記エラーアンプと相補型出力をする相補型アンプと、
前記エラーアンプの出力と三角波発振回路からの三角波とを比較し、前記エラーアンプの出力に応じたデューティ比のパルスを出力するＰＷＭコンパレータと、
前記ＰＷＭコンパレータの出力パルスにより前記出力ＭＯＳトランジスタと前記同期出力ＭＯＳトランジスタを駆動するそれぞれのドライバと、
前記同期出力ＭＯＳトランジスタに流れる逆電流を検出する逆電流検出手段と、
前記平滑コンデンサの電荷を放電させる放電素子と、を備え、
前記逆電流検出手段が前記同期出力ＭＯＳトランジスタの逆電流を検出したときに前記相補型アンプの出力により前記放電素子を通して前記平滑コンデンサの電荷を放電させることを特徴とするスイッチングレギュレータ。 In a step-down synchronous rectification type switching regulator in which a series circuit of an output MOS transistor and a synchronous output MOS transistor that are driven to be switched is connected to a power supply input terminal, and a series circuit of an inductor and a smoothing capacitor is connected to the output side of those connection points ,
An error amplifier that amplifies the error between the detection voltage that detects the output voltage of the switching regulator and the reference voltage;
Complementary amplifier that compares the detection voltage with the reference voltage and performs complementary output with the error amplifier;
A PWM comparator that compares the output of the error amplifier with a triangular wave from a triangular wave oscillation circuit and outputs a pulse with a duty ratio according to the output of the error amplifier;
Respective drivers for driving the output MOS transistor and the synchronous output MOS transistor by the output pulse of the PWM comparator;
Reverse current detection means for detecting reverse current flowing through the synchronous output MOS transistor;
A discharge element for discharging the electric charge of the smoothing capacitor,
A switching regulator characterized in that, when the reverse current detecting means detects a reverse current of the synchronous output MOS transistor, the charge of the smoothing capacitor is discharged through the discharge element by the output of the complementary amplifier.
前記放電素子は、前記平滑コンデンサと並列に接続された放電用ＭＯＳトランジスタからなり、
前記逆電流検出コンパレータが前記同期出力ＭＯＳトランジスタの逆電流を検出したときは前記同期出力ＭＯＳトランジスタのドライバの出力を停止し、前記逆電流検出コンパレータが前記同期出力ＭＯＳトランジスタの逆電流を検出しないときは前記同期出力ＭＯＳトランジスタのドライバの出力をアクティブにすることを特徴とする請求項５記載のスイッチングレギュレータ。
The reverse current detection means comprises a reverse current detection comparator for comparing the potentials at both ends of a current detection resistor connected in series with a current sense MOS transistor connected in parallel with the synchronous output MOS transistor,
The discharge element comprises a discharge MOS transistor connected in parallel with the smoothing capacitor,
When the reverse current detection comparator detects the reverse current of the synchronous output MOS transistor, the output of the driver of the synchronous output MOS transistor is stopped, and when the reverse current detection comparator does not detect the reverse current of the synchronous output MOS transistor 6. The switching regulator according to claim 5, wherein the output of the driver of the synchronous output MOS transistor is activated.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006066350A JP4775044B2 (en) | 2006-03-10 | 2006-03-10 | Switching regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006066350A JP4775044B2 (en) | 2006-03-10 | 2006-03-10 | Switching regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007244156A true JP2007244156A (en) | 2007-09-20 |
| JP4775044B2 JP4775044B2 (en) | 2011-09-21 |
Family
ID=38589110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006066350A Active JP4775044B2 (en) | 2006-03-10 | 2006-03-10 | Switching regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4775044B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009207256A (en) * | 2008-02-27 | 2009-09-10 | Ricoh Co Ltd | Step-down switching regulator |
| WO2009136602A1 (en) * | 2008-05-07 | 2009-11-12 | コーセル株式会社 | Switching power supply device |
| JP2009296713A (en) * | 2008-06-03 | 2009-12-17 | Mitsumi Electric Co Ltd | Dc-dc converter and semiconductor integrated circuit for power supply control |
| WO2011001500A1 (en) * | 2009-06-30 | 2011-01-06 | 富士通株式会社 | Dc-dc converter, module, power supply device and electronic apparatus |
| CN102594111A (en) * | 2012-02-24 | 2012-07-18 | 中兴通讯股份有限公司 | Quick discharge circuit |
| JP2012170289A (en) * | 2011-02-16 | 2012-09-06 | Canon Inc | Discharge circuit and power supply |
| KR20180015592A (en) * | 2016-08-03 | 2018-02-13 | 로무 가부시키가이샤 | Swtiching control circuit, switching power supply device and electronic apparatus |
| CN107888070A (en) * | 2016-09-29 | 2018-04-06 | 联芯科技有限公司 | Decompression transducer |
| CN111522385A (en) * | 2020-06-23 | 2020-08-11 | 上海安路信息科技有限公司 | Low dropout regulator of PMOS output power tube |
| CN112636568A (en) * | 2019-10-07 | 2021-04-09 | 亚德诺半导体国际无限责任公司 | Inductor current shunt for mitigating load dump transients in DC-DC regulators |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09154275A (en) * | 1995-11-28 | 1997-06-10 | Fujitsu Ltd | Dc-dc converter control circuit and dc-dc converter |
| JP2006060977A (en) * | 2004-08-24 | 2006-03-02 | Renesas Technology Corp | Semiconductor integrated circuit for power control, and switching power unit |
-
2006
- 2006-03-10 JP JP2006066350A patent/JP4775044B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09154275A (en) * | 1995-11-28 | 1997-06-10 | Fujitsu Ltd | Dc-dc converter control circuit and dc-dc converter |
| JP2006060977A (en) * | 2004-08-24 | 2006-03-02 | Renesas Technology Corp | Semiconductor integrated circuit for power control, and switching power unit |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009207256A (en) * | 2008-02-27 | 2009-09-10 | Ricoh Co Ltd | Step-down switching regulator |
| US8278896B2 (en) | 2008-05-07 | 2012-10-02 | Cosel Co., Ltd. | Switching power supply device |
| WO2009136602A1 (en) * | 2008-05-07 | 2009-11-12 | コーセル株式会社 | Switching power supply device |
| JP2009273230A (en) * | 2008-05-07 | 2009-11-19 | Cosel Co Ltd | Switching power supply |
| JP2009296713A (en) * | 2008-06-03 | 2009-12-17 | Mitsumi Electric Co Ltd | Dc-dc converter and semiconductor integrated circuit for power supply control |
| JPWO2011001500A1 (en) * | 2009-06-30 | 2012-12-10 | 富士通株式会社 | DC-DC converter, module, power supply device and electronic device |
| WO2011001500A1 (en) * | 2009-06-30 | 2011-01-06 | 富士通株式会社 | Dc-dc converter, module, power supply device and electronic apparatus |
| KR101293811B1 (en) | 2009-06-30 | 2013-08-06 | 후지쯔 가부시끼가이샤 | Dc-dc converter, module, power supply device and electronic apparatus |
| JP2012170289A (en) * | 2011-02-16 | 2012-09-06 | Canon Inc | Discharge circuit and power supply |
| CN102594111A (en) * | 2012-02-24 | 2012-07-18 | 中兴通讯股份有限公司 | Quick discharge circuit |
| WO2013123724A1 (en) * | 2012-02-24 | 2013-08-29 | 中兴通讯股份有限公司 | Quick discharge circuit |
| US9531251B2 (en) | 2012-02-24 | 2016-12-27 | Zte Corporation | Quick discharge circuit |
| KR20180015592A (en) * | 2016-08-03 | 2018-02-13 | 로무 가부시키가이샤 | Swtiching control circuit, switching power supply device and electronic apparatus |
| KR102398403B1 (en) | 2016-08-03 | 2022-05-13 | 로무 가부시키가이샤 | Switching control circuit, switching power supply device and electronic apparatus |
| CN107888070A (en) * | 2016-09-29 | 2018-04-06 | 联芯科技有限公司 | Decompression transducer |
| CN107888070B (en) * | 2016-09-29 | 2019-12-10 | 联芯科技有限公司 | buck converter |
| CN112636568A (en) * | 2019-10-07 | 2021-04-09 | 亚德诺半导体国际无限责任公司 | Inductor current shunt for mitigating load dump transients in DC-DC regulators |
| JP7132303B2 (en) | 2019-10-07 | 2022-09-06 | アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー | Inductor Current Shunt for Mitigating Load Dump Transients in DC-DC Regulators |
| CN111522385A (en) * | 2020-06-23 | 2020-08-11 | 上海安路信息科技有限公司 | Low dropout regulator of PMOS output power tube |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4775044B2 (en) | 2011-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4775044B2 (en) | Switching regulator | |
| JP4691404B2 (en) | Switching control circuit, self-excited DC-DC converter | |
| JP3614156B2 (en) | Power circuit | |
| KR101014738B1 (en) | Voltage rising/falling type switching regulator and reverse current prevention method | |
| JP4890940B2 (en) | Buck-boost switching regulator and control method thereof | |
| US8384367B2 (en) | Step-down switching regulator | |
| US7990121B2 (en) | Synchronous rectification switching regulator, control circuit thereof, and method of controlling the operation thereof | |
| JP4997891B2 (en) | DC-DC converter and control method of DC-DC converter | |
| JP5034399B2 (en) | Switching regulator | |
| JP4717449B2 (en) | Switching regulator circuit | |
| KR100997588B1 (en) | Method for starting a voltage-mode switching power supply into a biased load | |
| JP2007252113A (en) | Switching regulator | |
| US20150130428A1 (en) | Level shift circuit and dc-dc converter for using the same | |
| JP2004062331A (en) | Dc power supply device | |
| JP3637904B2 (en) | Power circuit | |
| US6995483B2 (en) | Synchronous buck and boost regulator power reduction circuit using high side sensing | |
| CN112787509B (en) | Auxiliary device for controlling current mode of DC-DC converter | |
| JP4548100B2 (en) | DC-DC converter | |
| JP2009022075A (en) | Soft start circuit and dc-dc converter | |
| JP4673350B2 (en) | DC power supply | |
| JP4908019B2 (en) | Switching regulator | |
| KR100909317B1 (en) | Switching regulator control circuit for PPM control | |
| JP2007189771A (en) | Power unit | |
| US8044641B2 (en) | Step-down switching regulator with turn off undershoot prevention | |
| JP2007174764A (en) | Power system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081211 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110613 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4775044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |