JP4908019B2 - Switching regulator - Google Patents
Switching regulator Download PDFInfo
- Publication number
- JP4908019B2 JP4908019B2 JP2006055909A JP2006055909A JP4908019B2 JP 4908019 B2 JP4908019 B2 JP 4908019B2 JP 2006055909 A JP2006055909 A JP 2006055909A JP 2006055909 A JP2006055909 A JP 2006055909A JP 4908019 B2 JP4908019 B2 JP 4908019B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- output
- differential amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、出力電圧を安定化させるスイッチングレギュレータの制御技術に係り、特に、バースト動作状態から通常の発信動作（ＰＷＭ動作）状態への復帰を効率的に行うのに好適な技術に関するものである。 The present invention relates to a switching regulator control technique for stabilizing an output voltage, and more particularly to a technique suitable for efficiently returning from a burst operation state to a normal transmission operation (PWM operation) state. .
携帯電話やＰＨＳ(Personal Handyphone System)、ＰＤＡ(Personal Digital Assistants)、ノートパソコンなど様々な携帯用電子機器等においては、内部回路を駆動するために様々な電源電圧を必要としており、これらの様々な電源電圧はバッテリー電圧を用いて電源回路で生成している。 Various portable electronic devices such as mobile phones, PHS (Personal Handyphone System), PDA (Personal Digital Assistants), and notebook computers require various power supply voltages to drive internal circuits. The power supply voltage is generated by the power supply circuit using the battery voltage.
これらの携帯用電子機器等に対しては、小型軽量化および低コスト化が要望されている。そのため効率のよいスイッチングレギュレータを用いた電源回路が用いられ、これにより安定した様々な電源電圧を生成して、内部回路に安定した電源を供給している。 For these portable electronic devices and the like, there is a demand for reduction in size and weight and cost. For this reason, a power supply circuit using an efficient switching regulator is used, thereby generating various stable power supply voltages and supplying a stable power supply to the internal circuit.
従来のスイッチングレギュレータの制御技術としては、例えば、特許技術１〜３に記載のものがある。特許文献１においては、スイッチングレギュレータにおけるＰＷＭ（Puise Width Modulation）動作の基本的な説明と、軽負荷時における当該スイッチングレギュレータの効率を上げるための技術が記載されている。
As a conventional switching regulator control technique, for example, there are those described in
ＰＷＭ回路は、スイッチングレギュレータの出力電圧を安定させるために、スイッチング素子のオン・オフ（ＯＮ／ＯＦＦ）をコントロールするロジック信号のパルス幅を変化させるものであり、出力電圧を高くする場合にはスイッチング素子のＯＮ期間を長くし、出力電圧を低くする場合には、スイッチング素子のＯＮ期間を短くするよう動作する。 The PWM circuit changes the pulse width of the logic signal that controls ON / OFF of the switching element to stabilize the output voltage of the switching regulator. When the ON period of the element is lengthened and the output voltage is lowered, the operation is performed to shorten the ON period of the switching element.
特許文献１の技術では、図２に示すように、基準電圧回路２１０の基準電圧Ｖｒｅｆと、スイッチングレギュレータの出力電圧Ｖｏｕｔを分圧するブリーダ抵抗Ｒ２１１，２１２の接続点の電圧Ｖａとの差電圧を増幅するエラーアンプ（差動増幅器）２１３を設け、「Ｖｒｅｆ＞Ｖａ」ならば、このエラーアンプ２１３の出力電圧（Ｖｅｒｒ）が高くなり、逆にＶｒｅｆ＜Ｖａならば、Ｖｅｒｒは低くなるようにする。
In the technique of
そして、ＰＷＭコンパレータ（差動増幅器）２１５において、発振回路２１４の出力（例えば三角波）と、エラーアンプ２１３の出力（Ｖｅｒｒ）とを比較して信号を出す構成とし、出力電圧Ｖｏｕｔの変化に応じてエラーアンプ２１３の出力Ｖｅｒｒが上下することで、ＰＷＭコンパレータ２１５の出力のパルスの幅がコントロールされ、スイッチングレギュレータは、このパルス幅の時間のみ、スイッチ素子をＯＮまたは、ＯＦＦに制御する。
The PWM comparator (differential amplifier) 215 compares the output of the oscillation circuit 214 (for example, a triangular wave) and the output of the error amplifier 213 (Verr) to output a signal, and changes the output voltage Vout. As the output Verr of the
また、特許文献１においては、図３に示すように、エラーアンプ２１３の出力電圧（Ｖｅｒｒ）と基準電圧回路２１１０の基準電圧（Ｖｒｅｆ２）とを比較して信号を出力するコンパレータ２１１５を設けて、出力電圧（Ｖｅｒｒ）が基準電圧（Ｖｒｅｆ２）以下であるときは発振回路２１１４の発振周波数を下げ、スイッチング周波数を下げることで、軽負荷時の効率を改善する技術が記載されている。
In
また、特許文献２においては、上記特許文献１に記載の技術における問題点（大幅に周波数を変化させた場合、切り替え時に数十倍ものオン時間になるため、リップル電圧が増大してしまう）を解決するための技術、すなわち、電流制御型のＰＷＭコントローラと、矩形波を発信する発信回路とを用いることにより、周波数切り替え時のスイッチ素子のＯＮ時間の変化を少なくする技術が記載されている。
Also, in
また、特許文献３においては、短絡に至る過電流の場合と、短絡には至らない過電流の場合を区別し、それぞれに最適な保護を行う過電流保護機能を有するスイッチングレギュレータに関しての技術が記載されている。 Patent Document 3 describes a technique relating to a switching regulator having an overcurrent protection function that distinguishes between an overcurrent that leads to a short circuit and an overcurrent that does not lead to a short circuit, and performs optimum protection for each. Has been.
すなわち、短絡に至らない過電流の場合にドライバトランジスタ（スイッチ素子）をオフにして保護し、また、短絡には至らないノイズなどの一時的（瞬間的、突発的）な過電流の場合に対処するためにドライバトランジスタを周期的に回復させ、さらに、短絡に至る過電流の場合に、ドライバトランジスタをそれ以降継続的にオフにして保護する（システムダウン）ために、スイッチ素子（Ｐｃｈドライバトランジスタ）がＯＮの時動作し、発振出力Ｌｘのハイレベル時の電圧と過電流検出用基準電圧および短絡検出用基準電圧を比較する第１，第２のコンパレータ回路と、第１，第２のコンパレータ回路の出力を保持する第１，第２のラッチ回路と、第１，第２のラッチ回路の出力に基づいて、ＰＷＭコントローラからのＰＷＭ信号をＰｃｈドライバトランジスタ（スイッチ素子）のゲート電極に伝達するか否かを制御する出力制御回路を設ける技術が記載されている。 In other words, the driver transistor (switch element) is turned off to protect in the case of an overcurrent that does not lead to a short circuit, and it is also possible to deal with a temporary (instantaneous or sudden) overcurrent such as noise that does not lead to a short circuit. The switching transistor (Pch driver transistor) is used to periodically recover the driver transistor and to turn off and protect the driver transistor (system down) in the event of an overcurrent leading to a short circuit. Are operated, and the first and second comparator circuits for comparing the high level voltage of the oscillation output Lx with the overcurrent detection reference voltage and the short-circuit detection reference voltage, and the first and second comparator circuits. PWM signals from the PWM controller based on the outputs of the first and second latch circuits holding the outputs of the first and second latch circuits. h driver transistor technology providing an output control circuit for controlling whether or not to transmit to the gate electrode of the (switching elements) is described.
一般に、このようなスイッチングレギュレータにおいては、携帯用電子機器の待機時などの軽負荷時における消費電力の低減を目的として、例えば、非特許文献１に記載の「バーストモード（商標）」や非特許文献２に記載の「オートバーストスタンバイ」等と呼ばれる機能（「バースト動作」）が設けられている。
In general, in such a switching regulator, for example, “Burst Mode (trademark)” described in Non-Patent
バーストモード（商標）では、軽負荷時に、基準電源と誤差アンプ（エラーアンプ）を除いた全ての内部回路を停止させ、また、オートバーストスタンバイでは、軽負荷時に、ＰＷＭコントローラ自体の発振動作は停止して、スイッチ素子を間欠起動することで、消費電力を低減させる。 In burst mode (trademark), all internal circuits except the reference power supply and error amplifier (error amplifier) are stopped at light load. In auto burst standby, the oscillation operation of the PWM controller itself is stopped at light load. Then, the power consumption is reduced by intermittently starting the switch element.
このように、バースト動作状態では、軽負荷になるとＰＷＭコントローラへの入力信号のレベルが下がり、この値が一定レベル以下になると、ＰＷＭコントローラ自体の発振動作は停止して、消費電力を低減させる。 As described above, in the burst operation state, when the load is light, the level of the input signal to the PWM controller decreases. When this value falls below a certain level, the oscillation operation of the PWM controller itself is stopped to reduce power consumption.
このようなバースト動作状態において、重負荷になると、エラーアンプを介してのＰＷＭコントローラへの入力信号のレベルが上がり、ある一定レベル以上になると、ＰＷＭコントローラ自体の発振動作が開始され、通常の発振動作状態（「ＰＷＭモード」）に戻る。このような動作により、軽負荷時の効率を高めることができる。 In such a burst operation state, when the load is heavy, the level of the input signal to the PWM controller via the error amplifier rises, and when the level exceeds a certain level, the oscillation operation of the PWM controller itself starts and normal oscillation Return to the operating state ("PWM mode"). With such an operation, the efficiency at light load can be increased.
しかし、このように、バースト動作状態において急峻な負荷が加わった場合、エラーアンプを介してのＰＷＭコントローラへの入力信号のレベルがある一定レベル以上になるまでスイッチング素子の間欠動作状態が続いており、その期間、出力が下がり続けるという欠点を抱えている。このような、バースト動作時に急峻な負荷が加わった場合の問題点に対しては、上記特許文献１〜３および上記非特許文献１，２を含む従来技術では、対処することができない。
However, in this way, when a steep load is applied in the burst operation state, the intermittent operation state of the switching element continues until the level of the input signal to the PWM controller via the error amplifier exceeds a certain level. During that period, the output continues to fall. Such problems when a steep load is applied during the burst operation cannot be dealt with by the prior art including the above-mentioned
解決しようとする問題点は、従来の技術では、バースト動作時に急峻な負荷が加わった場合におけるスイッチングレギュレータの出力電圧の降下を回避することができない点である。 The problem to be solved is that the conventional technique cannot avoid the output voltage drop of the switching regulator when a steep load is applied during the burst operation.
本発明の目的は、これら従来技術の課題を解決し、スイッチングレギュレータの負荷過渡応答を向上させることである。 An object of the present invention is to solve these problems of the prior art and improve the load transient response of a switching regulator.
請求項１の発明は、出力電圧を分圧した出力分圧と基準電圧との差に応じたパルス幅の出力信号を所定の発信周波数の周期で出力するＰＷＭコントローラを備え、このＰＷＭコントローラは、前記出力電圧が所定値以下に低下した場合、前記発信周波数の発信を停止してバースト動作するスイッチングレギュレータであって、
バースト動作中の負荷電圧を検知する検知回路と、
該検知回路が検知した負荷電圧に基づいて停止している前記ＰＷＭコントローラの発信を強制起動させる起動回路とを備え、
前記検知回路は、前記出力分圧をレギュレートする第１の回路と、該第１の回路でレギュレートした電圧からＡＣ成分信号を生成する第２の回路とを有し、
前記起動回路は、第２の回路で生成したＡＣ成分信号の差分値が予め設定された閾値を越えると、前記ＰＷＭコントローラの発信を起動させる第３の回路を有することを特徴とする。
The invention of
A detection circuit for detecting a load voltage during burst operation;
A startup circuit for forcibly starting transmission of the PWM controller that is stopped based on the load voltage detected by the detection circuit;
The detection circuit includes a first circuit that regulates the output voltage division, and a second circuit that generates an AC component signal from a voltage regulated by the first circuit,
The activation circuit includes a third circuit that activates transmission of the PWM controller when a difference value of the AC component signal generated by the second circuit exceeds a preset threshold value .
本発明によれば、バースト動作中に急峻な負荷が加わったとき直ちにＰＷＭモード動作を開始させることができるので、スイッチングレギュレータの負荷過渡応答を向上させることが可能である。 According to the present invention, the PWM mode operation can be started immediately when a steep load is applied during the burst operation, so that the load transient response of the switching regulator can be improved.
以下、図を用いて本発明を実施するための最良の形態例を説明する。図１は、本発明に係るスイッチングレギュレータの構成例を示す回路図であって、このスイッチングレギュレータは、基準電圧１、ＰＷＭコントローラ２、出力制御回路３、制御回路４、差動増幅器（図中「ＥＡ」と記載）５、差動増幅器（図中「ＡＭＰ」と記載）６、ＰチャネルＭＯＳトランジスタ（図中「Ｐｃｈドライバ」と記載）ＴＲ１、コイルＬ、容量（コンデンサ）Ｃ７、抵抗Ｒ５，Ｒ６により構成されている。
The best mode for carrying out the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration example of a switching regulator according to the present invention. This switching regulator includes a
ＰチャネルＭＯＳトランジスタＴＲ１とコイルＬおよび容量Ｃ７は、スイッチングレギュレータの基本的な構成要素であり、ソースが電源Ｖｄｄに接続されたスイッチ素子としてのＰチャネルＭＯＳトランジスタＴＲ１は、ゲートに入力されたロジックコントロール信号に応じてオン・オフしてスイッチング波形の信号（発振出力Ｌｘ）を出力し、コイルＬおよび容量Ｃ７は、ＰチャネルＭＯＳトランジスタＴＲ１の発振出力Ｌｘを平滑化し直流電圧（出力電圧Ｖout）として出力する。 The P-channel MOS transistor TR1, the coil L, and the capacitor C7 are basic components of the switching regulator. The P-channel MOS transistor TR1 serving as a switching element whose source is connected to the power supply Vdd has a logic control input to the gate. A switching waveform signal (oscillation output Lx) is output according to the signal, and the coil L and the capacitor C7 smooth the oscillation output Lx of the P-channel MOS transistor TR1 and output it as a DC voltage (output voltage Vout). To do.
また、基準電圧１とＰＷＭコントローラ２、差動増幅器５および抵抗Ｒ５，Ｒ６は、ＰチャネルＭＯＳトランジスタＴＲ１のゲートに入力するロジックコントロール信号を、出力電圧Ｖｏｕｔの変化に応じて制御し、スイッチングレギュレータの動作を安定させるために設けられた一般的な構成要素である。
The
すなわち、抵抗Ｒ５，Ｒ６は出力電圧Ｖoutを分圧してＦＢ端子電圧Ｖaを生成し、差動増幅器（エラーアンプ）５は、抵抗Ｒ５，Ｒ６で生成されたＦＢ端子電圧Ｖaと基準電圧１との比較結果を出力（Ｖｅｒｒ）し、ＰＷＭコントローラ２は、図示していない発振器の出力（例えば三角波）と差動増幅器５の出力（Ｖｅｒｒ）を比較して、ＰチャネルＭＯＳトランジスタＴＲ１のゲートに入力するロジックコントロール信号のパルス幅を制御する。
That is, the resistors R5 and R6 divide the output voltage Vout to generate the FB terminal voltage Va, and the differential amplifier (error amplifier) 5 generates the FB terminal voltage Va generated by the resistors R5 and R6 and the
ＰチャネルＭＯＳトランジスタＴＲ１は、ＰＷＭコントローラ２で制御されたパルス幅の時間のみオン（ＯＮ）またはオフ（ＯＦＦ）する。一般に、スイッチングレギュレータの場合、ＰチャネルＭＯＳトランジスタＴＲ１（スイッチ素子）をＯＮにする時間が長い方が、出力電圧Ｖｏｕｔに接続された負荷に電力を供給する能力が高くなる。
The P-channel MOS transistor TR1 is turned on (ON) or turned off (OFF) only for the time of the pulse width controlled by the
例えば、負荷が重くなり出力負荷電流値が大きくなると、スイッチングレギュレータの出力電圧Ｖｏｕｔが下がり、それを抵抗Ｒ５，Ｒ６で分圧したＦＢ端子電圧Ｖａも下がる。これによって差動増幅器５の出力Ｖｅｒｒは上がるので、結果として、ＰＷＭコントローラ２の出力信号のパルス幅が広がり、ＰチャネルＭＯＳトランジスタＴＲ１のオン（ＯＮ）時間が長くなって出力電圧Ｖｏｕｔを上げ、出力電圧Ｖｏｕｔを一定に保つ。
For example, when the load becomes heavier and the output load current value increases, the output voltage Vout of the switching regulator decreases, and the FB terminal voltage Va obtained by dividing it by the resistors R5 and R6 also decreases. As a result, the output Verr of the differential amplifier 5 rises. As a result, the pulse width of the output signal of the
逆に、負荷が軽くなると出力負荷電流値が小さくなり、スイッチングレギュレータの出力電圧Ｖｏｕｔが上がり、抵抗Ｒ５，Ｒ６で分圧されたＦＢ端子電圧Ｖａが上がる。これによって、差動増幅器５の出力Ｖｅｒｒは下がるので、結果として、ＰＷＭコントローラ２の出力信号のパルス幅が狭くなり、ＰチャネルＭＯＳトランジスタＴＲ１のオン（ＯＮ）時間が短くなって出力電圧Ｖｏｕｔを下げ、出力電圧Ｖｏｕｔを一定に保つ。
Conversely, when the load becomes lighter, the output load current value decreases, the output voltage Vout of the switching regulator increases, and the FB terminal voltage Va divided by the resistors R5 and R6 increases. As a result, the output Verr of the differential amplifier 5 is lowered, and as a result, the pulse width of the output signal of the
差動増幅器６は、上記特許文献１，２（特開平１１−１５５２８１号公報と特開２００５−２６１０６０号公報）において開示されているものであり、負荷が軽いときのスイッチングレギュレータの効率を向上させることを目的として設けられたものである。
The differential amplifier 6 is disclosed in
すなわち、差動増幅器６は、基準電圧１の出力Ｖｒｅｆと差動増幅器５の出力電圧Ｖｅｒｒとを比較し差動増幅器５の出力電圧Ｖｅｒｒの変化に応じて、ＰＷＭコントローラ２に内蔵された発振器の周波数を変化させる。
That is, the differential amplifier 6 compares the output Vref of the
具体的には、負荷が軽く、出力負荷電流値が小さい場合には、出力電圧Ｖｏｕｔおよび抵抗Ｒ５，Ｒ６で分圧されたＦＢ端子電圧Ｖａが上がり、差動増幅器５の出力Ｖｅｒｒは下がる。 Specifically, when the load is light and the output load current value is small, the output voltage Vout and the FB terminal voltage Va divided by the resistors R5 and R6 rise, and the output Verr of the differential amplifier 5 falls.
その結果、差動増幅器５の出力Ｖｅｒｒが基準電圧１の出力Ｖｒｅｆよりも下がった場合、差動増幅器６は、ＰＷＭコントローラ２に内蔵された発振器の発振周波数を下げる信号を出力し、ＰＷＭコントローラ２から出力するコントロール信号のパルス幅を増大させる。これにより、ＰチャネルＭＯＳトランジスタＴＲ１のＯＮ時間が長くなり出力電圧Ｖｏｕｔが上がる。
As a result, when the output Verr of the differential amplifier 5 falls below the output Vref of the
このように、軽い負荷の時に、広いパルス幅でＰチャネルＭＯＳトランジスタＴＲ１をＯＮするということは、リップル電圧が増大するというデメリットはあるが、スイッチングの回数が減少し、結果として、スイッチングのロスが減少し、軽負荷時の効率を向上させることができる。 Thus, turning on the P-channel MOS transistor TR1 with a wide pulse width at a light load has a demerit that the ripple voltage increases, but the number of times of switching decreases, resulting in a loss of switching. It can be reduced and the efficiency at light load can be improved.
尚、差動増幅器５の出力電圧Ｖｅｒｒがさらに下がると、パルスの幅は細くなるが、スイッチングの周波数は低いので、軽負荷時のスイッチング損失が減少し、効率は改善される。 If the output voltage Verr of the differential amplifier 5 further decreases, the pulse width becomes narrow, but the switching frequency is low, so that the switching loss at light load is reduced and the efficiency is improved.
このように、差動増幅器６を具備していない場合のスイッチングレギュレータでは、負荷が軽いときのスイッチング損失が増大し、効率が大幅に減少するが、差動増幅器６を具備したスイッチングレギュレータでは、負荷が軽いとき、スイッチングの回数を減らすことで、効率をあげることができる。 As described above, in the switching regulator without the differential amplifier 6, the switching loss when the load is light increases and the efficiency is greatly reduced. However, in the switching regulator with the differential amplifier 6, the load is reduced. When is low, efficiency can be increased by reducing the number of times of switching.
一方、差動増幅器５の出力電圧Ｖｅｒｒが、基準電圧１の出力電圧Ｖｒｅｆよりも大きいような負荷の場合は、差動増幅器６は機能せず、ＰＷＭコントローラ２に内蔵された発振器の発振周波数は通常のままでの動作をするので、効率およびリップルに変化はない。
On the other hand, when the load is such that the output voltage Verr of the differential amplifier 5 is larger than the output voltage Vref of the
尚、基準電圧１の出力電圧Ｖｒｅｆの電圧値を調整することで、差動増幅器６が発振周波数を切り換えるときの差動増幅器５の出力電圧値（Ｖｅｒｒ）を調整できるので、ＰＷＭコントローラ２に内蔵された発振器の発振周波数を切り換えるときのスイッチングレギュレータの出力負荷電流値を任意に調整できる。
In addition, since the output voltage value (Verr) of the differential amplifier 5 when the differential amplifier 6 switches the oscillation frequency can be adjusted by adjusting the voltage value of the output voltage Vref of the
出力制御回路３は、ＰＷＭコントローラ２から出力されたロジックコントロール信号（パルス）の、ＰチャネルＭＯＳトランジスタＴＲ１のゲートへの入力を制御するものであり、例えば、上述の特許文献３（特開２００２−１７１７４９号公報）に記載のように、発振出力Ｌｘのハイレベル時の電圧と、図示していない過電流検出用の基準電圧および短絡検出用の基準電圧を比較した結果に応じて、ＰＷＭコントローラ２からの出力をＰチャネルＭＯＳトランジスタＴＲ１のゲート電極に伝達するか否かを制御する。これにより、短絡に至る過電流の場合と、短絡には至らない過電流の場合を区別し、それぞれに最適な保護を行うことができる。
The output control circuit 3 controls the input of the logic control signal (pulse) output from the
制御回路４は、本発明に係る回路であり、バースト動作中のスイッチングレギュレータに急峻な負荷が加わったときに、直ちにＰＷＭコントローラ２における発振を起動してＰＷＭモードに復帰させるものである。
The
すなわち、スイッチングレギュレータにおいては、軽負荷時の効率を高めるために、軽負荷時にはＰＷＭコントローラ２の発振動作は停止して、ＰチャネルＭＯＳトランジスタＴＲ１を間欠発振させる機能（「バースト動作」）を有している。具体的には、軽負荷になると上述したように差動増幅器５の出力電圧Ｖｅｒｒが下がり、この出力電圧Ｖｅｒｒがある一定レベル以下になると、ＰＷＭコントローラ２における発振動作を停止する。
In other words, the switching regulator has a function (“burst operation”) that causes the P-channel MOS transistor TR1 to oscillate intermittently by stopping the oscillation operation of the
このようなバースト動作状態において、重負荷になると差動増幅器５の出力電圧Ｖｅｒｒが上がり、この出力電圧Ｖｅｒｒがある一定レベル以上になると、ＰＷＭコントローラ２における発振動作が再開してＰＷＭモードとなる。
In such a burst operation state, when the load is heavy, the output voltage Verr of the differential amplifier 5 rises. When the output voltage Verr exceeds a certain level, the oscillation operation in the
しかし、軽負荷時（バースト動作時）に急峻な負荷が加わったとき、差動増幅器５の出力電圧Ｖｅｒｒのレベルがある一定レベル以上になるまでＰＷＭコントローラ２における発振器が停止している。その結果、差動増幅器５の出力電圧Ｖｅｒｒのレベルがある一定レベル以上になるまでの期間、出力電圧Ｖｏｕｔが下がり続ける。
However, when a steep load is applied during light load (burst operation), the oscillator in the
制御回路４は、このように、バースト動作時のスイッチングレギュレータに急峻な負荷が加わったときに、直ちにＰＷＭコントローラ２における発振器を復帰させ、すなわち、バースト動作からＰＷＭモードに切り替え、負荷過渡応答を向上させる。以下、その構成と動作を説明する。
As described above, when a steep load is applied to the switching regulator during the burst operation, the
本例の制御回路４は、差動増幅器（図中「ＡＭＰ」と記載）７，８と、ＰチャネルＭＯＳトランジスタＴＲ２、抵抗Ｒ３，Ｒ４、容量（コンデンサ）Ｃ８を有している。
The
差動増幅器７と、ＰチャネルＭＯＳトランジスタＴＲ２および抵抗Ｒ３は、抵抗Ｒ５，Ｒ６で分圧されたＦＢ端子電圧Ｖａ（信号９）をレギュレートする。
すなわち、差動増幅器７のマイナス入力端子（−）には抵抗Ｒ５，Ｒ６で分圧されたＦＢ端子電圧Ｖａ（信号９）が入力され、この差動増幅器７の出力はＰチャネルＭＯＳトランジスタＴＲ２のゲートに入力される。
That is, the FB terminal voltage Va (signal 9) divided by the resistors R5 and R6 is input to the negative input terminal (−) of the
このＰチャネルＭＯＳトランジスタＴＲ２の出力電流は、抵抗Ｒ３を介してグランドに流れ、抵抗Ｒ３とＰチャネルＭＯＳトランジスタＴＲ２間の接続点において電圧（＝Ｖａ）を出力する。 The output current of the P channel MOS transistor TR2 flows to the ground via the resistor R3, and a voltage (= Va) is output at the connection point between the resistor R3 and the P channel MOS transistor TR2.
このようにして、ＦＢ端子電圧Ｖａ（信号９）をレギュレートすることにより、信号９へのノイズの影響を小さくすることができる。 Thus, by regulating the FB terminal voltage Va (signal 9), the influence of noise on the signal 9 can be reduced.
抵抗Ｒ３には並列に、抵抗Ｒ４と容量Ｃ８が接続されており、さらに、この抵抗Ｒ４と容量Ｃ８の接続点が差動増幅器８のマイナス入力端子（−）に、抵抗Ｒ４の抵抗Ｒ３との接続点が差動増幅器８のプラス入力端子（＋）に接続されており、抵抗Ｒ４と容量Ｃ８による回路で生成されるＡＣ成分信号（信号１０，１１）が差動増幅器８に入力される回路構成となっている。
A resistor R4 and a capacitor C8 are connected in parallel to the resistor R3. Further, the connection point between the resistor R4 and the capacitor C8 is connected to the negative input terminal (−) of the
差動増幅器８は、入力した信号１０と信号１１に基づき、ＰＷＭコントローラ２を起動制御する機能を有する。すなわち、スイッチングレギュレータの出力側に急峻な負荷が加わった際の信号１０，１１の変化に応じて、ＰＷＭコントローラ２における発振器の発振動作を強制起動する。
The
以下、このように、バースト動作中に、スイッチングレギュレータの出力側（Ｖｏｕｔ）に急峻な負荷が加わった場合の動作を説明する。 The operation when a steep load is applied to the output side (Vout) of the switching regulator during the burst operation will be described below.
バースト動作状態において、スイッチングレギュレータの出力側（Ｖｏｕｔ）に急峻な負荷が加わった場合、出力電圧Ｖｏｕｔおよび抵抗Ｒ５，Ｒ６で分圧されたＦＢ端子電圧Ｖａ（信号９）は低くなり、差動増幅器７の出力ＶｓはＨ（ハイ）となり、ＰチャネルＭＯＳトランジスタＴＲ２がオン（ＯＮ）して、抵抗Ｒ３のラインと平行して、抵抗Ｒ４と容量Ｃ８のラインに電流が流れる。
In a burst operation state, when a steep load is applied to the output side (Vout) of the switching regulator, the FB terminal voltage Va (signal 9) divided by the output voltage Vout and the resistors R5 and R6 becomes low, and the
このように、抵抗Ｒ４と容量Ｃ８のラインに電流が流れる結果、信号１０にＡＣ成分がのり、容量Ｃ８から抵抗Ｒ４に向けて電流が流れ、抵抗Ｒ４の両端に電圧が生じる。その差分電圧（信号１０，１１）が予め定められた閾値以上となると、差動増幅器８がＰＷＭコントローラ２に対して発振器を強制的に動作させる信号１２を出力し、ＰＷＭモード状態に切り替える。尚、差動増幅器８のオフセット量により、信号１０と信号１１の差分電圧の閾値が決定される。
As described above, as a result of the current flowing through the line of the resistor R4 and the capacitor C8, an AC component is loaded on the signal 10, a current flows from the capacitor C8 toward the resistor R4, and a voltage is generated across the resistor R4. When the differential voltage (signals 10 and 11) exceeds a predetermined threshold value, the
逆に、スイッチングレギュレータの出力側（Ｖｏｕｔ）に急峻な負荷が加わらない場合、軽負荷状態であり、出力電圧Ｖｏｕｔおよび抵抗Ｒ５，Ｒ６で分圧されたＦＢ端子電圧Ｖａ（信号９）は高いままで、差動増幅器７の出力ＶｓはＬ（ロー）であり、ＰチャネルＭＯＳトランジスタＴＲ２はオフ（ＯＦＦ）状態で、抵抗Ｒ４と容量Ｃ８のそれぞれのラインには電流が流れない。
Conversely, when a steep load is not applied to the output side (Vout) of the switching regulator, the load is light, and the FB terminal voltage Va (signal 9) divided by the output voltage Vout and the resistors R5 and R6 remains high. Until this time, the output Vs of the
そのため、信号１０と信号１１の差分（電圧差）はゼロとなり、差動増幅器８は、ＰＷＭコントローラ２を強制的に発振動作させる信号１２を出力せず、ＰＷＭモードへの切り替えは行われず、バースト動作状態のままとなる。
Therefore, the difference (voltage difference) between the signal 10 and the signal 11 becomes zero, and the
以上、図１を用いて説明したように、本例のスイッチングレギュレータでは、ＰＷＭコントローラ２の動作制御に用いる出力電圧Ｖｏｕｔの分圧値であるＦＢ端子電圧Ｖａ（信号９）の変動に基づき、信号１０，１１の差分電圧を発生させることで、バースト動作中において、スイッチングレギュレータの出力側に急峻な負荷が加わったことを検知して、ＰＷＭコントローラ２の発振動作を強制起動し、強制的にＰＷＭモードを復帰させることができる。
As described above with reference to FIG. 1, in the switching regulator of this example, the signal based on the fluctuation of the FB terminal voltage Va (signal 9), which is a divided value of the output voltage Vout used for operation control of the
特に、本例では、信号９（ＦＢ端子電圧Ｖａ）のＡＣ成分を、信号１０と信号１１の差分電圧として出力して、そのＡＣ成分（信号１０と信号１１の差分）の大きさが一定レベルより大きくなると、ＰＷＭコントローラ２の発信動作を強制的に起動させるので、バースト動作状態中に急峻な負荷が加わったとき、直ちに、ＰＷＭモード動作を開始させることができる。
In particular, in this example, the AC component of the signal 9 (FB terminal voltage Va) is output as a differential voltage between the signal 10 and the signal 11, and the magnitude of the AC component (difference between the signal 10 and the signal 11) is a constant level. When it becomes larger, the transmission operation of the
また、本例では、信号９（ＦＢ端子電圧Ｖａ）を、差動増幅器７とＰチャネルＭＯＳトランジスタＴＲ２、抵抗Ｒ３によりレギュレートしており、信号９へのノイズの影響を小さくすることができる。
In this example, the signal 9 (FB terminal voltage Va) is regulated by the
尚、本発明は、図１を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、図１における構成から出力制御回路３および差動差動増幅器６を除いた構成としても良い。 In addition, this invention is not limited to the example demonstrated using FIG. 1, In the range which does not deviate from the summary, various changes are possible. For example, the output control circuit 3 and the differential differential amplifier 6 may be omitted from the configuration in FIG.
１：基準電圧、２：ＰＷＭコントローラ、３：出力制御回路、４：制御回路、５：差動増幅器（「ＥＡ」）、６〜８：差動増幅器（「ＡＭＰ」）、９〜１２：信号、Ｃ７，Ｃ８：容量（コンデンサ）、Ｌ：コイル、Ｒ３〜Ｒ６：抵抗、ＴＲ１，２：ＰチャネルＭＯＳトランジスタ（「Ｐｃｈドライバ」）、２１０：基準電圧回路、Ｒ２１１，２１２：ブリーダ抵抗、２１３：エラーアンプ、２１５：ＰＷＭコンパレータ、２１４：発振回路、２１１０：基準電圧回路、２１１５：コンパレータ、２１１４：発振回路。 1: reference voltage, 2: PWM controller, 3: output control circuit, 4: control circuit, 5: differential amplifier (“EA”), 6-8: differential amplifier (“AMP”), 9-12: signal C7, C8: Capacitance (capacitor), L: Coil, R3 to R6: Resistance, TR1, 2: P channel MOS transistor ("Pch driver"), 210: Reference voltage circuit, R211 and 212: Bleeder resistance, 213: Error amplifier, 215: PWM comparator, 214: oscillation circuit, 2110: reference voltage circuit, 2115: comparator, 2114: oscillation circuit.
Claims (2)
バースト動作中の負荷電圧を検知する検知回路と、
該検知回路が検知した負荷電圧に基づいて停止している前記ＰＷＭコントローラの発信を強制起動させる起動回路とを備え、
前記検知回路は、前記出力分圧をレギュレートする第１の回路と、該第１の回路でレギュレートした電圧からＡＣ成分信号を生成する第２の回路とを有し、
前記起動回路は、第２の回路で生成したＡＣ成分信号の差分値が予め設定された閾値を越えると、前記ＰＷＭコントローラの発信を起動させる第３の回路を有することを特徴とするスイッチングレギュレータ。 A PWM controller is provided that outputs an output signal having a pulse width corresponding to the difference between the output voltage divided by the output voltage and the reference voltage at a cycle of a predetermined oscillation frequency, and the PWM controller has the output voltage of a predetermined value or less. Is a switching regulator that performs burst operation by stopping the transmission of the transmission frequency ,
A detection circuit for detecting a load voltage during burst operation;
A startup circuit for forcibly starting transmission of the PWM controller that is stopped based on the load voltage detected by the detection circuit ;
The detection circuit includes a first circuit that regulates the output voltage division, and a second circuit that generates an AC component signal from a voltage regulated by the first circuit,
The switching regulator includes a third circuit that starts transmission of the PWM controller when the difference value of the AC component signal generated by the second circuit exceeds a preset threshold value .
前記第１の回路は、第１の差動増幅器とＰチャンネルＭＯＳトランジスタと第１の抵抗とからなり、第１の差動増幅器のマイナス入力端子に前記出力分圧が入力され、第１の差動増幅器の出力は前記ＰチャンネルＭＯＳトランジスタのゲートに接続され、該ＰチャンネルＭＯＳトランジスタのソースは高電位側に接続され、ＰチャンネルＭＯＳトランジスタのドレインは第１の差動増幅器のプラス入力端子と第１の抵抗の一端に接続され、該第１の抵抗の他端は低電位側に接続されており、
前記第２の回路は、互いに直列接続された第２の抵抗と容量とからなり、第２の抵抗の一端はＰチャンネルＭＯＳトランジスタのドレインに接続され、その他端は前記容量を介して前記低電位側に接続されて、直列接続された第２の抵抗及び容量は第１の抵抗に並列接続され、
前記第３の回路は、マイナス入力端子が第２の抵抗と容量の接続点に接続され、プラス入力端子が第２の抵抗の他端に接続された第２の差動増幅器からなることを特徴とするスイッチングレギュレータ。 The switching regulator of claim 1,
The first circuit includes a first differential amplifier, a P-channel MOS transistor, and a first resistor. The output voltage is input to a negative input terminal of the first differential amplifier, and a first difference is provided. The output of the dynamic amplifier is connected to the gate of the P-channel MOS transistor, the source of the P-channel MOS transistor is connected to the high potential side, and the drain of the P-channel MOS transistor is connected to the positive input terminal of the first differential amplifier. 1 is connected to one end of the first resistor, the other end of the first resistor is connected to the low potential side,
The second circuit includes a second resistor and a capacitor connected in series with each other. One end of the second resistor is connected to the drain of the P-channel MOS transistor, and the other end is connected to the low potential via the capacitor. A second resistor and a capacitor connected in series are connected in parallel to the first resistor,
The third circuit includes a second differential amplifier having a negative input terminal connected to a connection point between a second resistor and a capacitor, and a positive input terminal connected to the other end of the second resistor. Switching regulator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006055909A JP4908019B2 (en) | 2006-03-02 | 2006-03-02 | Switching regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006055909A JP4908019B2 (en) | 2006-03-02 | 2006-03-02 | Switching regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007236129A JP2007236129A (en) | 2007-09-13 |
| JP4908019B2 true JP4908019B2 (en) | 2012-04-04 |
Family
ID=38556145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006055909A Expired - Fee Related JP4908019B2 (en) | 2006-03-02 | 2006-03-02 | Switching regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4908019B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5315988B2 (en) | 2008-12-26 | 2013-10-16 | 株式会社リコー | DC-DC converter and power supply circuit including the DC-DC converter |
| JP6433652B2 (en) * | 2013-11-26 | 2018-12-05 | Eizo株式会社 | Power supply device and electrical equipment |
| CN103856055B (en) | 2014-02-28 | 2016-06-29 | 台达电子企业管理（上海）有限公司 | DC/DC transducer and control method thereof |
| CN108319318B (en) * | 2018-04-09 | 2024-04-12 | 艾乐德电子（南京）有限公司 | Switching power supply and method with controllable output voltage instantaneous drop and jump amplitude |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116665A (en) * | 1994-10-17 | 1996-05-07 | Fujitsu Ltd | Switching regulator |
| JP3506913B2 (en) * | 1997-09-22 | 2004-03-15 | セイコーインスツルメンツ株式会社 | Switching regulator |
| JP3497075B2 (en) * | 1998-03-20 | 2004-02-16 | シャープ株式会社 | Switching power supply circuit |
| JP4066303B2 (en) * | 2000-11-29 | 2008-03-26 | 株式会社リコー | Switching regulator having overcurrent protection function and electronic device using the same |
| JP3624183B2 (en) * | 2002-01-31 | 2005-03-02 | 松下電器産業株式会社 | Electronic equipment power system |
| JP4425029B2 (en) * | 2004-03-11 | 2010-03-03 | 株式会社リコー | Switching regulator |
-
2006
- 2006-03-02 JP JP2006055909A patent/JP4908019B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007236129A (en) | 2007-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5942455B2 (en) | Switching regulator | |
| US7843179B2 (en) | Control circuit for synchronous rectifier-type DC-DC converter, synchronous rectifier-type DC-DC converter and control method thereof | |
| JP4685531B2 (en) | STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME | |
| JP5014194B2 (en) | Voltage regulator | |
| US8242760B2 (en) | Constant-voltage circuit device | |
| JP4889398B2 (en) | Constant voltage power circuit | |
| JP5034399B2 (en) | Switching regulator | |
| US8098057B2 (en) | Constant voltage circuit including supply unit having plural current sources | |
| JP2008206239A (en) | Semiconductor device | |
| KR20090028498A (en) | Switching regulator and method of controlling the same | |
| JP2010136510A (en) | Step-down switching regulator | |
| JP2007252113A (en) | Switching regulator | |
| JP5330084B2 (en) | Current detection circuit and switching regulator using the same | |
| JP2009131066A (en) | Power supply circuit and electronic apparatus | |
| JP4775044B2 (en) | Switching regulator | |
| JP4592408B2 (en) | Power circuit | |
| JP4908019B2 (en) | Switching regulator | |
| JP4673350B2 (en) | DC power supply | |
| JP4548100B2 (en) | DC-DC converter | |
| JP5312781B2 (en) | Switching power supply circuit | |
| JP5287261B2 (en) | DC-DC converter | |
| JP2007109267A (en) | Voltage regulator | |
| JP2007188533A (en) | Voltage regulator and phase compensation method of voltage regulator | |
| JP2007097286A (en) | Switching regulator and its drive method | |
| JP2007189771A (en) | Power unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110525 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |