JP2007236129A - Switching regulator - Google Patents
Switching regulator Download PDFInfo
- Publication number
- JP2007236129A JP2007236129A JP2006055909A JP2006055909A JP2007236129A JP 2007236129 A JP2007236129 A JP 2007236129A JP 2006055909 A JP2006055909 A JP 2006055909A JP 2006055909 A JP2006055909 A JP 2006055909A JP 2007236129 A JP2007236129 A JP 2007236129A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- output
- differential amplifier
- circuit
- switching regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、出力電圧を安定化させるスイッチングレギュレータの制御技術に係り、特に、バースト動作状態から通常の発信動作(PWM動作)状態への復帰を効率的に行うのに好適な技術に関するものである。 The present invention relates to a switching regulator control technique for stabilizing an output voltage, and more particularly to a technique suitable for efficiently returning from a burst operation state to a normal transmission operation (PWM operation) state. .
携帯電話やPHS(Personal Handyphone System)、PDA(Personal Digital Assistants)、ノートパソコンなど様々な携帯用電子機器等においては、内部回路を駆動するために様々な電源電圧を必要としており、これらの様々な電源電圧はバッテリー電圧を用いて電源回路で生成している。 Various portable electronic devices such as mobile phones, PHS (Personal Handyphone System), PDA (Personal Digital Assistants), and notebook computers require various power supply voltages to drive internal circuits. The power supply voltage is generated by the power supply circuit using the battery voltage.
これらの携帯用電子機器等に対しては、小型軽量化および低コスト化が要望されている。そのため効率のよいスイッチングレギュレータを用いた電源回路が用いられ、これにより安定した様々な電源電圧を生成して、内部回路に安定した電源を供給している。 For these portable electronic devices and the like, there is a demand for reduction in size and weight and cost. For this reason, a power supply circuit using an efficient switching regulator is used, thereby generating various stable power supply voltages and supplying a stable power supply to the internal circuit.
従来のスイッチングレギュレータの制御技術としては、例えば、特許技術1〜3に記載のものがある。特許文献1においては、スイッチングレギュレータにおけるPWM(Puise Width Modulation)動作の基本的な説明と、軽負荷時における当該スイッチングレギュレータの効率を上げるための技術が記載されている。
As a conventional switching regulator control technique, for example, there are those described in
PWM回路は、スイッチングレギュレータの出力電圧を安定させるために、スイッチング素子のオン・オフ(ON/OFF)をコントロールするロジック信号のパルス幅を変化させるものであり、出力電圧を高くする場合にはスイッチング素子のON期間を長くし、出力電圧を低くする場合には、スイッチング素子のON期間を短くするよう動作する。 The PWM circuit changes the pulse width of the logic signal that controls ON / OFF of the switching element to stabilize the output voltage of the switching regulator. When the ON period of the element is lengthened and the output voltage is lowered, the operation is performed to shorten the ON period of the switching element.
特許文献1の技術では、図2に示すように、基準電圧回路210の基準電圧Vrefと、スイッチングレギュレータの出力電圧Voutを分圧するブリーダ抵抗R211,212の接続点の電圧Vaとの差電圧を増幅するエラーアンプ(差動増幅器)213を設け、「Vref>Va」ならば、このエラーアンプ213の出力電圧(Verr)が高くなり、逆にVref<Vaならば、Verrは低くなるようにする。
In the technique of
そして、PWMコンパレータ(差動増幅器)215において、発振回路214の出力(例えば三角波)と、エラーアンプ213の出力(Verr)とを比較して信号を出す構成とし、出力電圧Voutの変化に応じてエラーアンプ213の出力Verrが上下することで、PWMコンパレータ215の出力のパルスの幅がコントロールされ、スイッチングレギュレータは、このパルス幅の時間のみ、スイッチ素子をONまたは、OFFに制御する。
The PWM comparator (differential amplifier) 215 compares the output of the oscillation circuit 214 (for example, a triangular wave) and the output of the error amplifier 213 (Verr) to output a signal, and changes the output voltage Vout. As the output Verr of the
また、特許文献1においては、図3に示すように、エラーアンプ213の出力電圧(Verr)と基準電圧回路2110の基準電圧(Vref2)とを比較して信号を出力するコンパレータ2115を設けて、出力電圧(Verr)が基準電圧(Vref2)以下であるときは発振回路2114の発振周波数を下げ、スイッチング周波数を下げることで、軽負荷時の効率を改善する技術が記載されている。
In
また、特許文献2においては、上記特許文献1に記載の技術における問題点(大幅に周波数を変化させた場合、切り替え時に数十倍ものオン時間になるため、リップル電圧が増大してしまう)を解決するための技術、すなわち、電流制御型のPWMコントローラと、矩形波を発信する発信回路とを用いることにより、周波数切り替え時のスイッチ素子のON時間の変化を少なくする技術が記載されている。 Also, in Patent Document 2, there is a problem in the technique described in Patent Document 1 (if the frequency is changed significantly, the on-time is several tens of times at the time of switching, so the ripple voltage increases). A technique for solving the problem, that is, a technique for reducing a change in the ON time of the switch element at the time of frequency switching by using a current control type PWM controller and a transmission circuit for transmitting a rectangular wave is described.
また、特許文献3においては、短絡に至る過電流の場合と、短絡には至らない過電流の場合を区別し、それぞれに最適な保護を行う過電流保護機能を有するスイッチングレギュレータに関しての技術が記載されている。 Patent Document 3 describes a technique relating to a switching regulator having an overcurrent protection function that distinguishes between an overcurrent that leads to a short circuit and an overcurrent that does not lead to a short circuit, and performs optimum protection for each. Has been.
すなわち、短絡に至らない過電流の場合にドライバトランジスタ(スイッチ素子)をオフにして保護し、また、短絡には至らないノイズなどの一時的(瞬間的、突発的)な過電流の場合に対処するためにドライバトランジスタを周期的に回復させ、さらに、短絡に至る過電流の場合に、ドライバトランジスタをそれ以降継続的にオフにして保護する(システムダウン)ために、スイッチ素子(Pchドライバトランジスタ)がONの時動作し、発振出力Lxのハイレベル時の電圧と過電流検出用基準電圧および短絡検出用基準電圧を比較する第1,第2のコンパレータ回路と、第1,第2のコンパレータ回路の出力を保持する第1,第2のラッチ回路と、第1,第2のラッチ回路の出力に基づいて、PWMコントローラからのPWM信号をPchドライバトランジスタ(スイッチ素子)のゲート電極に伝達するか否かを制御する出力制御回路を設ける技術が記載されている。 In other words, the driver transistor (switch element) is turned off to protect in the case of an overcurrent that does not lead to a short circuit, and it is also possible to deal with a temporary (instantaneous or sudden) overcurrent such as noise that does not lead to a short circuit. The switching transistor (Pch driver transistor) is used to periodically recover the driver transistor and to turn off and protect the driver transistor (system down) in the event of an overcurrent leading to a short circuit. Are operated, and the first and second comparator circuits for comparing the high level voltage of the oscillation output Lx with the overcurrent detection reference voltage and the short-circuit detection reference voltage, and the first and second comparator circuits. PWM signals from the PWM controller based on the outputs of the first and second latch circuits holding the outputs of the first and second latch circuits. h driver transistor technology providing an output control circuit for controlling whether or not to transmit to the gate electrode of the (switching elements) is described.
一般に、このようなスイッチングレギュレータにおいては、携帯用電子機器の待機時などの軽負荷時における消費電力の低減を目的として、例えば、非特許文献1に記載の「バーストモード(商標)」や非特許文献2に記載の「オートバーストスタンバイ」等と呼ばれる機能(「バースト動作」)が設けられている。
In general, in such a switching regulator, for example, “Burst Mode (trademark)” described in Non-Patent
バーストモード(商標)では、軽負荷時に、基準電源と誤差アンプ(エラーアンプ)を除いた全ての内部回路を停止させ、また、オートバーストスタンバイでは、軽負荷時に、PWMコントローラ自体の発振動作は停止して、スイッチ素子を間欠起動することで、消費電力を低減させる。 In burst mode (trademark), all internal circuits except the reference power supply and error amplifier (error amplifier) are stopped at light load. In auto burst standby, the oscillation operation of the PWM controller itself is stopped at light load. Then, the power consumption is reduced by intermittently starting the switch element.
このように、バースト動作状態では、軽負荷になるとPWMコントローラへの入力信号のレベルが下がり、この値が一定レベル以下になると、PWMコントローラ自体の発振動作は停止して、消費電力を低減させる。 As described above, in the burst operation state, when the load is light, the level of the input signal to the PWM controller decreases. When this value falls below a certain level, the oscillation operation of the PWM controller itself is stopped to reduce power consumption.
このようなバースト動作状態において、重負荷になると、エラーアンプを介してのPWMコントローラへの入力信号のレベルが上がり、ある一定レベル以上になると、PWMコントローラ自体の発振動作が開始され、通常の発振動作状態(「PWMモード」)に戻る。このような動作により、軽負荷時の効率を高めることができる。 In such a burst operation state, when the load is heavy, the level of the input signal to the PWM controller via the error amplifier rises, and when the level exceeds a certain level, the oscillation operation of the PWM controller itself starts and normal oscillation Return to the operating state ("PWM mode"). With such an operation, the efficiency at light load can be increased.
しかし、このように、バースト動作状態において急峻な負荷が加わった場合、エラーアンプを介してのPWMコントローラへの入力信号のレベルがある一定レベル以上になるまでスイッチング素子の間欠動作状態が続いており、その期間、出力が下がり続けるという欠点を抱えている。このような、バースト動作時に急峻な負荷が加わった場合の問題点に対しては、上記特許文献1〜3および上記非特許文献1,2を含む従来技術では、対処することができない。
However, in this way, when a steep load is applied in the burst operation state, the intermittent operation state of the switching element continues until the level of the input signal to the PWM controller via the error amplifier exceeds a certain level. During that period, the output continues to fall. Such problems when a steep load is applied during the burst operation cannot be dealt with by the prior art including the above-mentioned
解決しようとする問題点は、従来の技術では、バースト動作時に急峻な負荷が加わった場合におけるスイッチングレギュレータの出力電圧の降下を回避することができない点である。 The problem to be solved is that the conventional technique cannot avoid the output voltage drop of the switching regulator when a steep load is applied during the burst operation.
本発明の目的は、これら従来技術の課題を解決し、スイッチングレギュレータの負荷過渡応答を向上させることである。 An object of the present invention is to solve these problems of the prior art and improve the load transient response of a switching regulator.
上記目的を達成するため、本発明では、軽負荷状態でPWMコントローラの発振動作が停止しているバースト動作中に出力側に急峻な負荷が加わった場合、これを検知して、PWMコントローラの発振を強制起動する制御回路(4)を設けたことを特徴とする。具体的には、制御回路(4)は、第1,第2の差動増幅器(7,8)とPチャネルMOSトランジスタ(TR2)、第1,第2の抵抗(R3,R4)、容量(C8)を有し、第1の差動増幅器(7)の出力はPチャネルMOSトランジスタ(TR2)のゲートに接続され、このPチャネルMOSトランジスタ(TR2)のソースは高電位側(Vdd)に接続され、ドレインは、第1の差動増幅器(7)のプラス入力端(+)と第2の差動増幅器(8)のプラス入力端(+)および第1,第2の抵抗(R3,R4)の一端に接続され、第1の抵抗(R3)の他端は低電位側(グランド)に接続され、第2の抵抗(R4)の他端は容量(C8)を介して低電位側に接続され、第2の抵抗(R4)の他端と容量(C8)との接続点は第2の差動増幅器(8)のマイナス入力端(−)に接続され、第1の差動増幅器(7)のマイナス入力端(−)に、スイッチングレギュレータの出力分圧電位(FB端電圧Va)が接続され、第2の差動増幅器(8)の出力はPWMコントローラ(2)に接続されており、急峻な負荷が加わり出力分圧電位(FB端電圧Va)が予め定められた閾値より低くなると第1の差動増幅器(7)の出力がハイとなってPチャネルMOSトランジスタ(TR2)をオンして第1の抵抗(R3)および第2の抵抗(R4)と容量(C8)に電流が流れ、この容量(C8)から第2の抵抗(R4)に向けての電流で第2の抵抗(R4)の両端に生じた差分電圧が予め定められた閾値以上となると、第2の差動増幅器(8)からPWMコントローラ(2)に、当該PWMコントローラ(2)の発振を起動させる信号を出力する構成としている。 In order to achieve the above object, in the present invention, when a steep load is applied to the output side during a burst operation in which the oscillation operation of the PWM controller is stopped in a light load state, this is detected and the oscillation of the PWM controller is detected. A control circuit (4) for forcibly starting is provided. Specifically, the control circuit (4) includes first and second differential amplifiers (7, 8), a P-channel MOS transistor (TR2), first and second resistors (R3, R4), a capacitor ( C8), the output of the first differential amplifier (7) is connected to the gate of the P-channel MOS transistor (TR2), and the source of the P-channel MOS transistor (TR2) is connected to the high potential side (Vdd) The drain is connected to the positive input terminal (+) of the first differential amplifier (7), the positive input terminal (+) of the second differential amplifier (8), and the first and second resistors (R3, R4). ), The other end of the first resistor (R3) is connected to the low potential side (ground), and the other end of the second resistor (R4) is connected to the low potential side via the capacitor (C8). The connection point between the other end of the second resistor (R4) and the capacitor (C8) is the second differential amplification. The output voltage dividing potential (FB terminal voltage Va) of the switching regulator is connected to the negative input terminal (−) of (8), the negative input terminal (−) of the first differential amplifier (7), The output of the second differential amplifier (8) is connected to the PWM controller (2). When a steep load is applied and the output divided potential (FB end voltage Va) becomes lower than a predetermined threshold, the first difference When the output of the dynamic amplifier (7) becomes high, the P-channel MOS transistor (TR2) is turned on, and a current flows through the first resistor (R3), the second resistor (R4) and the capacitor (C8). When the differential voltage generated at both ends of the second resistor (R4) by the current from (C8) to the second resistor (R4) is equal to or greater than a predetermined threshold, the second differential amplifier (8) To the PWM controller (2) It has a configuration which outputs a signal for starting the oscillation of the controller (2).
本発明によれば、バースト動作中に急峻な負荷が加わったとき直ちにPWMモード動作を開始させることができるので、スイッチングレギュレータの負荷過渡応答を向上させることが可能である。 According to the present invention, the PWM mode operation can be started immediately when a steep load is applied during the burst operation, so that the load transient response of the switching regulator can be improved.
以下、図を用いて本発明を実施するための最良の形態例を説明する。図1は、本発明に係るスイッチングレギュレータの構成例を示す回路図であって、このスイッチングレギュレータは、基準電圧1、PWMコントローラ2、出力制御回路3、制御回路4、差動増幅器(図中「EA」と記載)5、差動増幅器(図中「AMP」と記載)6、PチャネルMOSトランジスタ(図中「Pchドライバ」と記載)TR1、コイルL、容量(コンデンサ)C7、抵抗R5,R6により構成されている。
The best mode for carrying out the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration example of a switching regulator according to the present invention. This switching regulator includes a
PチャネルMOSトランジスタTR1とコイルLおよび容量C7は、スイッチングレギュレータの基本的な構成要素であり、ソースが電源Vddに接続されたスイッチ素子としてのPチャネルMOSトランジスタTR1は、ゲートに入力されたロジックコントロール信号に応じてオン・オフしてスイッチング波形の信号(発振出力Lx)を出力し、コイルLおよび容量C7は、PチャネルMOSトランジスタTR1の発振出力Lxを平滑化し直流電圧(出力電圧Vout)として出力する。 The P-channel MOS transistor TR1, the coil L, and the capacitor C7 are basic components of the switching regulator. The P-channel MOS transistor TR1 serving as a switching element whose source is connected to the power supply Vdd has a logic control input to the gate. A switching waveform signal (oscillation output Lx) is output according to the signal, and the coil L and the capacitor C7 smooth the oscillation output Lx of the P-channel MOS transistor TR1 and output it as a DC voltage (output voltage Vout). To do.
また、基準電圧1とPWMコントローラ2、差動増幅器5および抵抗R5,R6は、PチャネルMOSトランジスタTR1のゲートに入力するロジックコントロール信号を、出力電圧Voutの変化に応じて制御し、スイッチングレギュレータの動作を安定させるために設けられた一般的な構成要素である。
The
すなわち、抵抗R5,R6は出力電圧Voutを分圧してFB端子電圧Vaを生成し、差動増幅器(エラーアンプ)5は、抵抗R5,R6で生成されたFB端子電圧Vaと基準電圧1との比較結果を出力(Verr)し、PWMコントローラ2は、図示していない発振器の出力(例えば三角波)と差動増幅器5の出力(Verr)を比較して、PチャネルMOSトランジスタTR1のゲートに入力するロジックコントロール信号のパルス幅を制御する。
That is, the resistors R5 and R6 divide the output voltage Vout to generate the FB terminal voltage Va, and the differential amplifier (error amplifier) 5 generates the FB terminal voltage Va generated by the resistors R5 and R6 and the
PチャネルMOSトランジスタTR1は、PWMコントローラ2で制御されたパルス幅の時間のみオン(ON)またはオフ(OFF)する。一般に、スイッチングレギュレータの場合、PチャネルMOSトランジスタTR1(スイッチ素子)をONにする時間が長い方が、出力電圧Voutに接続された負荷に電力を供給する能力が高くなる。 The P-channel MOS transistor TR1 is turned on (ON) or turned off (OFF) only for the time of the pulse width controlled by the PWM controller 2. In general, in the case of a switching regulator, the longer the time during which the P-channel MOS transistor TR1 (switch element) is turned on, the higher the ability to supply power to the load connected to the output voltage Vout.
例えば、負荷が重くなり出力負荷電流値が大きくなると、スイッチングレギュレータの出力電圧Voutが下がり、それを抵抗R5,R6で分圧したFB端子電圧Vaも下がる。これによって差動増幅器5の出力Verrは上がるので、結果として、PWMコントローラ2の出力信号のパルス幅が広がり、PチャネルMOSトランジスタTR1のオン(ON)時間が長くなって出力電圧Voutを上げ、出力電圧Voutを一定に保つ。
For example, when the load becomes heavier and the output load current value increases, the output voltage Vout of the switching regulator decreases, and the FB terminal voltage Va obtained by dividing it by the resistors R5 and R6 also decreases. As a result, the output Verr of the
逆に、負荷が軽くなると出力負荷電流値が小さくなり、スイッチングレギュレータの出力電圧Voutが上がり、抵抗R5,R6で分圧されたFB端子電圧Vaが上がる。これによって、差動増幅器5の出力Verrは下がるので、結果として、PWMコントローラ2の出力信号のパルス幅が狭くなり、PチャネルMOSトランジスタTR1のオン(ON)時間が短くなって出力電圧Voutを下げ、出力電圧Voutを一定に保つ。
Conversely, when the load becomes lighter, the output load current value decreases, the output voltage Vout of the switching regulator increases, and the FB terminal voltage Va divided by the resistors R5 and R6 increases. As a result, the output Verr of the
差動増幅器6は、上記特許文献1,2(特開平11−155281号公報と特開2005−261060号公報)において開示されているものであり、負荷が軽いときのスイッチングレギュレータの効率を向上させることを目的として設けられたものである。
The differential amplifier 6 is disclosed in
すなわち、差動増幅器6は、基準電圧1の出力Vrefと差動増幅器5の出力電圧Verrとを比較し差動増幅器5の出力電圧Verrの変化に応じて、PWMコントローラ2に内蔵された発振器の周波数を変化させる。
That is, the differential amplifier 6 compares the output Vref of the
具体的には、負荷が軽く、出力負荷電流値が小さい場合には、出力電圧Voutおよび抵抗R5,R6で分圧されたFB端子電圧Vaが上がり、差動増幅器5の出力Verrは下がる。
Specifically, when the load is light and the output load current value is small, the output voltage Vout and the FB terminal voltage Va divided by the resistors R5 and R6 rise, and the output Verr of the
その結果、差動増幅器5の出力Verrが基準電圧1の出力Vrefよりも下がった場合、差動増幅器6は、PWMコントローラ2に内蔵された発振器の発振周波数を下げる信号を出力し、PWMコントローラ2から出力するコントロール信号のパルス幅を増大させる。これにより、PチャネルMOSトランジスタTR1のON時間が長くなり出力電圧Voutが上がる。
As a result, when the output Verr of the
このように、軽い負荷の時に、広いパルス幅でPチャネルMOSトランジスタTR1をONするということは、リップル電圧が増大するというデメリットはあるが、スイッチングの回数が減少し、結果として、スイッチングのロスが減少し、軽負荷時の効率を向上させることができる。 Thus, turning on the P-channel MOS transistor TR1 with a wide pulse width at a light load has a demerit that the ripple voltage increases, but the number of times of switching decreases, resulting in a loss of switching. It can be reduced and the efficiency at light load can be improved.
尚、差動増幅器5の出力電圧Verrがさらに下がると、パルスの幅は細くなるが、スイッチングの周波数は低いので、軽負荷時のスイッチング損失が減少し、効率は改善される。
If the output voltage Verr of the
このように、差動増幅器6を具備していない場合のスイッチングレギュレータでは、負荷が軽いときのスイッチング損失が増大し、効率が大幅に減少するが、差動増幅器6を具備したスイッチングレギュレータでは、負荷が軽いとき、スイッチングの回数を減らすことで、効率をあげることができる。 As described above, in the switching regulator without the differential amplifier 6, the switching loss when the load is light increases and the efficiency is greatly reduced. However, in the switching regulator with the differential amplifier 6, the load is reduced. When is low, efficiency can be increased by reducing the number of times of switching.
一方、差動増幅器5の出力電圧Verrが、基準電圧1の出力電圧Vrefよりも大きいような負荷の場合は、差動増幅器6は機能せず、PWMコントローラ2に内蔵された発振器の発振周波数は通常のままでの動作をするので、効率およびリップルに変化はない。
On the other hand, when the load is such that the output voltage Verr of the
尚、基準電圧1の出力電圧Vrefの電圧値を調整することで、差動増幅器6が発振周波数を切り換えるときの差動増幅器5の出力電圧値(Verr)を調整できるので、PWMコントローラ2に内蔵された発振器の発振周波数を切り換えるときのスイッチングレギュレータの出力負荷電流値を任意に調整できる。
In addition, since the output voltage value (Verr) of the
出力制御回路3は、PWMコントローラ2から出力されたロジックコントロール信号(パルス)の、PチャネルMOSトランジスタTR1のゲートへの入力を制御するものであり、例えば、上述の特許文献3(特開2002−171749号公報)に記載のように、発振出力Lxのハイレベル時の電圧と、図示していない過電流検出用の基準電圧および短絡検出用の基準電圧を比較した結果に応じて、PWMコントローラ2からの出力をPチャネルMOSトランジスタTR1のゲート電極に伝達するか否かを制御する。これにより、短絡に至る過電流の場合と、短絡には至らない過電流の場合を区別し、それぞれに最適な保護を行うことができる。 The output control circuit 3 controls the input of the logic control signal (pulse) output from the PWM controller 2 to the gate of the P-channel MOS transistor TR1. As described in Japanese Patent No. 171749), the PWM controller 2 corresponds to the result of comparing the high-level voltage of the oscillation output Lx with a reference voltage for overcurrent detection and a reference voltage for short-circuit detection (not shown). Controls whether or not the output from is transmitted to the gate electrode of P-channel MOS transistor TR1. As a result, it is possible to distinguish between the case of an overcurrent leading to a short circuit and the case of an overcurrent not leading to a short circuit, and optimal protection can be performed for each.
制御回路4は、本発明に係る回路であり、バースト動作中のスイッチングレギュレータに急峻な負荷が加わったときに、直ちにPWMコントローラ2における発振を起動してPWMモードに復帰させるものである。
The
すなわち、スイッチングレギュレータにおいては、軽負荷時の効率を高めるために、軽負荷時にはPWMコントローラ2の発振動作は停止して、PチャネルMOSトランジスタTR1を間欠発振させる機能(「バースト動作」)を有している。具体的には、軽負荷になると上述したように差動増幅器5の出力電圧Verrが下がり、この出力電圧Verrがある一定レベル以下になると、PWMコントローラ2における発振動作を停止する。
In other words, the switching regulator has a function (“burst operation”) that causes the P-channel MOS transistor TR1 to oscillate intermittently by stopping the oscillation operation of the PWM controller 2 at light load in order to increase the efficiency at light load. ing. Specifically, when the load is light, the output voltage Verr of the
このようなバースト動作状態において、重負荷になると差動増幅器5の出力電圧Verrが上がり、この出力電圧Verrがある一定レベル以上になると、PWMコントローラ2における発振動作が再開してPWMモードとなる。
In such a burst operation state, when the load is heavy, the output voltage Verr of the
しかし、軽負荷時(バースト動作時)に急峻な負荷が加わったとき、差動増幅器5の出力電圧Verrのレベルがある一定レベル以上になるまでPWMコントローラ2における発振器が停止している。その結果、差動増幅器5の出力電圧Verrのレベルがある一定レベル以上になるまでの期間、出力電圧Voutが下がり続ける。
However, when a steep load is applied during light load (burst operation), the oscillator in the PWM controller 2 is stopped until the level of the output voltage Verr of the
制御回路4は、このように、バースト動作時のスイッチングレギュレータに急峻な負荷が加わったときに、直ちにPWMコントローラ2における発振器を復帰させ、すなわち、バースト動作からPWMモードに切り替え、負荷過渡応答を向上させる。以下、その構成と動作を説明する。
As described above, when a steep load is applied to the switching regulator during the burst operation, the
本例の制御回路4は、差動増幅器(図中「AMP」と記載)7,8と、PチャネルMOSトランジスタTR2、抵抗R3,R4、容量(コンデンサ)C8を有している。
The
差動増幅器7と、PチャネルMOSトランジスタTR2および抵抗R3は、抵抗R5,R6で分圧されたFB端子電圧Va(信号9)をレギュレートする。
すなわち、差動増幅器7のマイナス入力端子(−)には抵抗R5,R6で分圧されたFB端子電圧Va(信号9)が入力され、この差動増幅器7の出力はPチャネルMOSトランジスタTR2のゲートに入力される。
That is, the FB terminal voltage Va (signal 9) divided by the resistors R5 and R6 is input to the negative input terminal (−) of the
このPチャネルMOSトランジスタTR2の出力電流は、抵抗R3を介してグランドに流れ、抵抗R3とPチャネルMOSトランジスタTR2間の接続点において電圧(=Va)を出力する。 The output current of the P channel MOS transistor TR2 flows to the ground via the resistor R3, and a voltage (= Va) is output at the connection point between the resistor R3 and the P channel MOS transistor TR2.
このようにして、FB端子電圧Va(信号9)をレギュレートすることにより、信号9へのノイズの影響を小さくすることができる。 Thus, by regulating the FB terminal voltage Va (signal 9), the influence of noise on the signal 9 can be reduced.
抵抗R3には並列に、抵抗R4と容量C8が接続されており、さらに、この抵抗R4と容量C8の接続点が差動増幅器8のマイナス入力端子(−)に、抵抗R4の抵抗R3との接続点が差動増幅器8のプラス入力端子(+)に接続されており、抵抗R4と容量C8による回路で生成されるAC成分信号(信号10,11)が差動増幅器8に入力される回路構成となっている。
A resistor R4 and a capacitor C8 are connected in parallel to the resistor R3. Further, the connection point between the resistor R4 and the capacitor C8 is connected to the negative input terminal (−) of the differential amplifier 8 and the resistor R3 of the resistor R4. A circuit in which the connection point is connected to the positive input terminal (+) of the differential amplifier 8, and an AC component signal (signals 10 and 11) generated by the circuit of the
差動増幅器8は、入力した信号10と信号11に基づき、PWMコントローラ2を起動制御する機能を有する。すなわち、スイッチングレギュレータの出力側に急峻な負荷が加わった際の信号10,11の変化に応じて、PWMコントローラ2における発振器の発振動作を強制起動する。 The differential amplifier 8 has a function of starting and controlling the PWM controller 2 based on the input signals 10 and 11. That is, the oscillation operation of the oscillator in the PWM controller 2 is forcibly started in accordance with changes in the signals 10 and 11 when a steep load is applied to the output side of the switching regulator.
以下、このように、バースト動作中に、スイッチングレギュレータの出力側(Vout)に急峻な負荷が加わった場合の動作を説明する。 The operation when a steep load is applied to the output side (Vout) of the switching regulator during the burst operation will be described below.
バースト動作状態において、スイッチングレギュレータの出力側(Vout)に急峻な負荷が加わった場合、出力電圧Voutおよび抵抗R5,R6で分圧されたFB端子電圧Va(信号9)は低くなり、差動増幅器7の出力VsはH(ハイ)となり、PチャネルMOSトランジスタTR2がオン(ON)して、抵抗R3のラインと平行して、抵抗R4と容量C8のラインに電流が流れる。
In a burst operation state, when a steep load is applied to the output side (Vout) of the switching regulator, the FB terminal voltage Va (signal 9) divided by the output voltage Vout and the resistors R5 and R6 becomes low, and the
このように、抵抗R4と容量C8のラインに電流が流れる結果、信号10にAC成分がのり、容量C8から抵抗R4に向けて電流が流れ、抵抗R4の両端に電圧が生じる。その差分電圧(信号10,11)が予め定められた閾値以上となると、差動増幅器8がPWMコントローラ2に対して発振器を強制的に動作させる信号12を出力し、PWMモード状態に切り替える。尚、差動増幅器8のオフセット量により、信号10と信号11の差分電圧の閾値が決定される。 As described above, as a result of the current flowing through the line of the resistor R4 and the capacitor C8, an AC component is loaded on the signal 10, a current flows from the capacitor C8 toward the resistor R4, and a voltage is generated across the resistor R4. When the differential voltage (signals 10 and 11) exceeds a predetermined threshold value, the differential amplifier 8 outputs a signal 12 for forcibly operating the oscillator to the PWM controller 2 and switches to the PWM mode state. The threshold value of the differential voltage between the signal 10 and the signal 11 is determined by the offset amount of the differential amplifier 8.
逆に、スイッチングレギュレータの出力側(Vout)に急峻な負荷が加わらない場合、軽負荷状態であり、出力電圧Voutおよび抵抗R5,R6で分圧されたFB端子電圧Va(信号9)は高いままで、差動増幅器7の出力VsはL(ロー)であり、PチャネルMOSトランジスタTR2はオフ(OFF)状態で、抵抗R4と容量C8のそれぞれのラインには電流が流れない。
Conversely, when a steep load is not applied to the output side (Vout) of the switching regulator, the load is light, and the FB terminal voltage Va (signal 9) divided by the output voltage Vout and the resistors R5 and R6 remains high. Until this time, the output Vs of the
そのため、信号10と信号11の差分(電圧差)はゼロとなり、差動増幅器8は、PWMコントローラ2を強制的に発振動作させる信号12を出力せず、PWMモードへの切り替えは行われず、バースト動作状態のままとなる。 Therefore, the difference (voltage difference) between the signal 10 and the signal 11 becomes zero, and the differential amplifier 8 does not output the signal 12 for forcibly oscillating the PWM controller 2, is not switched to the PWM mode, and burst. It remains in the operating state.
以上、図1を用いて説明したように、本例のスイッチングレギュレータでは、PWMコントローラ2の動作制御に用いる出力電圧Voutの分圧値であるFB端子電圧Va(信号9)の変動に基づき、信号10,11の差分電圧を発生させることで、バースト動作中において、スイッチングレギュレータの出力側に急峻な負荷が加わったことを検知して、PWMコントローラ2の発振動作を強制起動し、強制的にPWMモードを復帰させることができる。 As described above with reference to FIG. 1, in the switching regulator of this example, the signal based on the fluctuation of the FB terminal voltage Va (signal 9), which is a divided value of the output voltage Vout used for operation control of the PWM controller 2, is obtained. By generating a differential voltage of 10 and 11, it is detected that a steep load is applied to the output side of the switching regulator during the burst operation, and the oscillation operation of the PWM controller 2 is forcibly started to forcibly perform PWM. The mode can be restored.
特に、本例では、信号9(FB端子電圧Va)のAC成分を、信号10と信号11の差分電圧として出力して、そのAC成分(信号10と信号11の差分)の大きさが一定レベルより大きくなると、PWMコントローラ2の発信動作を強制的に起動させるので、バースト動作状態中に急峻な負荷が加わったとき、直ちに、PWMモード動作を開始させることができる。 In particular, in this example, the AC component of the signal 9 (FB terminal voltage Va) is output as a differential voltage between the signal 10 and the signal 11, and the magnitude of the AC component (difference between the signal 10 and the signal 11) is a constant level. When it becomes larger, the transmission operation of the PWM controller 2 is forcibly started, so that when a steep load is applied during the burst operation state, the PWM mode operation can be started immediately.
また、本例では、信号9(FB端子電圧Va)を、差動増幅器7とPチャネルMOSトランジスタTR2、抵抗R3によりレギュレートしており、信号9へのノイズの影響を小さくすることができる。
In this example, the signal 9 (FB terminal voltage Va) is regulated by the
尚、本発明は、図1を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、図1における構成から出力制御回路3および差動差動増幅器6を除いた構成としても良い。 In addition, this invention is not limited to the example demonstrated using FIG. 1, In the range which does not deviate from the summary, various changes are possible. For example, the output control circuit 3 and the differential differential amplifier 6 may be omitted from the configuration in FIG.
1:基準電圧、2:PWMコントローラ、3:出力制御回路、4:制御回路、5:差動増幅器(「EA」)、6〜8:差動増幅器(「AMP」)、9〜12:信号、C7,C8:容量(コンデンサ)、L:コイル、R3〜R6:抵抗、TR1,2:PチャネルMOSトランジスタ(「Pchドライバ」)、210:基準電圧回路、R211,212:ブリーダ抵抗、213:エラーアンプ、215:PWMコンパレータ、214:発振回路、2110:基準電圧回路、2115:コンパレータ、2114:発振回路。 1: reference voltage, 2: PWM controller, 3: output control circuit, 4: control circuit, 5: differential amplifier (“EA”), 6-8: differential amplifier (“AMP”), 9-12: signal C7, C8: Capacitance (capacitor), L: Coil, R3 to R6: Resistance, TR1, 2: P channel MOS transistor ("Pch driver"), 210: Reference voltage circuit, R211 and 212: Bleeder resistance, 213: Error amplifier, 215: PWM comparator, 214: oscillation circuit, 2110: reference voltage circuit, 2115: comparator, 2114: oscillation circuit.
Claims (5)
上記PWMコントローラの発振動作が停止しているバースト動作中に出力側に急峻な負荷が加わったことを検知する検知回路と、
該検知回路が上記バースト動作中の急峻な負荷の付加を検知すると、上記PWMコントローラの発振を強制起動する起動回路と
を有することを特徴とするスイッチングレギュレータ。 A switching regulator equipped with a PWM controller,
A detection circuit for detecting that a steep load is applied to the output side during a burst operation in which the oscillation operation of the PWM controller is stopped;
A switching regulator, comprising: a startup circuit that forcibly starts oscillation of the PWM controller when the detection circuit detects a steep load application during the burst operation.
上記検知回路は、
出力分圧をレギュレートする第1の回路と、
該第1の回路でレギュレートした電圧からAC成分信号を生成する第2の回路と、
該第2の回路で生成したAC成分信号の差分値が予め定められた閾値を超えると上記バースト動作中の急峻な負荷の付加を検知する第3の回路と
を有することを特徴とするスイッチングレギュレータ。 The switching regulator according to claim 1,
The detection circuit is
A first circuit for regulating output voltage division;
A second circuit for generating an AC component signal from the voltage regulated by the first circuit;
A switching circuit comprising: a third circuit for detecting a steep load applied during the burst operation when a difference value of the AC component signal generated by the second circuit exceeds a predetermined threshold value; .
上記第1の回路は、
第1の差動増幅器とPチャネルMOSトランジスタ、第1の抵抗からなり、
上記第1の差動増幅器のマイナス入力端に上記出力分圧が入力され、
上記第1の差動増幅器の出力は上記PチャネルMOSトランジスタのゲートに接続され、
該PチャネルMOSトランジスタのソースは高電位側に接続され、
該PチャネルMOSトランジスタのドレインは、上記第1の差動増幅器のプラス入力端と上記第1の抵抗の一端に接続され、該第1の抵抗の他端は低電位側に接続されており、
上記第2の回路は、
各々直列に接続された第2の抵抗と容量からなり、
該第2の抵抗の一端は上記PチャネルMOSトランジスタのドレインに接続され、他端は上記容量を介して上記低電位側に接続されて、上記第1の抵抗と並列に設けられ、
上記第3の回路は、
マイナス入力端子が上記第2の抵抗と上記要領の接続点に接続され、プラス入力端子が上記第2の抵抗の他端に接続された第2の差動増幅器からなる
ことを特徴とするスイッチングレギュレータ。 The switching regulator according to claim 2, wherein
The first circuit is
A first differential amplifier, a P-channel MOS transistor, and a first resistor;
The output partial pressure is input to the negative input terminal of the first differential amplifier,
The output of the first differential amplifier is connected to the gate of the P-channel MOS transistor,
The source of the P-channel MOS transistor is connected to the high potential side,
The drain of the P-channel MOS transistor is connected to the positive input terminal of the first differential amplifier and one end of the first resistor, and the other end of the first resistor is connected to the low potential side.
The second circuit is:
Each consisting of a second resistor and a capacitor connected in series,
One end of the second resistor is connected to the drain of the P-channel MOS transistor, the other end is connected to the low potential side through the capacitor, and is provided in parallel with the first resistor.
The third circuit is
A switching regulator comprising a second differential amplifier having a negative input terminal connected to the connection point of the second resistor and the point, and a positive input terminal connected to the other end of the second resistor. .
上記PWMコントローラの発振動作が停止しているバースト動作中に出力側に急峻な負荷が加わったことを検知して、上記PWMコントローラの発振を強制起動する制御回路を有することを特徴とするスイッチングレギュレータ。 A switching regulator equipped with a PWM controller,
A switching regulator comprising a control circuit for detecting that a steep load is applied to the output side during a burst operation in which the oscillation operation of the PWM controller is stopped and forcibly starting oscillation of the PWM controller .
上記制御回路は、
第1,第2の差動増幅器とPチャネルMOSトランジスタ、第1,第2の抵抗、容量からなり、
上記第1の差動増幅器の出力は上記PチャネルMOSトランジスタのゲートに接続され、
該PチャネルMOSトランジスタのソースは高電位側に接続され、
該PチャネルMOSトランジスタのドレインは、上記第1の差動増幅器のプラス入力端と上記第2の差動増幅器のプラス入力端および上記第1,第2の抵抗の一端に接続され、
上記第1の抵抗の他端は低電位側に接続され、
上記第2の抵抗の他端は上記容量を介して低電位側に接続され、
上記第2の抵抗の他端と上記容量との接続点は上記第2の差動増幅器のマイナス入力端に接続され、
上記第1の差動増幅器のマイナス入力端に、スイッチングレギュレータの出力分圧電位が接続され、
上記第2の差動増幅器の出力は上記PWMコントローラに接続されており、
上記急峻な負荷が加わり上記出力分圧電位が予め定められた閾値より低くなると上記第1の差動増幅器の出力がハイとなって上記PチャネルMOSトランジスタをオンして上記第1の抵抗および上記第2の抵抗と容量に電流が流れ、該容量から第2の抵抗に向けての電流で該第2の抵抗の両端に生じた差分電圧が予め定められた閾値以上となると上記第2の差動増幅器から上記PWMコントローラに、該PWMコントローラの発振を起動させる信号を出力する
ことを特徴とするスイッチングレギュレータ。 A switching regulator according to claim 4, wherein
The control circuit is
It consists of first and second differential amplifiers and P-channel MOS transistors, first and second resistors and capacitors,
The output of the first differential amplifier is connected to the gate of the P-channel MOS transistor,
The source of the P-channel MOS transistor is connected to the high potential side,
The drain of the P-channel MOS transistor is connected to the positive input terminal of the first differential amplifier, the positive input terminal of the second differential amplifier, and one end of the first and second resistors,
The other end of the first resistor is connected to the low potential side,
The other end of the second resistor is connected to the low potential side through the capacitor,
The connection point between the other end of the second resistor and the capacitor is connected to the negative input terminal of the second differential amplifier,
The output voltage dividing potential of the switching regulator is connected to the negative input terminal of the first differential amplifier,
The output of the second differential amplifier is connected to the PWM controller,
When the steep load is applied and the output divided potential becomes lower than a predetermined threshold value, the output of the first differential amplifier becomes high, turning on the P-channel MOS transistor, and the first resistor and the When the current flows through the second resistor and the capacitor, and the differential voltage generated across the second resistor due to the current from the capacitor toward the second resistor becomes equal to or greater than a predetermined threshold, the second difference is set. A switching regulator, wherein a signal for starting oscillation of the PWM controller is output from a dynamic amplifier to the PWM controller.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006055909A JP4908019B2 (en) | 2006-03-02 | 2006-03-02 | Switching regulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006055909A JP4908019B2 (en) | 2006-03-02 | 2006-03-02 | Switching regulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007236129A true JP2007236129A (en) | 2007-09-13 |
JP4908019B2 JP4908019B2 (en) | 2012-04-04 |
Family
ID=38556145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006055909A Expired - Fee Related JP4908019B2 (en) | 2006-03-02 | 2006-03-02 | Switching regulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4908019B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8860391B2 (en) | 2008-12-26 | 2014-10-14 | Ricoh Company, Ltd. | DC-DC converter, and power supply circuit having DC-DC converter |
WO2015079722A1 (en) * | 2013-11-26 | 2015-06-04 | Eizo株式会社 | Power source apparatus and electric device |
US9559604B2 (en) | 2014-02-28 | 2017-01-31 | Delta Electronics (Shanghai) Co., Ltd | DC/DC converter and control method of DC/DC converter |
CN108319318A (en) * | 2018-04-09 | 2018-07-24 | 艾乐德电子(南京)有限公司 | The controllable Switching Power Supply and method of amplitude is fallen and risen to a kind of output voltage moment |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08116665A (en) * | 1994-10-17 | 1996-05-07 | Fujitsu Ltd | Switching regulator |
JPH11155281A (en) * | 1997-09-22 | 1999-06-08 | Seiko Instruments Inc | Switching regulator |
JPH11275857A (en) * | 1998-03-20 | 1999-10-08 | Sharp Corp | Switching power source circuit |
JP2002171749A (en) * | 2000-11-29 | 2002-06-14 | Ricoh Co Ltd | Switching regulator having overcurrent protective function and electronic apparatus using the same |
JP2003230271A (en) * | 2002-01-31 | 2003-08-15 | Matsushita Electric Ind Co Ltd | Power system for electronic apparatus |
JP2005261060A (en) * | 2004-03-11 | 2005-09-22 | Ricoh Co Ltd | Switching regulator |
-
2006
- 2006-03-02 JP JP2006055909A patent/JP4908019B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08116665A (en) * | 1994-10-17 | 1996-05-07 | Fujitsu Ltd | Switching regulator |
JPH11155281A (en) * | 1997-09-22 | 1999-06-08 | Seiko Instruments Inc | Switching regulator |
JPH11275857A (en) * | 1998-03-20 | 1999-10-08 | Sharp Corp | Switching power source circuit |
JP2002171749A (en) * | 2000-11-29 | 2002-06-14 | Ricoh Co Ltd | Switching regulator having overcurrent protective function and electronic apparatus using the same |
JP2003230271A (en) * | 2002-01-31 | 2003-08-15 | Matsushita Electric Ind Co Ltd | Power system for electronic apparatus |
JP2005261060A (en) * | 2004-03-11 | 2005-09-22 | Ricoh Co Ltd | Switching regulator |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8860391B2 (en) | 2008-12-26 | 2014-10-14 | Ricoh Company, Ltd. | DC-DC converter, and power supply circuit having DC-DC converter |
WO2015079722A1 (en) * | 2013-11-26 | 2015-06-04 | Eizo株式会社 | Power source apparatus and electric device |
JP2015104246A (en) * | 2013-11-26 | 2015-06-04 | Eizo株式会社 | Power supply device and electrical apparatus |
US9641061B2 (en) | 2013-11-26 | 2017-05-02 | Eizo Corporation | Power source apparatus and electric device |
AU2014355917B2 (en) * | 2013-11-26 | 2017-08-10 | Eizo Corporation | Power source apparatus and electric device |
US9559604B2 (en) | 2014-02-28 | 2017-01-31 | Delta Electronics (Shanghai) Co., Ltd | DC/DC converter and control method of DC/DC converter |
CN108319318A (en) * | 2018-04-09 | 2018-07-24 | 艾乐德电子(南京)有限公司 | The controllable Switching Power Supply and method of amplitude is fallen and risen to a kind of output voltage moment |
CN108319318B (en) * | 2018-04-09 | 2024-04-12 | 艾乐德电子(南京)有限公司 | Switching power supply and method with controllable output voltage instantaneous drop and jump amplitude |
Also Published As
Publication number | Publication date |
---|---|
JP4908019B2 (en) | 2012-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5942455B2 (en) | Switching regulator | |
JP5151332B2 (en) | Synchronous rectification type switching regulator | |
US8242760B2 (en) | Constant-voltage circuit device | |
JP5014194B2 (en) | Voltage regulator | |
JP5331508B2 (en) | Voltage regulator | |
JP4889398B2 (en) | Constant voltage power circuit | |
US7843179B2 (en) | Control circuit for synchronous rectifier-type DC-DC converter, synchronous rectifier-type DC-DC converter and control method thereof | |
KR101014738B1 (en) | Voltage rising/falling type switching regulator and reverse current prevention method | |
JP5034399B2 (en) | Switching regulator | |
JP2008206239A (en) | Semiconductor device | |
JP2009211667A (en) | Constant voltage circuit | |
JP5330084B2 (en) | Current detection circuit and switching regulator using the same | |
JP2007252113A (en) | Switching regulator | |
JP2010136510A (en) | Step-down switching regulator | |
JP2009131066A (en) | Power supply circuit and electronic apparatus | |
JP4775044B2 (en) | Switching regulator | |
JP4592408B2 (en) | Power circuit | |
JP4548100B2 (en) | DC-DC converter | |
JP4908019B2 (en) | Switching regulator | |
JP5312781B2 (en) | Switching power supply circuit | |
JP5287261B2 (en) | DC-DC converter | |
JP2007317239A (en) | Direct current power supply unit | |
JP2007109267A (en) | Voltage regulator | |
JP2007188533A (en) | Voltage regulator and phase compensation method of voltage regulator | |
JP2007097286A (en) | Switching regulator and its drive method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110525 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120112 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |