JP2003230271A - Power system for electronic apparatus - Google Patents
Power system for electronic apparatusInfo
- Publication number
- JP2003230271A JP2003230271A JP2002024369A JP2002024369A JP2003230271A JP 2003230271 A JP2003230271 A JP 2003230271A JP 2002024369 A JP2002024369 A JP 2002024369A JP 2002024369 A JP2002024369 A JP 2002024369A JP 2003230271 A JP2003230271 A JP 2003230271A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mode setting
- load circuit
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、商用交流電源の交
流電圧を整流平滑した直流電源やバッテリ等による直流
電圧が入力されるＤＣ−ＤＣコンバータと、そのＤＣ−
ＤＣコンバータから制御された直流電圧が供給される負
荷回路を有する電子機器の電源システムに関し、特に負
荷回路が待機状態のような軽負荷期間を有する電子機器
の電源システムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter to which a DC voltage obtained by rectifying and smoothing an AC voltage of a commercial AC power source, a DC voltage from a battery or the like is input, and a DC-DC converter thereof.
The present invention relates to a power supply system for an electronic device having a load circuit to which a direct-current voltage controlled by a DC converter is supplied, and particularly to a power supply system for an electronic device having a light load period such as a standby state.
【０００２】[0002]
【従来の技術】このような電子機器の電源システムとし
て、図９の（ａ）に降圧型のＤＣ−ＤＣコンバータと負
荷回路の回路図を示し、図９の（ｂ）及び（ｃ）はその
ＤＣ−ＤＣコンバータの動作波形図である。図９の
（ａ）に示すように、この電子機器の電源システムのＤ
Ｃ−ＤＣコンバータには、電圧Ｅｉの入力直流電源１１
が接続されており、主スイッチ１２、ダイオード１３と
インダクタ１４と出力コンデンサ１５と制御部１６が設
けられている。出力コンデンサ１５の電圧Ｅｏは出力直
流電圧として負荷回路１７に供給されている。2. Description of the Related Art As a power supply system for such electronic equipment, a circuit diagram of a step-down DC-DC converter and a load circuit is shown in FIG. 9 (a), and FIGS. 9 (b) and 9 (c) show that circuit. It is an operation waveform diagram of a DC-DC converter. As shown in FIG. 9A, D of the power supply system of this electronic device
The C-DC converter includes an input DC power supply 11 for the voltage Ei.
Are connected, and a main switch 12, a diode 13, an inductor 14, an output capacitor 15, and a control unit 16 are provided. The voltage Eo of the output capacitor 15 is supplied to the load circuit 17 as an output DC voltage.
【０００３】制御部１６は出力直流電圧Ｅｏを検出する
とともに負荷回路１７への出力電流を検出し、以下の機
能を有する。出力電流が所定値以上の場合、制御部１６
は、主スイッチ１２を所定のスイッチング周期でオンオ
フ動作するとともに、出力直流電圧Ｅｏを第１の目標設
定値ｅ１となるようにオンオフ時間比を制御する。以
降、このような動作を通常動作と呼ぶ。負荷が軽くなっ
て出力電流が所定値より小さい場合、制御部１６は、出
力直流電圧Ｅｏが第２の目標設定値ｅ２と第３の目標設
定値ｅ３の間を増減するように、主スイッチ１２が所定
のオン時間とオフ時間でスイッチングする動作期間と常
時オフ状態となる停止期間とを繰り返すバーストモード
動作を行う。The control unit 16 detects the output DC voltage Eo and the output current to the load circuit 17, and has the following functions. When the output current is a predetermined value or more, the control unit 16
Controls ON / OFF of the main switch 12 in a predetermined switching cycle and controls the ON / OFF time ratio so that the output DC voltage Eo reaches the first target set value e1. Hereinafter, such an operation will be referred to as a normal operation. When the load is lightened and the output current is smaller than the predetermined value, the controller 16 controls the main switch 12 so that the output DC voltage Eo increases or decreases between the second target set value e2 and the third target set value e3. Performs a burst mode operation in which an operation period in which switching is performed for a predetermined on time and an off time and a stop period in which the device is always off are repeated.
【０００４】まず、図９の（ｂ）を用いて通常動作を説
明する。図９の（ｂ）は主スイッチ１２への駆動信号Ｖ
ｇと、インダクタ１４に流れる電流Ｉ１４を示す波形図
である。図９の（ｂ）に示すように、主スイッチ１２が
スイッチング周期Ｔを有して交互にオンオフ動作を行う
ことにより、インダクタ１４への磁気エネルギーの蓄積
と放出の動作を繰り返す。このように蓄積と放出の動作
を繰り返すことにより、出力直流電圧Ｅｏが出力コンデ
ンサ１５から負荷回路１７へ供給される。主スイッチ１
２の１スイッチング周期におけるオン時間の割合をδと
すると、出力直流電圧Ｅｏは、Ｅｏ＝δ・Ｅｉで表され
る。制御部１６は、主スイッチ１２のオンオフ時間、即
ちδを調整することにより、出力直流電圧Ｅｏを安定化
する。First, the normal operation will be described with reference to FIG. FIG. 9B shows the drive signal V to the main switch 12.
6 is a waveform diagram showing g and a current I14 flowing through the inductor 14. FIG. As shown in FIG. 9B, the main switch 12 has a switching cycle T and alternately performs an on / off operation, thereby repeating the operation of accumulating and releasing the magnetic energy in the inductor 14. The output DC voltage Eo is supplied from the output capacitor 15 to the load circuit 17 by repeating the accumulation and discharge operations in this manner. Main switch 1
The output DC voltage Eo is represented by Eo = δ · Ei, where δ is the ratio of the ON time in one switching cycle of 2. The control unit 16 stabilizes the output DC voltage Eo by adjusting the on / off time of the main switch 12, that is, δ.
【０００５】次に、負荷が軽くなってバーストモード動
作となった場合の動作を、図９の（ｃ）を用いて説明す
る。図９の（ｃ）は主スイッチ１２への駆動信号Ｖｇ
と、インダクタ１４に流れる電流Ｉ１４と、出力直流電
圧Ｅｏを示す波形図である。図９の（ｃ）に示すよう
に、主スイッチ１２はオンオフ動作を行い入力直流電源
１１から負荷回路１７に電力を供給する動作期間と、常
時オフ状態の停止期間とを繰返す。動作期間において出
力直流電圧Ｅｏが第３の目標設定値ｅ３から第２の目標
設定値ｅ２に上昇し、停止期間において第２の目標設定
値ｅ２から第３の目標設定値ｅ３まで下降する。負荷回
路１７での消費電力が少ないほど、動作期間は短く、停
止期間は長くなる。停止期間においてはＤＣ−ＤＣコン
バータにおける電力損失がほとんど無い。このためバー
ストモード動作は、待機状態のような軽負荷時の効率を
向上させている。Next, the operation when the load becomes light and the burst mode operation is performed will be described with reference to FIG. FIG. 9C shows the drive signal Vg to the main switch 12.
3 is a waveform diagram showing a current I14 flowing through the inductor 14 and an output DC voltage Eo. As shown in (c) of FIG. 9, the main switch 12 performs an on / off operation, and repeats an operation period in which power is supplied from the input DC power supply 11 to the load circuit 17 and a stop period in which it is always off. The output DC voltage Eo rises from the third target set value e3 to the second target set value e2 during the operation period, and drops from the second target set value e2 to the third target set value e3 during the stop period. The lower the power consumption in the load circuit 17, the shorter the operation period and the longer the stop period. There is almost no power loss in the DC-DC converter during the stop period. Therefore, the burst mode operation improves the efficiency under light load such as in the standby state.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記の
ように構成された従来の電子機器の電源システムにおい
ては、ＤＣ−ＤＣコンバータがバーストモード動作を行
っている時に負荷回路１７の消費電力が急に大きくなる
と、通常動作に復帰するまでの制御部１６の遅れ時間の
ために、出力コンデンサ１５への電力の供給が間に合わ
ず、出力直流電圧Ｅｏにアンダーシュートが発生すると
いう問題があった。本発明は、バーストモード動作に代
表されるような待機動作モードを有するＤＣ−ＤＣコン
バータを持つ電子機器の電源システムにおいて、負荷回
路の消費電力の急な変動に対応してＤＣ−ＤＣコンバー
タの出力直流電圧を制御することができる電源システム
を提供することを目的とする。However, in the power supply system of the conventional electronic equipment configured as described above, the power consumption of the load circuit 17 suddenly increases when the DC-DC converter is performing the burst mode operation. When it becomes larger, there is a problem that due to the delay time of the control unit 16 until the operation returns to the normal operation, the power supply to the output capacitor 15 cannot be made in time and the output DC voltage Eo undershoots. The present invention, in a power supply system of an electronic device having a DC-DC converter having a standby operation mode represented by a burst mode operation, responds to a sudden change in power consumption of a load circuit and outputs the output of the DC-DC converter. An object is to provide a power supply system capable of controlling a DC voltage.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成するため
に、ＤＣ−ＤＣコンバータと負荷回路からなる本発明に
係る電子機器の電源システムは、下記の構成を有する。
本発明に係る電子機器の電源システムは、スイッチと整
流手段と平滑手段と制御部とを有し、入力直流電圧が入
力され、前記制御部により前記スイッチをオンオフ動作
させることにより前記入力直流電圧を交流電圧に変換
し、当該交流電圧を前記整流手段と前記平滑手段により
整流平滑して出力直流電圧を出力するＤＣ−ＤＣコンバ
ータと、前記ＤＣ−ＤＣコンバータの出力直流電圧が入
力され、動作状態に比べて消費電力が小さい待機状態を
有する負荷回路と、を有する電子機器の電源システムで
あって、前記制御部は、負荷回路からのモード設定信号
が入力されるモード設定端子を有し、前記負荷回路は、
待機状態となった後にＯＦＦとなり、動作状態に戻る所
定時間前にＯＮとなるモード設定信号を前記モード設定
端子へ出力し、前記ＤＣ−ＤＣコンバータは、前記モー
ド設定端子の受電信号がＯＮの時、前記出力直流電圧が
第１の目標設定値（Ｅ１）となるように、前記スイッチ
のオン時間とオフ時間とを調整して周期的にオンオフ動
作させる通常動作を行う機能を有し、且つ前記モード設
定端子の受電信号がＯＦＦの時、前記出力直流電圧が第
２の目標設定値（Ｅ２）と前記第２の目標設定値（Ｅ
２）より低い第３の目標設定値（Ｅ３）の間を増減する
ように、前記スイッチを所定のオン時間とオフ時間によ
り周期的にオンオフ動作させる動作期間と、常時オフ状
態となる停止期間とを繰返すバーストモード動作を行う
機能を有する。このように構成されたバーストモード動
作に代表されるような待機動作モードを有するＤＣ−Ｄ
Ｃコンバータを持つ電子機器の電源システムにおいて、
負荷回路の消費電力の急な変動に対応してＤＣ−ＤＣコ
ンバータの出力直流電圧を制御することができる。To achieve the above object, a power supply system for electronic equipment according to the present invention, which comprises a DC-DC converter and a load circuit, has the following configuration.
A power supply system for an electronic device according to the present invention includes a switch, a rectifying unit, a smoothing unit, and a control unit, receives an input DC voltage, and turns on and off the switch by the control unit to control the input DC voltage. A DC-DC converter that converts the AC voltage, and rectifies and smoothes the AC voltage by the rectifying unit and the smoothing unit to output an output DC voltage, and an output DC voltage of the DC-DC converter are input, and are brought into an operating state. A load system having a standby state in which the power consumption is smaller than that of the power supply system for an electronic device, the control unit having a mode setting terminal to which a mode setting signal from the load circuit is input, The circuit is
A mode setting signal that turns off after a standby state and turns on a predetermined time before returning to the operating state is output to the mode setting terminal, and the DC-DC converter outputs a power receiving signal of the mode setting terminal when the power receiving signal is on. , A function of performing a normal operation of periodically turning on and off by adjusting an on time and an off time of the switch so that the output DC voltage becomes a first target set value (E1), and When the power receiving signal of the mode setting terminal is OFF, the output DC voltage is the second target set value (E2) and the second target set value (E2).
2) An operation period in which the switch is periodically turned on and off by a predetermined on time and off time so as to increase and decrease between lower third target set values (E3), and a stop period in which the switch is always off. Has a function of performing a burst mode operation for repeating. DC-D having a standby operation mode represented by the burst mode operation configured as described above
In a power supply system for electronic devices with a C converter,
The output DC voltage of the DC-DC converter can be controlled in response to a sudden change in the power consumption of the load circuit.
【０００８】また、本発明に係る電子機器の電源システ
ムは、前記第２の目標設定値（Ｅ２）が前記第１の目標
設定値（Ｅ１）より高く設定され、待機状態にある前記
負荷回路からのモード設定信号がＯＮになった後から、
前記負荷回路が動作状態に戻るまでの期間として設定さ
れる前記所定時間は、前記平滑手段の有する静電容量
（Ｃ）と、前記第１の目標設定値（Ｅ１）と前記第２の
目標設定値（Ｅ２）の電位差との積を、待機状態での負
荷回路での消費電流（Ｉ）で除した時間｛ Ｃ・（Ｅ２
−Ｅ１）／Ｉ｝ 以上に設定しても良い。Further, in the power supply system for electronic equipment according to the present invention, the second target set value (E2) is set higher than the first target set value (E1), and the load circuit in the standby state is operated. After the mode setting signal of turns on,
The predetermined time, which is set as a period until the load circuit returns to the operating state, includes the capacitance (C) of the smoothing unit, the first target set value (E1), and the second target setting. Time obtained by dividing the product of the value (E2) and the potential difference by the current consumption (I) in the load circuit in the standby state {C · (E2
-E1) / I} The above may be set.
【０００９】また、本発明に係る電子機器の電源システ
ムは、前記整流手段は、整流スイッチを有する同期整流
回路から構成され、前記制御部は、モード設定信号がＯ
Ｎの時、通常動作とする機能に加え、前記整流スイッチ
を前記スイッチと交互にオンオフ動作させる機能を有
し、前記モード設定信号がＯＦＦの時、バーストモード
動作とする機能に加え、前記整流スイッチを整流方向に
逆流する電流を阻止または抑制する機能を有するよう構
成しても良い。Also, in the power supply system for electronic equipment according to the present invention, the rectifying means is composed of a synchronous rectifying circuit having a rectifying switch, and the control section outputs a mode setting signal of O.
In the case of N, in addition to the function of performing the normal operation, it has a function of alternately turning on and off the rectifying switch with the switch, and when the mode setting signal is OFF, in addition to the function of performing the burst mode operation, the rectifying switch May have a function of blocking or suppressing a current flowing back in the rectifying direction.
【００１０】また、本発明に係る電子機器の電源システ
ムは、前記制御部は、前記整流手段の逆流制限値を設定
できる逆流制限回路を有し、モード設定信号がＯＮにな
ると、前記逆流制限値を最小値から最大値へ経時的に変
化させ、モード設定信号がＯＦＦになると、前記逆流制
限値を最大値から最小値へ経時的に変化させる機能を有
するよう構成しても良い。In the power supply system for electronic equipment according to the present invention, the control section has a backflow limiting circuit capable of setting a backflow limiting value of the rectifying means, and when the mode setting signal is turned on, the backflow limiting value is set. May be changed over time from the minimum value to the maximum value, and when the mode setting signal is turned off, the backflow limiting value may be changed over time from the maximum value to the minimum value.
【００１１】また、本発明に係る電子機器の電源システ
ムは、前記制御部は、モード設定信号がＯＦＦの時、前
記負荷回路の消費電力を直接あるいは間接的に検出する
機能を有し、前記負荷回路の消費電力が第１の所定値
（Ｐｘ１）以下になると、バーストモード動作に移行す
る機能を有するよう構成しても良い。In the power supply system for electronic equipment according to the present invention, the control section has a function of directly or indirectly detecting the power consumption of the load circuit when the mode setting signal is OFF. The circuit may have a function of shifting to the burst mode operation when the power consumption of the circuit becomes equal to or lower than the first predetermined value (Px1).
【００１２】また、本発明に係る電子機器の電源システ
ムは、前記制御部は、モード設定信号がＯＦＦの時、前
記負荷回路の消費電力が第２の所定値以下になると、前
記負荷回路の消費電力が小さくなるほど前記スイッチの
スイッチング周期を延長し、前記負荷回路の消費電力が
第２の所定値（Ｐｘ２）以下になると、バーストモード
動作に移行する機能を有するよう構成しても良い。Further, in the power supply system for electronic equipment according to the present invention, the control section consumes the load circuit when the power consumption of the load circuit becomes equal to or less than a second predetermined value when the mode setting signal is OFF. The switching cycle of the switch may be extended as the power becomes smaller, and the function may be changed to the burst mode operation when the power consumption of the load circuit becomes equal to or less than the second predetermined value (Px2).
【００１３】上記のように構成された本発明の電子機器
の電源システムは、実際に負荷回路が重くなる前に通常
動作に復帰しているので、負荷回路が急に重くなっても
速やかに対応することができ、ＤＣ−ＤＣコンバータの
出力直流電圧のアンダーシュートを抑制することができ
る。The power supply system for electronic equipment of the present invention configured as described above returns to the normal operation before the load circuit actually becomes heavy, so that it is possible to promptly respond even if the load circuit suddenly becomes heavy. It is possible to suppress the undershoot of the output DC voltage of the DC-DC converter.
【００１４】[0014]
【発明の実施の形態】以下、本発明に係る電子機器の電
源システムに係る好ましい実施の形態について添付の図
面を参照しつつ説明する。BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of a power supply system for electronic equipment according to the present invention will be described below with reference to the accompanying drawings.
【００１５】《実施の形態１》図１は本発明に係る実施
の形態１の電子機器の電源システムの構成を示す回路図
である。図１に示すように、実施の形態１の電子機器の
電源システムのＤＣ−ＤＣコンバータには電圧Ｅｉの入
力直流電源１が接続されており、主スイッチ２、ダイオ
ードで構成された整流手段３、インダクタ４、コンデン
サで構成された平滑手段５、及び制御部６が設けられて
いる。平滑手段５の電圧Ｅｏは出力直流電圧として負荷
回路７に供給されている。制御部６は、出力直流電圧Ｅ
ｏを検出するとともに負荷回路７からのモード設定信号
を受電するモード設定端子８が設けられている。<< First Embodiment >> FIG. 1 is a circuit diagram showing a configuration of a power supply system for an electronic apparatus according to a first embodiment of the present invention. As shown in FIG. 1, an input DC power supply 1 of a voltage Ei is connected to a DC-DC converter of a power supply system for an electronic device according to a first embodiment, and a main switch 2 and a rectifying means 3 composed of a diode, An inductor 4, a smoothing unit 5 including a capacitor, and a control unit 6 are provided. The voltage Eo of the smoothing means 5 is supplied to the load circuit 7 as an output DC voltage. The control unit 6 controls the output DC voltage E
A mode setting terminal 8 is provided for detecting o and receiving a mode setting signal from the load circuit 7.
【００１６】負荷回路７は、通常時に比べて負荷の軽い
状態を継続させる待機状態を有し、待機状態となった後
にＯＦＦとなる信号を制御部６のモード設定端子８へ出
力する。また、負荷回路７は通常の負荷の状態に戻る所
定時間前にＯＮとなる信号を制御部６のモード設定端子
８へ出力する。この所定時間はコンデンサで構成された
平滑手段５の静電容量Ｃと、第１の目標設定値Ｅ１と第
２の目標設定値Ｅ２との電位差の積を、待機状態での出
力電流Ｉで除した時間 Ｃ・（Ｅ２−Ｅ１）／Ｉ以上に
設定されている。The load circuit 7 has a standby state in which the load is lighter than in the normal state, and outputs a signal which is turned off after the standby state to the mode setting terminal 8 of the control section 6. Further, the load circuit 7 outputs a signal that is turned on to the mode setting terminal 8 of the control unit 6 a predetermined time before returning to the normal load state. During this predetermined time, the product of the electrostatic capacitance C of the smoothing means 5 composed of a capacitor and the potential difference between the first target set value E1 and the second target set value E2 is divided by the output current I in the standby state. The time is set to C. (E2-E1) / I or more.
【００１７】制御部６はＯＮのモード設定信号が入力さ
れた場合、主スイッチ２を所定のスイッチング周期でオ
ンオフ動作させるとともに、出力直流電圧Ｅｏを第１の
目標設定値Ｅ１となるように主スイッチ２のオンオフ時
間比を制御する通常動作を行う。一方、負荷回路１７が
待機状態で、ＯＦＦのモード設定信号がモード設定端子
８に入力された場合、制御部６は出力直流電圧Ｅｏが第
２の目標設定値Ｅ２と第３の目標設定値Ｅ３（＜Ｅ２）
との間を増減するように主スイッチ２をオンオフ制御す
る。この場合、主スイッチ２は、所定のオン時間とオフ
時間でスイッチングする動作期間と常時オフ状態となる
停止期間とを繰り返すバーストモード動作を行う。When an ON mode setting signal is input, the control unit 6 turns the main switch 2 on and off at a predetermined switching cycle and sets the output DC voltage Eo to the first target set value E1. Normal operation for controlling the on / off time ratio of 2 is performed. On the other hand, when the load circuit 17 is in the standby state and the OFF mode setting signal is input to the mode setting terminal 8, the control unit 6 determines that the output DC voltage Eo is the second target setting value E2 and the third target setting value E3. (<E2)
The main switch 2 is controlled to be turned on and off so as to increase or decrease the distance between and. In this case, the main switch 2 performs a burst mode operation in which an operation period in which switching is performed for a predetermined on time and an off time and a stop period in which the main switch 2 is always off are repeated.
【００１８】次に、制御部６における主スイッチ２の駆
動動作について詳細に説明する。まず、モード設定信号
がＯＮの場合の通常動作を説明する。主スイッチ２の１
スイッチング周期におけるオン時間の割合、即ち時比率
をδとする。主スイッチ２がオン状態の時、インダクタ
４には入力直流電圧Ｅｉと出力直流電圧Ｅｏの差電圧
（Ｅｉ−Ｅｏ）が印加される。この印加時間はδ・Ｔで
ある。この時、入力直流電源１からインダクタ４に電流
が流れ、磁気エネルギーが蓄積される。主スイッチ２が
オフ状態になると、ダイオードで構成された整流手段３
が導通してインダクタ４には出力直流電圧Ｅｏが印加さ
れる。この印加時間はＴ−δ・Ｔであり、インダクタ４
から平滑手段５へ電流が流れ、蓄積された磁気エネルギ
ーは放出される。このような磁気エネルギーの蓄積と放
出の動作を繰り返すことにより、平滑手段５から負荷回
路７へ電力が供給される。インダクタ４の磁気エネルギ
ーの蓄積と放出が均衡する安定動作状態においては次式
（１）が成り立つ。Next, the driving operation of the main switch 2 in the control section 6 will be described in detail. First, the normal operation when the mode setting signal is ON will be described. Main switch 2 1
The ratio of the ON time in the switching cycle, that is, the duty ratio is δ. When the main switch 2 is in the ON state, a difference voltage (Ei-Eo) between the input DC voltage Ei and the output DC voltage Eo is applied to the inductor 4. This application time is δ · T. At this time, a current flows from the input DC power supply 1 to the inductor 4, and magnetic energy is accumulated. When the main switch 2 is turned off, the rectifying means 3 composed of a diode
And the output DC voltage Eo is applied to the inductor 4. This application time is T−δ · T, and the inductor 4
From the above, a current flows to the smoothing means 5, and the accumulated magnetic energy is released. Electric power is supplied from the smoothing means 5 to the load circuit 7 by repeating the operations of accumulating and discharging such magnetic energy. In a stable operation state where the storage and release of the magnetic energy of the inductor 4 are balanced, the following equation (1) is established.
【００１９】 （Ｅｉ−Ｅｏ）×δ・Ｔ＝Ｅｏ×（Ｔ−δ・Ｔ） （１）[0019] (Ei−Eo) × δ · T = Eo × (T−δ · T) (1)
【００２０】（１）式を整理すると、Ｅｏ＝δ・Ｅｉと
いう変換特性が得られる。したがって、制御部６は主ス
イッチ２のオンオフ時間比（時比率δ）を調整すること
により、出力直流電圧Ｅｏを第１の目標設定値Ｅ１とす
ることができる。By rearranging the equation (1), a conversion characteristic of Eo = δ · Ei can be obtained. Therefore, the control unit 6 can set the output DC voltage Eo to the first target set value E1 by adjusting the on / off time ratio (duty ratio δ) of the main switch 2.
【００２１】次に、負荷回路７が待機状態となり、モー
ド設定信号がＯＦＦの場合のバーストモード動作につい
て説明する。このバーストモード動作において主スイッ
チ２は、オンオフ動作を行い入力直流電源１から負荷回
路７に電力が供給される動作期間と、常時オフ状態とな
る停止期間とを繰返す。動作期間において出力直流電圧
Ｅｏが第３の目標設定値Ｅ３から第２の目標設定値Ｅ２
に上昇し、停止期間において第２の目標設定値Ｅ２から
第３の目標設定値Ｅ３まで下降する。負荷回路７が軽い
ほど、動作期間は短く、停止期間は長くなる。停止期間
における動作は、平滑手段５の放電、出力電流の検出、
及び出力直流電圧Ｅｏの検出のみである。したがって、
停止期間におけるＤＣ−ＤＣコンバータの電力損失はほ
とんど無い。このため、バーストモード動作は待機状態
のような軽負荷時における効率を向上させている。Next, the burst mode operation when the load circuit 7 is in the standby state and the mode setting signal is OFF will be described. In this burst mode operation, the main switch 2 performs an on / off operation to repeat an operation period in which electric power is supplied from the input DC power supply 1 to the load circuit 7 and a stop period in which it is always off. During the operation period, the output DC voltage Eo changes from the third target set value E3 to the second target set value E2.
, And falls from the second target set value E2 to the third target set value E3 in the stop period. The lighter the load circuit 7, the shorter the operation period and the longer the stop period. The operation during the stop period is the discharge of the smoothing means 5, the detection of the output current,
And the detection of the output DC voltage Eo. Therefore,
There is almost no power loss of the DC-DC converter during the stop period. Therefore, the burst mode operation improves the efficiency in a light load such as a standby state.
【００２２】次に、モード設定信号がＯＮになった場合
の動作を図２を用いて説明する。図２は出力直流電圧Ｅ
ｏを表す波形図である。尚、なお、第１の目標設定値Ｅ
１、第２の目標設定値Ｅ２、及び第３の目標設定値Ｅ３
の大小関係を、Ｅ２＞Ｅ１＞Ｅ３とする。まず、図２の
（ａ）に示すように、モード設定信号がＯＦＦからＯＮ
になる時、ＤＣ−ＤＣコンバータがバーストモード動作
の動作期間中であり、且つその時の出力直流電圧Ｅｏが
第１の目標設定値Ｅ１以下であれば、制御部６は出力直
流電圧Ｅｏを第１の目標設定値Ｅ１となるように主スイ
ッチ２のオンオフ動作を続ける。Next, the operation when the mode setting signal is turned on will be described with reference to FIG. Figure 2 shows the output DC voltage E
It is a wave form diagram showing o. Incidentally, the first target set value E
1, second target set value E2, and third target set value E3
The magnitude relation of is set to E2>E1> E3. First, as shown in FIG. 2A, the mode setting signal is changed from OFF to ON.
When the DC-DC converter is in the burst mode operation period and the output DC voltage Eo at that time is less than or equal to the first target set value E1, the control unit 6 sets the output DC voltage Eo to the first The ON / OFF operation of the main switch 2 is continued so that the target set value E1 of 1 is obtained.
【００２３】次に、図２の（ｂ）に示すように、モード
設定信号がＯＦＦからＯＮになる時、バーストモード動
作の動作期間中であり、且つその時の出力直流電圧Ｅｏ
が第１の目標設定値Ｅ１より高ければ、制御部６は出力
直流電圧Ｅｏを第１の目標設定値Ｅ１となるように、一
旦スイッチング動作を停止して出力コンデンサである平
滑手段５の電荷を負荷回路７へ放電する。そして出力直
流電圧Ｅｏが第１の目標設定値Ｅ１に達すると、その電
位を維持するように主スイッチ２のオンオフ動作を開始
する。また、図２の（ｃ）に示すように、モード設定信
号がＯＦＦからＯＮになる時、バーストモード動作の停
止期間中であり、且つその時の出力直流電圧Ｅｏが第１
の目標設定値Ｅ１以下であれば、制御部６は出力直流電
圧Ｅｏを第１の目標設定値Ｅ１となるように主スイッチ
２のオンオフ動作を開始する。さらに、図２の（ｄ）に
示すように、モード設定信号がＯＦＦからＯＮになる
時、バーストモード動作の停止期間中であり、且つその
時の出力直流電圧Ｅｏが第１の目標設定値Ｅ１より高け
れば、制御部６は出力直流電圧Ｅｏを第１の目標設定値
Ｅ１となるまで、停止期間を続けてコンデンサである平
滑手段５の電荷を負荷回路７へ放電する。そして出力直
流電圧Ｅｏが第１の目標設定値Ｅ１に達すると、その電
位を維持するように主スイッチ２のオンオフ動作を開始
する。Next, as shown in FIG. 2B, when the mode setting signal changes from OFF to ON, it is during the burst mode operation period and the output DC voltage Eo at that time
Is higher than the first target set value E1, the control unit 6 temporarily stops the switching operation so that the output DC voltage Eo becomes the first target set value E1 and charges the smoothing means 5 which is an output capacitor. Discharge to the load circuit 7. Then, when the output DC voltage Eo reaches the first target set value E1, the on / off operation of the main switch 2 is started so as to maintain the potential. Further, as shown in (c) of FIG. 2, when the mode setting signal changes from OFF to ON, the burst DC operation is in a stop period, and the output DC voltage Eo at that time is the first
If the target set value E1 is less than or equal to the target set value E1, the control unit 6 starts the on / off operation of the main switch 2 so that the output DC voltage Eo becomes the first target set value E1. Further, as shown in (d) of FIG. 2, when the mode setting signal is changed from OFF to ON, the burst mode operation is stopped, and the output DC voltage Eo at that time is less than the first target set value E1. If it is higher, the controller 6 discharges the electric charge of the smoothing means 5 which is a capacitor to the load circuit 7 by continuing the stop period until the output DC voltage Eo reaches the first target set value E1. Then, when the output DC voltage Eo reaches the first target set value E1, the on / off operation of the main switch 2 is started so as to maintain the potential.
【００２４】実施の形態１の電子機器の電源システムに
おいて、モード設定信号がＯＮになってから実際に負荷
回路７が動作状態になるまでの時間は、負荷回路７によ
ってＣ・（Ｅ２−Ｅ１）／Ｉ 以上に設定されている。
この時間はバーストモード動作において出力直流電圧Ｅ
ｏが第２の目標設定値Ｅ２に達した後、第１の目標設定
値Ｅ１に至るまでの放電時間である。即ち、この時間
は、モード設定信号がＯＮになってからバーストモード
動作から脱し、主スイッチ２のオンオフ動作を再開する
ための最大必要時間である。従って、実際に負荷回路７
が動作状態になる時には主スイッチ２は必ずオンオフ動
作をしており、通常の過渡応答特性で対応できる。以上
のように、実施の形態１の電子機器の電源システムにお
いては、ＤＣ−ＤＣコンバータの応答遅れによる出力直
流電圧Ｅｏへのアンダーシュートを確実に抑制できる構
成を有している。In the power supply system for electronic equipment according to the first embodiment, the time from when the mode setting signal is turned ON until the load circuit 7 is actually operated is C. (E2-E1) depending on the load circuit 7. / I or higher.
This time is the output DC voltage E in burst mode operation.
It is the discharge time until o reaches the first target set value E1 after reaching the second target set value E2. That is, this time is the maximum time required to exit the burst mode operation after the mode setting signal is turned on and restart the on / off operation of the main switch 2. Therefore, the load circuit 7 is actually
The main switch 2 is always turned on and off when is turned on, and the normal transient response characteristic can be used. As described above, the power supply system for the electronic device according to the first embodiment has a configuration capable of reliably suppressing the undershoot to the output DC voltage Eo due to the response delay of the DC-DC converter.
【００２５】《実施の形態２》次に、本発明に係る実施
の形態２の電子機器の電源システムを図３を参照しつつ
説明する。図３は実施の形態２の電子機器の電源システ
ムの構成を示す回路図である。実施の形態２の電子機器
の電源システムは、前述の実施の形態１の電子機器の電
源システムと基本的な構成は同様であり、実質的に同じ
機能、構成を有するものには同一の符号を付与して、そ
の説明は省略する。図３に示した実施の形態２の電子機
器の電源システムが前述の実施の形態１の電子機器の電
源システムと異なるところは、整流手段３が整流スイッ
チ３０とダイオード３１との並列回路からなる同期整流
回路により構成されている点と、制御部６の機能の点で
ある。<Second Embodiment> Next, a power supply system for an electronic apparatus according to a second embodiment of the present invention will be described with reference to FIG. FIG. 3 is a circuit diagram showing the configuration of the power supply system for the electronic device according to the second embodiment. The electronic device power supply system of the second embodiment has the same basic configuration as the electronic device power supply system of the first embodiment described above, and those having substantially the same functions and configurations are designated by the same reference numerals. The description will be omitted. The difference between the power supply system of the electronic device of the second embodiment shown in FIG. 3 and the power supply system of the electronic device of the first embodiment described above is that the rectifying means 3 is a synchronization circuit composed of a rectifying switch 30 and a diode 31 in parallel. It is composed of a rectifying circuit and the function of the control unit 6.
【００２６】制御部６は出力直流電圧Ｅｏを検出すると
ともに負荷回路７からのモード設定信号を受電し、以下
の機能を有する。モード設定信号がＯＮの場合、制御部
６は主スイッチ２と整流スイッチ３０とを所定のスイッ
チング周期で交互にオンオフ動作させるとともに、出力
直流電圧Ｅｏを第１の目標設定値Ｅ１となるようにオン
オフ時間比を制御する通常動作を行う。一方、モード設
定信号がＯＦＦの場合、整流スイッチ３０をオフ状態に
するとともに、出力直流電圧Ｅｏが第２の目標設定値Ｅ
２と第３の目標設定値Ｅ３との間を増減するように、主
スイッチ２は所定のオン時間とオフ時間でスイッチング
動作する動作期間と常時オフ状態となる停止期間とを繰
り返すバーストモード動作を行う。The control unit 6 detects the output DC voltage Eo and receives the mode setting signal from the load circuit 7, and has the following functions. When the mode setting signal is ON, the control unit 6 alternately turns on and off the main switch 2 and the rectifying switch 30 in a predetermined switching cycle, and turns on and off the output DC voltage Eo to the first target set value E1. Perform normal operation to control the time ratio. On the other hand, when the mode setting signal is OFF, the rectifying switch 30 is turned off, and the output DC voltage Eo changes to the second target set value E.
In order to increase / decrease between 2 and the third target set value E3, the main switch 2 performs a burst mode operation in which an operation period in which a switching operation is performed for a predetermined on time and an off time and a stop period in which it is always in an off state are repeated. To do.
【００２７】モード設定信号がＯＮの場合の通常動作
は、実施の形態１の場合と同様である。即ち、主スイッ
チ２のオンオフ動作により、インダクタ４への磁気エネ
ルギーの蓄積と放出の動作を繰り返し、出力直流電圧Ｅ
ｏがコンデンサで構成された平滑手段５から負荷回路７
へ供給される。主スイッチ２の１スイッチング周期にお
けるオン時間の割合をδ（時比率）とすると、出力直流
電圧Ｅｏは、Ｅｏ＝δ・Ｅｉで表される。制御部６は、
主スイッチ２のオンオフ時間、即ち時比率δを調整する
ことにより、出力直流電圧Ｅｏを安定化させている。Normal operation when the mode setting signal is ON is the same as in the first embodiment. That is, by turning on and off the main switch 2, the operation of storing and releasing the magnetic energy in the inductor 4 is repeated, and the output DC voltage E
o is a smoothing means 5 composed of a capacitor to a load circuit 7
Is supplied to. When the ratio of the ON time in one switching cycle of the main switch 2 is δ (duty ratio), the output DC voltage Eo is represented by Eo = δ · Ei. The control unit 6
The output DC voltage Eo is stabilized by adjusting the on / off time of the main switch 2, that is, the duty ratio δ.
【００２８】通常動作において、実施の形態２の電子機
器の電源システムのＤＣ−ＤＣコンバータの動作が、前
述の実施の形態１の場合と異なるのは整流手段３の動作
である。主スイッチ２のオフ時間には整流手段３の整流
スイッチ３０がオン状態となり、平滑手段５へ流れる電
流はダイオード３１ではなく整流スイッチ３０を流れ
る。このためダイオード３１に流れる場合に比べて、オ
ン電圧が低く導通損失が低減されている。In normal operation, the operation of the DC-DC converter of the power supply system for electronic equipment of the second embodiment differs from that of the first embodiment described above in the operation of the rectifying means 3. During the off time of the main switch 2, the rectifying switch 30 of the rectifying means 3 is turned on, and the current flowing to the smoothing means 5 flows not through the diode 31 but through the rectifying switch 30. Therefore, compared with the case where the diode 31 flows, the ON voltage is low and the conduction loss is reduced.
【００２９】この状態において負荷回路７での消費電力
が少なくなると、経時的に減少して流れる整流スイッチ
３０の電流はやがてゼロに至り、逆方向に流れるように
なる。即ち、平滑手段５を放電する期間が生じ、負荷回
路７への供給電力が低減される。平滑手段５から放電さ
れた電流はインダクタ４の磁気エネルギーとして蓄積さ
れる。この磁気エネルギーは、整流スイッチ３０がＯＦ
Ｆ状態となり主スイッチ２がＯＮ状態となると、主スイ
ッチ２から入力直流電源１へ電流が流れることにより放
出される。以上のような動作は電力が出力側から入力へ
戻るため、電力回生動作と呼ばれる同期整流回路特有の
動作である。このようなＤＣ−ＤＣコンバータの電力回
生動作は、ＤＣ−ＤＣコンバータにとって出力電力が小
さいにもかかわらず、動作電流の振幅が大きくなるので
導通損失が大きくなり、軽負荷時における効率面では不
利となる。In this state, when the power consumption in the load circuit 7 decreases, the current of the rectifying switch 30, which decreases with time and flows, eventually reaches zero and flows in the opposite direction. That is, there is a period in which the smoothing means 5 is discharged, and the power supplied to the load circuit 7 is reduced. The current discharged from the smoothing means 5 is stored as magnetic energy of the inductor 4. The rectifying switch 30 is OF
When in the F state and the main switch 2 is in the ON state, a current flows from the main switch 2 to the input DC power supply 1 and is discharged. The above-described operation is an operation peculiar to the synchronous rectification circuit called an electric power regeneration operation because the electric power returns from the output side to the input side. In such a power regeneration operation of the DC-DC converter, although the output power is small for the DC-DC converter, the amplitude of the operating current is large, so that the conduction loss is large, which is disadvantageous in terms of efficiency at light load. Become.
【００３０】しかしながら、負荷回路７での消費電力が
急に減少した場合、即ち負荷急減に対しては、出力直流
電圧Ｅｏのオーバーシュートを抑制し、第１の目標設定
値Ｅ１へ速やかに安定化できるという特長を有する。整
流手段３が単にダイオードである場合、ＤＣ−ＤＣコン
バータの出力電流が急に少なくなると平滑手段５が充電
されて出力直流電圧Ｅｏが上昇する。制御部６は、出力
直流電圧Ｅｏの上昇を検出して主スイッチ２の時比率δ
を小さくすることにより、平滑手段５への電力供給を抑
制する。しかし、主スイッチ２の時比率δをゼロまで絞
り、主スイッチ２が常時オフ状態となって平滑手段５へ
の電力供給を停止しても、一旦上昇した出力直流電圧Ｅ
ｏは、負荷回路７での消費による放電でしか低下しな
い。これに対し、整流手段３が電力回生動作可能な同期
整流回路であると、主スイッチ２の時比率δを小さくす
ることにより、平滑手段５から入力側への電力回生が行
われ、平滑手段５を積極的に放電する。このため、出力
直流電圧Ｅｏのオーバーシュートは抑制され、第１の目
標設定値Ｅ１へ速やかに安定化できるのである。However, when the power consumption in the load circuit 7 suddenly decreases, that is, when the load suddenly decreases, the overshoot of the output DC voltage Eo is suppressed and the first target set value E1 is quickly stabilized. It has the feature that it can. When the rectifying means 3 is simply a diode and the output current of the DC-DC converter suddenly decreases, the smoothing means 5 is charged and the output DC voltage Eo rises. The control unit 6 detects the rise of the output DC voltage Eo and detects the duty ratio δ of the main switch 2.
The power supply to the smoothing means 5 is suppressed by reducing However, even if the duty ratio δ of the main switch 2 is reduced to zero and the main switch 2 is constantly turned off and the power supply to the smoothing means 5 is stopped, the output DC voltage E once increased.
o is reduced only by discharge due to consumption in the load circuit 7. On the other hand, when the rectification means 3 is a synchronous rectification circuit capable of power regeneration operation, by reducing the duty ratio δ of the main switch 2, power regeneration from the smoothing means 5 to the input side is performed and the smoothing means 5 is performed. To actively discharge. Therefore, the overshoot of the output DC voltage Eo is suppressed, and the output target DC voltage Eo can be quickly stabilized to the first target set value E1.
【００３１】負荷回路７が待機状態となり、モード設定
信号がＯＦＦになると、ＤＣ−ＤＣコンバータはバース
トモード動作となる。制御部６は整流スイッチ３０をＯ
ＦＦ状態とする。この結果、バーストモード動作は前述
の実施の形態１で説明したものと全く同じ動作となる。
したがって、ここではバーストモード動作の説明は省略
する。停止期間における動作は平滑手段５の放電、出力
電流の検出、及び出力直流電圧Ｅｏの検出のみであるた
め、停止期間における電力損失はほとんど無く、待機状
態のような軽負荷時における効率を向上させることがで
きる。このような効果も前述の実施の形態１における効
果と同様である。When the load circuit 7 is in the standby state and the mode setting signal is OFF, the DC-DC converter is in the burst mode operation. The control unit 6 sets the rectifying switch 30 to O
The FF state is set. As a result, the burst mode operation is exactly the same as that described in the first embodiment.
Therefore, the description of the burst mode operation is omitted here. Since the operation in the stop period is only the discharging of the smoothing means 5, the detection of the output current, and the detection of the output DC voltage Eo, there is almost no power loss in the stop period, and the efficiency in the light load such as the standby state is improved. be able to. Such effects are similar to the effects in the first embodiment described above.
【００３２】本発明に係る実施の形態２のＤＣ−ＤＣコ
ンバータでは、負荷回路７が急に重負荷となる場合にお
いても、事前にモード設定信号はＯＮになっている。し
かも実施の形態１に比べて、モード設定信号がＯＮにな
ってからバーストモード動作から脱し、主スイッチ２の
オンオフ動作を再開するための最大必要時間ははるかに
短い。モード設定信号がＯＮになると、整流手段３の整
流スイッチ３０がオンオフ動作するようになるので、電
力回生動作が可能となる。バーストモード動作において
出力直流電圧Ｅｏが第２の目標設定値Ｅ２に達した後、
第１の目標設定値Ｅ１に至るまでの放電時間はこの電力
回生動作によって短縮される。この電力回生動作によ
り、主スイッチ２のオンオフ動作を再開するための最大
必要時間は実施の形態１に比べて短くなる。In the DC-DC converter according to the second embodiment of the present invention, the mode setting signal is turned on in advance even when the load circuit 7 suddenly becomes a heavy load. Moreover, as compared with the first embodiment, the maximum required time for leaving the burst mode operation after the mode setting signal is turned on and restarting the on / off operation of the main switch 2 is much shorter. When the mode setting signal is turned on, the rectifying switch 30 of the rectifying means 3 is turned on and off, so that the power regeneration operation is possible. In the burst mode operation, after the output DC voltage Eo reaches the second target set value E2,
The discharge time until reaching the first target set value E1 is shortened by this power regeneration operation. Due to this power regeneration operation, the maximum required time for restarting the on / off operation of the main switch 2 becomes shorter than that in the first embodiment.
【００３３】以上のように、実施の形態２の電子機器の
電源システムによれば、モード設定信号がＯＮになると
速やかに通常動作に復帰するため、負荷回路７の急な変
動に対して速やかに対応することができる。尚、実施の
形態２の電子機器の電源システムでは、モード設定信号
がＯＦＦになると整流手段３の整流スイッチ３０をオフ
状態とし、整流手段３のダイオード３１のみを整流手段
とする構成である。これは、軽負荷時における整流手段
３の同期整流回路において電力回生動作を行わさせず、
軽負荷時における効率劣化を回避するとともに、バース
トモード動作への移行をスムーズに行うためである。こ
のような同期整流回路において整流方向に逆流する電流
を流さないようにする逆流阻止動作は、上記の実施の形
態２における整流手段３の構成に限定されるものではな
い。As described above, according to the power supply system for the electronic device of the second embodiment, the normal operation is promptly restored when the mode setting signal is turned on, so that the load circuit 7 can be promptly responded to a sudden change. Can respond. In the power supply system for the electronic device of the second embodiment, when the mode setting signal is turned off, the rectifying switch 30 of the rectifying means 3 is turned off and only the diode 31 of the rectifying means 3 is used as the rectifying means. This is because the power regeneration operation is not performed in the synchronous rectification circuit of the rectification means 3 at the time of light load,
This is for avoiding the efficiency deterioration at the time of light load and smoothly performing the transition to the burst mode operation. The backflow prevention operation for preventing the backflow of the current in the rectification direction in such a synchronous rectification circuit is not limited to the configuration of the rectification means 3 in the second embodiment.
【００３４】図４は逆流阻止動作を行う同期整流回路の
他の例を示す回路図である。図４を用いて、その逆流阻
止動作を以下に説明する。図４において、主スイッチ２
はＰチャネルＭＯＳＦＥＴ、整流手段３はＮチャネルＭ
ＯＳＦＥＴであり、ダイオード３１はＭＯＳＦＥＴのボ
ディダイオードが兼用する。ＮＰＮトランジスタ６０１
と６０２はそれぞれのベース端子が接続されて、ベース
電流が抵抗６０３を介して入力電圧源１から供給されて
いる。ＮＰＮトランジスタ６０１のエミッタ端子は整流
手段３のドレイン端子に接続され、ＮＰＮトランジスタ
６０２のエミッタ端子は整流手段３のソース端子に接続
されている。ＮＰＮトランジスタ６０１のコレクタ端子
は抵抗６０４を介してＰＮＰトランジスタ６０５のベー
ス端子に接続されている。ＰＮＰトランジスタ６０５は
ベース−エミッタ間に抵抗６０６が接続され、ＰＮＰト
ランジスタ６０５のコレクタ端子は、抵抗６１８を介し
て整流手段３のゲート端子に駆動電圧を供給する。ＮＰ
Ｎトランジスタ６０２のコレクタ端子はＮＰＮトランジ
スタ６０７を介して整流手段３のゲート端子に接続され
ている。ＮＰＮトランジスタ６０７のベース端子は抵抗
６０８を介してモード設定信号を受電する。整流手段３
は、ゲート端子がダイオード６０９を介して主スイッチ
２のゲート端子に接続されている。ダイオード６０９の
両端にはＰＮＰトランジスタ６１０が接続され、ＰＮＰ
トランジスタ６１０のベース端子は抵抗抵抗６１１を介
してモード設定信号を受電する。モード設定信号は
“Ｌ”レベルの時にＯＮであるとする。FIG. 4 is a circuit diagram showing another example of the synchronous rectification circuit which performs the backflow prevention operation. The backflow prevention operation will be described below with reference to FIG. In FIG. 4, the main switch 2
Is a P-channel MOSFET, the rectifying means 3 is an N-channel M
It is an OSFET, and the diode 31 is also used as the body diode of the MOSFET. NPN transistor 601
And 602 are connected to their respective base terminals, and a base current is supplied from the input voltage source 1 via the resistor 603. The emitter terminal of the NPN transistor 601 is connected to the drain terminal of the rectifying means 3, and the emitter terminal of the NPN transistor 602 is connected to the source terminal of the rectifying means 3. The collector terminal of the NPN transistor 601 is connected to the base terminal of the PNP transistor 605 via the resistor 604. A resistor 606 is connected between the base and the emitter of the PNP transistor 605, and the collector terminal of the PNP transistor 605 supplies a drive voltage to the gate terminal of the rectifying means 3 via the resistor 618. NP
The collector terminal of the N-transistor 602 is connected to the gate terminal of the rectifying means 3 via the NPN transistor 607. The base terminal of the NPN transistor 607 receives the mode setting signal via the resistor 608. Rectifying means 3
Has a gate terminal connected to the gate terminal of the main switch 2 via a diode 609. A PNP transistor 610 is connected to both ends of the diode 609,
The base terminal of the transistor 610 receives the mode setting signal via the resistance resistor 611. It is assumed that the mode setting signal is ON at the "L" level.
【００３５】まず、モード設定信号がＯＮの通常動作の
場合について説明する。ＯＮのモード設定信号が入力さ
れた通常動作の場合、ＮＰＮトランジスタ６０７はオフ
状態、ＰＮＰトランジスタ６１０はオン状態となる。ま
た、整流手段３は主スイッチ２の駆動信号Ｖｇを受電し
て、主スイッチ２と交互にオンオフ動作する。次に、モ
ード設定信号が“Ｈ”、即ちＯＦＦの場合の動作を説明
する。この場合、ＮＰＮトランジスタ６０７がオン状
態、ＰＮＰトランジスタ６１０がオフ状態になる。ま
ず、主スイッチ２がオン状態にある時、整流手段３には
入力直流電圧Ｅｉが印加されており、ＮＰＮトランジス
タ６０１はオフ状態、ＮＰＮトランジスタ６０２はオン
状態にある。整流手段３のゲート電圧はゼロ電位に落と
され、整流スイッチ３０もオフ状態となる。First, the case of normal operation in which the mode setting signal is ON will be described. In the normal operation in which the ON mode setting signal is input, the NPN transistor 607 is turned off and the PNP transistor 610 is turned on. Further, the rectifying means 3 receives the drive signal Vg of the main switch 2 and alternately turns on and off with the main switch 2. Next, the operation when the mode setting signal is "H", that is, OFF will be described. In this case, the NPN transistor 607 is turned on and the PNP transistor 610 is turned off. First, when the main switch 2 is in the ON state, the input DC voltage Ei is applied to the rectifying means 3, the NPN transistor 601 is in the OFF state, and the NPN transistor 602 is in the ON state. The gate voltage of the rectifying means 3 is dropped to zero potential, and the rectifying switch 30 is also turned off.
【００３６】次に主スイッチ２がオフ状態となると、整
流手段３の印加電圧は低下してゼロ電圧以下になると、
ＮＰＮトランジスタ６０１はオン状態、ＮＰＮトランジ
スタ６０２はオフ状態となる。ＮＰＮトランジスタ６０
１がオン状態になるとＰＮＰトランジスタ６０５がオン
状態になるとともに、ＮＰＮトランジスタ６０２がオフ
状態なので、抵抗６１８を介して整流手段３のゲート端
子に駆動電圧が供給される。この結果、整流手段３はオ
ン状態となり、電流が整流手段３のソース端子からドレ
イン端子へ流れる。この方向に電流が流れている時は、
整流手段３の電圧降下によってソース端子の電位がドレ
イン端子より高く、ＮＰＮトランジスタ６０１はオン状
態、ＮＰＮトランジスタ６０２はオフ状態が維持され、
整流手段３のゲート端子への駆動電圧の供給も維持され
る。Next, when the main switch 2 is turned off, the voltage applied to the rectifying means 3 drops to zero voltage or less,
The NPN transistor 601 is turned on and the NPN transistor 602 is turned off. NPN transistor 60
When 1 is in the ON state, the PNP transistor 605 is in the ON state and the NPN transistor 602 is in the OFF state, so that the drive voltage is supplied to the gate terminal of the rectifying means 3 via the resistor 618. As a result, the rectifying means 3 is turned on and current flows from the source terminal to the drain terminal of the rectifying means 3. When current is flowing in this direction,
Due to the voltage drop of the rectifying means 3, the potential of the source terminal is higher than that of the drain terminal, the NPN transistor 601 is kept in the ON state, and the NPN transistor 602 is kept in the OFF state.
The supply of the drive voltage to the gate terminal of the rectifying means 3 is also maintained.
【００３７】整流手段３をソース端子からドレイン端子
に流れる電流が少なくなり、やがて逆流するようになる
と、整流手段３の電圧降下によってソース端子の電位が
ドレイン端子より低くなる。このため、ＮＰＮトランジ
スタ６０１はオフ状態となり、ＰＮＰトランジスタ６０
５はオフ状態となり、整流手段３のゲート端子への駆動
電圧の供給が断たれる。このとき同時に、ＮＰＮトラン
ジスタ６０２はオン状態となり整流手段３のゲート端子
をゼロ電圧に落とし、整流スイッチ３０をオフ状態にす
る。When the current flowing from the source terminal to the drain terminal of the rectifying means 3 becomes small and eventually flows backward, the potential of the source terminal becomes lower than the drain terminal due to the voltage drop of the rectifying means 3. Therefore, the NPN transistor 601 is turned off and the PNP transistor 60
5 is turned off, and the supply of the drive voltage to the gate terminal of the rectifying means 3 is cut off. At this time, at the same time, the NPN transistor 602 is turned on, the gate terminal of the rectifying means 3 is dropped to zero voltage, and the rectifying switch 30 is turned off.
【００３８】また、整流手段３のソース端子からドレイ
ン端子に電流が流れている場合でも、主スイッチ２をオ
ン状態とするように主スイッチ２のゲート端子がゼロ電
圧に落とされると、ダイオード６０９を介して整流手段
３のゲート端子も低下して、整流手段３をオフ状態にす
る。以上のように、図４に示した構成によって、整流手
段３はモード設定信号がＯＦＦの時に、逆流阻止機能を
有する同期整流器として動作する。したがって、図４の
構成によっても、軽負荷時における整流手段３の同期整
流器において電力回生動作を行わさせず、軽負荷時にお
ける効率劣化を回避することができるとともに、バース
トモード動作への移行をスムーズに行うことができる。Further, even when current flows from the source terminal to the drain terminal of the rectifying means 3, when the gate terminal of the main switch 2 is lowered to zero voltage so as to turn on the main switch 2, the diode 609 is turned on. Through this, the gate terminal of the rectifying means 3 is also lowered, and the rectifying means 3 is turned off. As described above, with the configuration shown in FIG. 4, the rectifying means 3 operates as a synchronous rectifier having a backflow prevention function when the mode setting signal is OFF. Therefore, also with the configuration of FIG. 4, power regeneration operation is not performed in the synchronous rectifier of the rectifying means 3 at light load, efficiency deterioration at light load can be avoided, and transition to burst mode operation can be performed smoothly. Can be done.
【００３９】《実施の形態３》次に、本発明に係る実施
の形態３の電子機器の電源システムについて図５を参照
しつつ説明する。図５は実施の形態３の電子機器の電源
システムにおけるＤＣ−ＤＣコンバータの一部の構成を
示す回路図である。実施の形態３の電子機器の電源シス
テムにおいて、前述の実施の形態２の電子機器の電源シ
ステムの構成と異なるところは、逆流制限回路６１が設
けられている点である。逆流制限回路６１は、前述の図
４に示した逆流阻止機能を有する同期整流回路と基本的
な構成は同じであり、同様の構成要素には同一の符号を
付与している。また、実施の形態３におけるその他の構
成及び動作は、前述の実施の形態２の電子機器の電源シ
ステムの構成及び動作と実質的に同じであるため、以下
の説明においては同様の構成要素には同一の符号を付与
し、その説明は省略する。<< Third Embodiment >> Next, a power supply system for an electronic apparatus according to a third embodiment of the present invention will be described with reference to FIG. FIG. 5 is a circuit diagram showing the configuration of part of the DC-DC converter in the power supply system for an electronic device according to the third embodiment. The electronic device power supply system of the third embodiment differs from the electronic device power supply system of the second embodiment described above in that a backflow limiting circuit 61 is provided. The backflow limiting circuit 61 has the same basic configuration as the above-described synchronous rectification circuit having the backflow blocking function shown in FIG. 4, and the same components are designated by the same reference numerals. Further, other configurations and operations in the third embodiment are substantially the same as the configurations and operations of the power supply system for the electronic device of the second embodiment described above, and therefore, in the following description, similar components will not be described. The same reference numerals are given and the description thereof is omitted.
【００４０】以下、実施の形態３における逆流制限回路
６１の構成と動作について説明する。図５において、主
スイッチ２はＰチャネルＭＯＳＦＥＴ、整流手段３はＮ
チャネルＭＯＳＦＥＴであり、ダイオード３１はＭＯＳ
ＦＥＴのボディダイオードが兼用する。ＮＰＮトランジ
スタ６０１と６０２はそれぞれのベース端子が接続され
て、ベース電流が抵抗６０３を介して入力電圧源１から
供給されている。ＮＰＮトランジスタ６０１のエミッタ
端子は整流手段３のドレイン端子に接続され、ＮＰＮト
ランジスタ６０２のエミッタ端子はコンデンサ６１２を
介して整流手段３のソース端子に接続されている。ＮＰ
Ｎトランジスタ６０１のコレクタ端子は抵抗６０４を介
してＰＮＰトランジスタ６０５のベース端子に接続され
ている。ＰＮＰトランジスタ６０５はベース−エミッタ
間に抵抗６０６が接続され、ＰＮＰトランジスタ６０５
のコレクタ端子は、抵抗６１８を介して整流手段３のゲ
ート端子に駆動電圧を供給する。ＮＰＮトランジスタ６
０２のコレクタ端子は整流手段３のゲート端子に接続さ
れている。整流手段３のゲート端子はダイオード６０９
を介して主スイッチ２のゲート端子に接続されている。
ＮＰＮトランジスタ６１３はモード設定信号を抵抗６１
４を介してベース端子に受電する。なお、実施の形態３
においてモード設定信号は“Ｌ”レベルの時にＯＮであ
るとする。ＮＰＮトランジスタ６１３は、コンデンサ６
１２と抵抗６１５を介して短絡するよう接続されてい
る。コンデンサ６１２は抵抗６０６と抵抗６１７によっ
て出力直流電圧Ｅｏの分割電圧が印加されている。The structure and operation of the backflow limiting circuit 61 in the third embodiment will be described below. In FIG. 5, the main switch 2 is a P-channel MOSFET, and the rectifying means 3 is N.
It is a channel MOSFET and the diode 31 is a MOS
The FET body diode is also used. The NPN transistors 601 and 602 have their base terminals connected to each other, and the base current is supplied from the input voltage source 1 through the resistor 603. The emitter terminal of the NPN transistor 601 is connected to the drain terminal of the rectifying means 3, and the emitter terminal of the NPN transistor 602 is connected to the source terminal of the rectifying means 3 via the capacitor 612. NP
The collector terminal of the N transistor 601 is connected to the base terminal of the PNP transistor 605 via the resistor 604. A resistor 606 is connected between the base and the emitter of the PNP transistor 605, and the PNP transistor 605 is connected.
The collector terminal of the device supplies a drive voltage to the gate terminal of the rectifying means 3 via the resistor 618. NPN transistor 6
The collector terminal of 02 is connected to the gate terminal of the rectifying means 3. The gate terminal of the rectifying means 3 is a diode 609.
Is connected to the gate terminal of the main switch 2 via.
The NPN transistor 613 sends the mode setting signal to the resistor 61.
The power is received by the base terminal via 4. The third embodiment
In, it is assumed that the mode setting signal is ON at the "L" level. The NPN transistor 613 is the capacitor 6
12 and a resistor 615 so as to be short-circuited. The divided voltage of the output DC voltage Eo is applied to the capacitor 612 by the resistors 606 and 617.
【００４１】以上のように構成された実施の形態３にお
いて、モード設定信号がＯＮでＮＰＮトランジスタ６１
３がオフ状態の場合の動作について説明する。まず、主
スイッチ２がオン状態にある時、整流手段３には入力直
流電圧Ｅｉが印加されている。このとき、ＮＰＮトラン
ジスタ６０１はオフ状態であり、ＮＰＮトランジスタ６
０２はオン状態にある。このため、整流手段３のゲート
電圧はゼロ電位に落とされ、整流スイッチ３０もオフ状
態となる。In the third embodiment configured as described above, the NPN transistor 61 is turned on when the mode setting signal is ON.
The operation when 3 is off will be described. First, when the main switch 2 is in the ON state, the input DC voltage Ei is applied to the rectifying means 3. At this time, the NPN transistor 601 is in the off state, and the NPN transistor 6
02 is in the ON state. Therefore, the gate voltage of the rectifying means 3 is lowered to zero potential, and the rectifying switch 30 is also turned off.
【００４２】次に主スイッチ２がオフ状態となると、整
流手段３の印加電圧が低下してコンデンサ６１２の電圧
以下になる。このように整流手段３の印加電圧がコンデ
ンサ６１２の電圧以下になると、ＮＰＮトランジスタ６
０１はオン状態、ＮＰＮトランジスタ６０２はオフ状態
になる。ＮＰＮトランジスタ６０１がオン状態になると
ＰＮＰトランジスタ６０５がオン状態になり、ＮＰＮト
ランジスタ６０２はオフ状態なので、抵抗６１８を介し
て整流手段３のゲート端子に駆動電圧が供給される。Next, when the main switch 2 is turned off, the voltage applied to the rectifying means 3 drops and falls below the voltage of the capacitor 612. Thus, when the voltage applied to the rectifying means 3 becomes equal to or lower than the voltage of the capacitor 612, the NPN transistor 6
01 is turned on, and the NPN transistor 602 is turned off. When the NPN transistor 601 is turned on, the PNP transistor 605 is turned on and the NPN transistor 602 is turned off, so that the drive voltage is supplied to the gate terminal of the rectifying means 3 via the resistor 618.
【００４３】この結果、整流手段３はオン状態となり、
電流が整流手段３のソース端子からドレイン端子へ流れ
る。この方向に電流が流れている時は、整流手段３の電
圧降下によってソース端子の電位がドレイン端子より高
く、ＮＰＮトランジスタ６０１はオン状態、ＮＰＮトラ
ンジスタ６０２はオフ状態が維持される。また、整流手
段３のゲート端子への駆動電圧の供給も維持される。As a result, the rectifying means 3 is turned on,
Current flows from the source terminal of the rectifying means 3 to the drain terminal. When a current flows in this direction, the potential of the source terminal is higher than the drain terminal due to the voltage drop of the rectifying means 3, the NPN transistor 601 is kept in the on state, and the NPN transistor 602 is kept in the off state. Further, the supply of the drive voltage to the gate terminal of the rectifying means 3 is also maintained.
【００４４】整流手段３のソース端子からドレイン端子
に流れる電流が少なくなり、やがて逆流するようになる
と、整流手段３の電圧降下によってソース端子の電位が
ドレイン端子より低くなる。しかし、整流手段３のソー
ス端子とドレイン端子の電位差がコンデンサ６１２の電
圧以下であれば、ＮＰＮトランジスタ６０１はオン状
態、ＮＰＮトランジスタ６０２はオフ状態が維持され
る。そして、整流手段３のゲート端子への駆動電圧の供
給も維持される。整流手段３のドレイン端子からソース
端子へ流れる逆流電流が増加して、ソース端子とドレイ
ン端子の電位差がコンデンサ６１２の電圧に達すると、
ＮＰＮトランジスタ６０１はオフ状態となり、ＰＮＰト
ランジスタ６０５がオフ状態となり、整流手段３のゲー
ト端子への駆動電圧の供給が断たれる。またこのとき同
時に、ＮＰＮトランジスタ６０２はオン状態となり、整
流スイッチ３０のゲート端子をゼロ電圧に落とし、整流
スイッチ３０をオフ状態にする。即ち、整流手段３の逆
流電流は、整流手段３での電圧降下とコンデンサ６１２
の電圧との比較により制限されている。When the current flowing from the source terminal to the drain terminal of the rectifying means 3 becomes small and eventually flows backward, the potential of the source terminal becomes lower than the drain terminal due to the voltage drop of the rectifying means 3. However, if the potential difference between the source terminal and the drain terminal of the rectifying means 3 is less than or equal to the voltage of the capacitor 612, the NPN transistor 601 is maintained in the on state and the NPN transistor 602 is maintained in the off state. Then, the supply of the drive voltage to the gate terminal of the rectifying means 3 is also maintained. When the reverse current flowing from the drain terminal to the source terminal of the rectifying means 3 increases and the potential difference between the source terminal and the drain terminal reaches the voltage of the capacitor 612,
The NPN transistor 601 is turned off, the PNP transistor 605 is turned off, and the supply of the drive voltage to the gate terminal of the rectifying means 3 is cut off. At the same time, the NPN transistor 602 is turned on, the gate terminal of the rectifying switch 30 is dropped to zero voltage, and the rectifying switch 30 is turned off. That is, the reverse current of the rectifying means 3 is due to the voltage drop in the rectifying means 3 and the capacitor 612.
Limited by comparison with voltage.
【００４５】また、整流手段３をソース端子からドレイ
ン端子に電流が流れている場合でも、主スイッチ２をオ
ン状態とするように主スイッチ２のゲート端子がゼロ電
圧に落とされると、ダイオード６０９を介して整流手段
３のゲート端子も電圧低下されて、整流スイッチ３０を
オフ状態にする。Even when current flows from the source terminal to the drain terminal of the rectifying means 3, when the gate terminal of the main switch 2 is dropped to zero voltage so as to turn on the main switch 2, the diode 609 is turned on. The voltage of the gate terminal of the rectifying means 3 is also lowered via this, and the rectifying switch 30 is turned off.
【００４６】次に、モード設定信号がＯＦＦになるとＮ
ＰＮトランジスタ６１３がオン状態になる。このためコ
ンデンサ６１２の電圧は抵抗６１５を介して放電され
る。従って、整流手段３の逆流制限値もコンデンサ６１
２の電圧の低下とともに経時的に減少していく。整流手
段３のオン抵抗をＲｏｎ、抵抗６１５の抵抗値をＲ１、
抵抗６１６の抵抗値をＲ２、抵抗６１７の抵抗値をＲ
３、コンデンサ６１２の静電容量をＣ２とすると、整流
手段３の逆流制限値Ｉｐは次式（２）で表される。Next, when the mode setting signal is turned off, N
The PN transistor 613 is turned on. Therefore, the voltage of the capacitor 612 is discharged via the resistor 615. Therefore, the backflow limit value of the rectifying means 3 is also the capacitor 61.
It decreases with time as the voltage of 2 decreases. The on-resistance of the rectifying means 3 is Ron, the resistance value of the resistor 615 is R1,
The resistance value of the resistor 616 is R2, and the resistance value of the resistor 617 is R
3, and the capacitance of the capacitor 612 is C2, the backflow limit value Ip of the rectifying means 3 is expressed by the following equation (2).
【００４７】 Ｉｐ＝［｛Ｒ２／（Ｒ２＋Ｒ３）｝ｅｘｐ（−ｔ／τ） ＋（Ｒ／Ｒ３）｛１−ｅｘｐ（−ｔ／τ）｝］・（Ｅｏ／Ｒｏｎ） （２）[0047] Ip = [{R2 / (R2 + R3)} exp (-t / τ) + (R / R3) {1-exp (-t / τ)}] ・ (Eo / Ron) (2)
【００４８】式（２）において、ＲはＲ１とＲ２とＲ３
との並列抵抗（１／Ｒ＝１／Ｒ１＋１／Ｒ２＋１／Ｒ
３）であり、時定数τ＝Ｒ・Ｃ２ である。In the formula (2), R is R1, R2 and R3.
And parallel resistance (1 / R = 1 / R1 + 1 / R2 + 1 / R
3), and the time constant τ = R · C2.
【００４９】以上のように、図５に示した構成によっ
て、整流手段３はモード設定信号のオンオフの際に逆流
制限値が経時的に変化する。この様子を図６の波形図に
示す。図６において、モード設定信号（ａ）、コンデン
サ６１２の電圧Ｖ１２（ｂ）、整流手段３を流れる電流
Ｉ３及びその逆流制限レベルとなる−Ｖ１２／Ｒｏｎ
（ｃ）を波形で示した。As described above, according to the configuration shown in FIG. 5, the backflow limiting value of the rectifying means 3 changes with time when the mode setting signal is turned on and off. This is shown in the waveform diagram of FIG. In FIG. 6, the mode setting signal (a), the voltage V12 (b) of the capacitor 612, the current I3 flowing through the rectifying means 3 and the reverse flow limiting level thereof, -V12 / Ron.
The waveform (c) is shown.
【００５０】前述した実施の形態２の回路構成では、負
荷回路７が待機状態となってモード設定信号がＯＦＦに
なると、それまで電力回生動作をしていた整流手段３は
急に逆流阻止動作となる。このため、実施の形態２の構
成では出力直流電圧へのオーバーシュートの発生が懸念
される構成である。しかし、実施の形態３の構成とする
ことにより、逆流制限値が経時的に減少するので出力直
流電圧へのオーバーシュートの発生がなくなる構成であ
る。逆に、モード設定信号がＯＦＦからＯＮになる場合
でも、急に電力回生動作とならずに逆流制限値が経時的
に増加するため、出力直流電圧にアンダーシュートが発
生することはない。In the circuit configuration of the second embodiment described above, when the load circuit 7 enters the standby state and the mode setting signal is turned off, the rectifying means 3 which has been in the power regenerating operation up to that point suddenly becomes the reverse current blocking operation. Become. Therefore, in the configuration of the second embodiment, there is a concern that the output DC voltage may overshoot. However, by adopting the configuration of the third embodiment, the backflow limit value decreases over time, so that the overshoot to the output DC voltage does not occur. On the contrary, even when the mode setting signal is changed from OFF to ON, the reverse current limit value does not suddenly become the power regeneration operation and increases with time, so that the output DC voltage does not undershoot.
【００５１】《実施の形態４》次に、本発明に係る実施
の形態４の電子機器の電源システムについて図７を参照
しつつ説明する。図７は実施の形態４の電子機器の電源
システムにおけるＤＣ−ＤＣコンバータの一部の構成を
示す回路図である。実施の形態４の電子機器の電源シス
テムにおいて、前述の実施の形態２の電子機器の電源シ
ステムの構成と異なるところは、制御部６をより詳細な
構成で示している点と、出力状態検出機能が設けられて
いる点である。実施の形態４におけるその他の構成及び
動作は、前述の実施の形態２の電子機器の電源システム
の構成及び動作と実質的に同じであるため、以下の説明
においては同様の構成要素には同一の符号を付与し、そ
の説明は省略する。<< Fourth Embodiment >> Next, a power supply system for an electronic apparatus according to a fourth embodiment of the present invention will be described with reference to FIG. FIG. 7 is a circuit diagram showing the configuration of part of the DC-DC converter in the power supply system for an electronic device according to the fourth embodiment. The electronic device power supply system according to the fourth embodiment is different from the electronic device power supply system according to the above-described second embodiment in that the control unit 6 is shown in a more detailed structure and the output state detection function is provided. Is provided. Other configurations and operations in the fourth embodiment are substantially the same as the configurations and operations of the power supply system for the electronic device in the second embodiment described above, and therefore, in the following description, the same components are the same. A reference numeral is given and its description is omitted.
【００５２】図７において、破線で示す制御部６は第１
の基準電圧Ｖｒ１を出力する電圧源６２０を有してお
り、出力直流電圧Ｅｏは抵抗６２１と抵抗６２２による
分割電圧として検出されている。分割電圧として検出さ
れた出力直流電圧Ｅｏは、誤差増幅器６２３において電
圧源６２０の第１の基準電圧Ｖｒ１と比較されて、誤差
電圧Ｖｅが形成される。三角波発生器６２４は三角波電
圧Ｖｔを出力する。ＰＷＭ回路６２５は誤差電圧Ｖｅと
三角波電圧Ｖｔとを比較し、Ｖｅ＞Ｖｔとなる期間を主
スイッチ２のオン時間とし、整流スイッチ３０のオフ時
間とするパルス出力をＯＲ回路６２６を介して駆動電圧
Ｖｇとして出力する。抵抗６２１と抵抗６２２の抵抗値
をそれぞれＲ２１とＲ２２とすると、次式（３）のよう
に設定することにより、出力直流電圧Ｅｏが第１の目標
設定値Ｅ１に安定化させることができる。この安定化動
作のとき、誤差電圧Ｖｅが上下して主スイッチ２のオン
時間が調整される。In FIG. 7, the control unit 6 indicated by the broken line is the first
The output DC voltage Eo is detected as a divided voltage by the resistor 621 and the resistor 622. The output DC voltage Eo detected as the divided voltage is compared with the first reference voltage Vr1 of the voltage source 620 in the error amplifier 623 to form the error voltage Ve. The triangular wave generator 624 outputs a triangular wave voltage Vt. The PWM circuit 625 compares the error voltage Ve with the triangular wave voltage Vt, sets the period in which Ve> Vt is the ON time of the main switch 2, and outputs the pulse output that is the OFF time of the rectification switch 30 via the OR circuit 626. Output as Vg. When the resistance values of the resistors 621 and 622 are R21 and R22, respectively, the output DC voltage Eo can be stabilized at the first target set value E1 by setting as in the following equation (3). During this stabilizing operation, the error voltage Ve rises and falls and the ON time of the main switch 2 is adjusted.
【００５３】 Ｅ１＝Ｖｒ１・（Ｒ２１＋Ｒ２２）／Ｒ２２ （３）[0053] E1 = Vr1 · (R21 + R22) / R22 (3)
【００５４】誤差電圧Ｖｅには三角波電圧Ｖｔと交差す
る範囲内に上限値が設けられており、この上限値におい
て主スイッチ２は最大オン時間となる。以上がモード設
定信号がＯＮの場合の通常動作である。The error voltage Ve has an upper limit value in a range intersecting with the triangular wave voltage Vt, and the main switch 2 has the maximum on-time at this upper limit value. The above is the normal operation when the mode setting signal is ON.
【００５５】次に、負荷回路７が待機状態となってモー
ド設定信号がＯＦＦになると、抵抗６２７を介してベー
ス電流が供給されたＮＰＮトランジスタ６２８がオン状
態となる。この結果、抵抗６２２と並列に抵抗６２９が
接続された状態となる。ここで、抵抗６２９の抵抗値を
Ｒ２９とし、抵抗６２２と抵抗６２９との並列抵抗をＲ
ｐ＝Ｒ２２・Ｒ２９／（Ｒ２２＋Ｒ２９）とする。これ
により、出力直流電圧Ｅｏは第２の目標設定値Ｅ２＝Ｖ
ｒ１・（Ｒ２１＋Ｒｐ）／Ｒｐに安定化する。この第２
の目標設定値Ｅ２は待機状態における出力直流電圧Ｅｏ
の許容上限値よりわずかに低く設定される。一方、整流
手段３は逆流阻止動作となるので電力回生は行われなく
なる。この結果、上昇しようとする出力直流電圧Ｅｏが
第２の目標設定値Ｅ２に安定化するように、誤差電圧Ｖ
ｅは低下していく。Next, when the load circuit 7 enters the standby state and the mode setting signal is turned off, the NPN transistor 628 supplied with the base current through the resistor 627 is turned on. As a result, the resistor 629 is connected in parallel with the resistor 622. Here, the resistance value of the resistor 629 is R29, and the parallel resistance of the resistor 622 and the resistor 629 is R29.
p = R22 · R29 / (R22 + R29). As a result, the output DC voltage Eo becomes the second target set value E2 = V.
Stabilize to r1 · (R21 + Rp) / Rp. This second
The target set value E2 of is the output DC voltage Eo in the standby state.
It is set slightly lower than the allowable upper limit of. On the other hand, since the rectifying means 3 performs the backflow prevention operation, the power regeneration is not performed. As a result, the error voltage V is increased so that the output DC voltage Eo that is about to rise is stabilized at the second target set value E2.
e decreases.
【００５６】電圧源６３０は第１の設定電圧Ｖｘ１を出
力する。比較器６３１は誤差電圧Ｖｅと第１の設定電圧
Ｖｘ１とを比較し、誤差電圧Ｖｅが第１の設定電圧Ｖｘ
１を下回ると“Ｈ”を出力する。ＡＮＤ回路６３２には
比較器６３１の出力とモード設定信号とが入力され、こ
の時、ＡＮＤ回路６３２は“Ｈ”を出力し、ＲＳフリッ
プフロップ６３３をセットする。ＲＳフリップフロップ
６３３から出力される“Ｈ”レベルの信号は、ＰＷＭ回
路６２５の出力に関わらず、ＯＲ回路６２６を介して主
スイッチ２をオフ状態にする。この結果、入力直流電源
１からの電力供給が無くなる停止期間が形成される。The voltage source 630 outputs the first set voltage Vx1. The comparator 631 compares the error voltage Ve and the first set voltage Vx1, and the error voltage Ve is the first set voltage Vx.
When it is less than 1, "H" is output. The output of the comparator 631 and the mode setting signal are input to the AND circuit 632, and at this time, the AND circuit 632 outputs “H” and sets the RS flip-flop 633. The “H” level signal output from the RS flip-flop 633 turns off the main switch 2 via the OR circuit 626 regardless of the output of the PWM circuit 625. As a result, a stop period is formed in which the power supply from the input DC power supply 1 is lost.
【００５７】停止期間において低下していく出力直流電
圧Ｅｏの分割電圧は、比較器６３５によって電圧源６３
４の第２の基準電圧Ｖｒ２と比較される。第３の目標設
定値Ｅ３は、次式（４）で表され、待機状態における出
力直流電圧Ｅｏの許容下限値よりわずかに高く設定され
る。The divided voltage of the output DC voltage Eo which decreases in the stop period is supplied to the voltage source 63 by the comparator 635.
4 second reference voltage Vr2. The third target set value E3 is represented by the following equation (4), and is set slightly higher than the allowable lower limit value of the output DC voltage Eo in the standby state.
【００５８】 Ｅ３＝Ｖｒ２・（Ｒｐ＋Ｒ２１）／Ｒｐ （４）[0058] E3 = Vr2 · (Rp + R21) / Rp (4)
【００５９】出力直流電圧Ｅｏが第３の目標設定値Ｅ３
を下回ると、比較器６３５の出力が“Ｌ”から“Ｈ”に
反転する。この時、比較器６３５の出力とモード設定信
号をインバータ６３６を介して入力されるＯＲ回路６３
７の出力も“Ｈ”となる。ＯＲ回路６３７の出力はＲＳ
フリップフロップ６３３をリセットする。この結果、Ｒ
Ｓフリップフロップ６３３の出力は“Ｌ”となり、主ス
イッチ２へ駆動電圧ＶｇとしてＰＷＭ回路６２５の出力
が供給される。ＰＷＭ回路６２５からは、出力直流電圧
Ｅｏを第２の目標設定電圧Ｅ２にするようにパルスが出
力される。従って主スイッチ２はオンオフ動作を始め動
作期間となる。The output DC voltage Eo is the third target set value E3.
When it falls below, the output of the comparator 635 is inverted from “L” to “H”. At this time, the output of the comparator 635 and the mode setting signal are input via the inverter 636.
The output of 7 also becomes "H". The output of the OR circuit 637 is RS
The flip-flop 633 is reset. As a result, R
The output of the S flip-flop 633 becomes “L”, and the output of the PWM circuit 625 is supplied to the main switch 2 as the drive voltage Vg. A pulse is output from the PWM circuit 625 so that the output DC voltage Eo becomes the second target set voltage E2. Therefore, the main switch 2 starts an on / off operation and enters an operation period.
【００６０】主スイッチ２の動作期間は、出力直流電圧
Ｅｏを第２の目標設定電圧Ｅ２近くに達して、誤差電圧
Ｖｅが低下して第１の設定電圧Ｖｘ１を下回るまで続
く。Ｖｅ＜Ｖｘ１になると再び停止期間となる。以上の
ように、モード設定信号がＯＦＦになって、誤差電圧Ｖ
ｅが低下して第１の設定電圧Ｖｘ１を下回ると、動作期
間と停止期間を繰返すバーストモード動作となる。バー
ストモード動作の時に、負荷回路７の消費電力が増加す
ると、誤差電圧Ｖｅが第１の設定電圧Ｖｘ１まで至らな
くなり、出力直流電圧Ｅｏは第２の目標設定電圧Ｅ２に
安定化されるように、主スイッチ２はオンオフ動作を続
けるようになる。即ち、自動的にバーストモード動作か
ら通常動作に復帰する。第１の設定電圧Ｖｘ１によって
決まる主スイッチ２の時比率をδｘ１とすると、誤差電
圧Ｖｅが第１の設定電圧Ｖｘ１と等しくなる時の負荷回
路７の消費電力Ｐｘ１（特許請求の範囲における第１の
所定値）は、インダクタ４のインダクタンスをＬとする
と次式（５）で表される。The operation period of the main switch 2 continues until the output DC voltage Eo reaches near the second target setting voltage E2 and the error voltage Ve decreases and falls below the first setting voltage Vx1. When Ve <Vx1, the suspension period starts again. As described above, the mode setting signal is turned off, and the error voltage V
When e decreases and falls below the first set voltage Vx1, burst mode operation in which an operation period and a stop period are repeated is performed. When the power consumption of the load circuit 7 increases during the burst mode operation, the error voltage Ve does not reach the first set voltage Vx1, and the output DC voltage Eo is stabilized at the second target set voltage E2. The main switch 2 continues to turn on and off. That is, the burst mode operation automatically returns to the normal operation. When the duty ratio of the main switch 2 determined by the first set voltage Vx1 is δx1, the power consumption Px1 of the load circuit 7 when the error voltage Ve becomes equal to the first set voltage Vx1 (the first in the claims). The predetermined value) is expressed by the following equation (5), where L is the inductance of the inductor 4.
【００６１】 Ｐｘ１＝（Ｅｉ−Ｅｏ）２・δｘ１２・Ｔ／（２Ｌ） （５）Px1 = (Ei−Eo) 2 · δx1 2 · T / (2L) (5)
【００６２】従って、モード設定信号がＯＦＦになっ
て、負荷回路７の消費電力がＰｘ１以下になるとバース
トモード動作となる。尚、第１の設定電圧Ｖｘ１を固定
値とすると、δｘ１も固定値となり、バーストモード動
作に至る負荷回路７の消費電力Ｐｘ１は入力直流電圧Ｅ
ｉが高いほど大きくなる。この入力直流電圧Ｅｉによる
消費電力Ｐｘ１の変動を抑制するには、第１の設定電圧
Ｖｘ１を入力直流電圧Ｅｉが高いほど低くなるように補
正すればよい。Therefore, when the mode setting signal is turned off and the power consumption of the load circuit 7 becomes Px1 or less, the burst mode operation is performed. When the first set voltage Vx1 is a fixed value, δx1 is also a fixed value, and the power consumption Px1 of the load circuit 7 up to the burst mode operation is the input DC voltage E.
The higher i is, the larger it is. In order to suppress the fluctuation of the power consumption Px1 due to the input DC voltage Ei, the first set voltage Vx1 may be corrected so as to decrease as the input DC voltage Ei increases.
【００６３】モード設定信号がＯＮに戻ると、モード設
定信号が“Ｌ”になる。“Ｌ”のモード設定信号が入力
されるＡＮＤ回路６３２の出力は“Ｌ”となり、この信
号はＲＳフリップフロップ６３３のセット端子に入力さ
れる。一方、“Ｌ”のモード設定信号がインバータ６３
６を介して入力されるＯＲ回路６３７の出力は“Ｈ”と
なり、ＲＳフリップフロップ６３３のリセット端子に入
力される。従って、ＲＳフリップフロップ６３３の出力
は“Ｌ”に固定され、主スイッチ２はＰＷＭ回路６２５
の出力によってオンオフ動作される通常動作に戻る。以
上のように、実施の形態４の電子機器の電源システムに
よれば、負荷回路７が待機状態になりモード設定信号が
ＯＦＦとなっても、その消費電力が第１の所定値（Ｐｘ
１）以下にならないとバーストモード動作とならない。
したがって、実施の形態４においては、バーストモード
動作に移行する消費電力を設定することができるため、
負荷回路７の待機状態における消費電力に自由度ができ
る。When the mode setting signal returns to ON, the mode setting signal becomes "L". The output of the AND circuit 632 to which the "L" mode setting signal is input becomes "L", and this signal is input to the set terminal of the RS flip-flop 633. On the other hand, the "L" mode setting signal is transmitted to the inverter 63.
The output of the OR circuit 637 input via 6 becomes “H” and is input to the reset terminal of the RS flip-flop 633. Therefore, the output of the RS flip-flop 633 is fixed to "L", and the main switch 2 is operated by the PWM circuit 625.
The output returns to the normal operation which is turned on and off. As described above, according to the power supply system of the electronic device of the fourth embodiment, even if the load circuit 7 is in the standby state and the mode setting signal is OFF, the power consumption thereof is the first predetermined value (Px).
1) Burst mode operation does not occur unless the following conditions occur.
Therefore, in the fourth embodiment, it is possible to set the power consumption for shifting to the burst mode operation.
The load circuit 7 has a degree of freedom in power consumption in the standby state.
【００６４】《実施の形態５》次に、本発明に係る実施
の形態５の電子機器の電源システムについて図８を参照
しつつ説明する。図８は実施の形態５の電子機器の電源
システムにおけるＤＣ−ＤＣコンバータの一部の構成を
示す回路図である。実施の形態５の電子機器の電源シス
テムにおいて、前述の図７に示した実施の形態４の電子
機器の電源システムの構成と異なるところは、制御部６
の三角波発生器６２４の構成の点である。実施の形態５
の電子機器の電源システムは、負荷回路７が待機状態に
おいて、バーストモード動作には至らないが消費電流が
少ない場合に、スイッチング周波数を低くしてスイッチ
ング損失を低減する機能が設けられている。実施の形態
５におけるその他の構成及び動作は、前述の実施の形態
４の電子機器の電源システムの構成及び動作と実質的に
同じであるため、以下の説明においては同様の構成要素
には同一の符号を付与し、その説明は省略する。<< Fifth Embodiment >> Next, a power supply system for an electronic apparatus according to a fifth embodiment of the present invention will be described with reference to FIG. FIG. 8 is a circuit diagram showing a partial configuration of a DC-DC converter in a power supply system for an electronic device according to a fifth embodiment. The electronic device power supply system according to the fifth embodiment differs from the electronic device power supply system according to the fourth embodiment shown in FIG.
This is the point of the configuration of the triangular wave generator 624. Embodiment 5
The electronic device power supply system has a function of lowering the switching frequency to reduce the switching loss when the load circuit 7 does not reach the burst mode operation but the current consumption is small when the load circuit 7 is in the standby state. Other configurations and operations in the fifth embodiment are substantially the same as the configurations and operations of the power supply system for the electronic device in the fourth embodiment described above, and therefore, in the following description, the same components are the same. A reference numeral is given and its description is omitted.
【００６５】図８は実施の形態５の電源システムにおけ
る、制御部６の三角波発振器６２４及びその周辺を示す
回路図である。図８において、ＰＷＭ回路６２５に三角
波電圧Ｖｔを出力する三角波発生器６２４は、発振コン
デンサ６４０と、この発振コンデンサ６４０を充電する
ＰＮＰトランジスタ６４１と放電するＮＰＮトランジス
タ６４２とを有している。また、三角波発生器６２４
は、第３の基準電圧Ｖｒ３を出力する電圧源６４３と、
この電圧源６４３に直列に接続された抵抗６４４，６４
５，６４６と、抵抗６４４と６４５との接続点の電圧と
発振コンデンサ６４０の電圧とが入力される比較器６４
７とを有している。FIG. 8 is a circuit diagram showing the triangular wave oscillator 624 of the control unit 6 and its periphery in the power supply system of the fifth embodiment. In FIG. 8, the triangular wave generator 624 that outputs the triangular wave voltage Vt to the PWM circuit 625 has an oscillation capacitor 640, a PNP transistor 641 that charges the oscillation capacitor 640, and an NPN transistor 642 that discharges it. In addition, the triangular wave generator 624
Is a voltage source 643 that outputs a third reference voltage Vr3,
Resistors 644 and 64 connected in series to the voltage source 643
5, 646, the voltage at the connection point between the resistors 644 and 645 and the voltage at the oscillation capacitor 640 are input to the comparator 64.
7 and 7.
【００６６】三角波発生器６２４において、ＮＰＮトラ
ンジスタ６４９は比較器６４７の出力が抵抗６４８を介
してベース端子に入力されて抵抗６４６を短絡する機能
を持ち、比較器６４７の出力は抵抗６５０を介してＮＰ
Ｎトランジスタ６４２のベース端子に入力される。ＰＮ
Ｐトランジスタ６５１は、ＰＮＰトランジスタ６４１と
カレントミラーを構成しており、ＮＰＮトランジスタ６
５２と抵抗６５３とによりＰＮＰトランジスタ６５１に
電流が流される。ＮＰＮトランジスタ６５２のベース端
子にはＮＰＮトランジスタ６５４のコレクタ端子が接続
されており、ＮＰＮトランジスタ６５４のベース端子に
接続された抵抗６５５を介してモード設定信号を受電す
る。ＮＰＮトランジスタ６５４のエミッタ端子には、Ｐ
ＮＰトランジスタ６５６のエミッタ端子が接続されてい
る。電圧源６５７からの第４の基準電圧Ｖｒ４は、抵抗
６５８を介してＮＰＮトランジスタ６５２のベース端子
に入力されている。ＰＮＰトランジスタ６５６のコレク
タ端子は接地されており、ＰＮＰトランジスタ６５６の
ベース端子には誤差電圧Ｖｅが入力される。上記のよう
に構成された三角波発振器６２４において、発振コンデ
ンサ６４０の電圧が三角波電圧Ｖｔとして出力される。In the triangular wave generator 624, the NPN transistor 649 has a function of inputting the output of the comparator 647 to the base terminal via the resistor 648 and short-circuiting the resistor 646, and the output of the comparator 647 via the resistor 650. NP
It is input to the base terminal of the N-transistor 642. PN
The P transistor 651 constitutes a current mirror together with the PNP transistor 641.
A current flows through the PNP transistor 651 by the resistor 52 and the resistor 653. The collector terminal of the NPN transistor 654 is connected to the base terminal of the NPN transistor 652, and the mode setting signal is received via the resistor 655 connected to the base terminal of the NPN transistor 654. The emitter terminal of the NPN transistor 654 has P
The emitter terminal of the NP transistor 656 is connected. The fourth reference voltage Vr4 from the voltage source 657 is input to the base terminal of the NPN transistor 652 via the resistor 658. The collector terminal of the PNP transistor 656 is grounded, and the error voltage Ve is input to the base terminal of the PNP transistor 656. In the triangular wave oscillator 624 configured as described above, the voltage of the oscillation capacitor 640 is output as the triangular wave voltage Vt.
【００６７】次に、上記構成の三角波発振器６２４にお
ける動作を説明する。まず、モード設定信号がＯＮの
時、ＮＰＮトランジスタ６５４はオフ状態である。電圧
源６５７の第４の基準電圧Ｖｒ４で駆動されるＮＰＮト
ランジスタ６５２のエミッタ端子には、ＮＰＮトランジ
スタ６５２のベース−エミッタ電圧をＶｄとすると、第
２の設定電圧Ｖｘ２＝Ｖｒ４−Ｖｄが発生する。抵抗６
５３の抵抗値をＲ５３とすると、ＰＮＰトランジスタ６
４１とＰＮＰトランジスタ６５１のカレントミラーには
Ｖｘ２／Ｒ５３の電流が流れ、発振コンデンサ６４０を
充電する。Next, the operation of the triangular wave oscillator 624 having the above configuration will be described. First, when the mode setting signal is ON, the NPN transistor 654 is OFF. When the base-emitter voltage of the NPN transistor 652 is Vd, a second set voltage Vx2 = Vr4-Vd is generated at the emitter terminal of the NPN transistor 652 driven by the fourth reference voltage Vr4 of the voltage source 657. Resistance 6
When the resistance value of 53 is R53, the PNP transistor 6
A current of Vx2 / R53 flows through the current mirror of 41 and the PNP transistor 651 to charge the oscillation capacitor 640.
【００６８】電圧源６４３の第３の基準電圧をＶｒ３、
抵抗６４４の抵抗値をＲ４４、抵抗６４５の抵抗値をＲ
４５、抵抗６４６の抵抗値をＲ４６とする。比較器６４
７の出力が“Ｌ”の場合、ＮＰＮトランジスタ６４２は
オフ状態にあるので、発振コンデンサ６４０は充電され
る。この時、ＮＰＮトランジスタ６４９もオフ状態にあ
るので、比較器６４７によって発振コンデンサ６４０の
三角波電圧Ｖｔと比較される電圧は、Ｅｔｈ＝Ｖｒ３・
（Ｒ４５＋Ｒ４６）／（Ｒ４４＋Ｒ４５＋Ｒ４６）とな
る。三角波電圧Ｖｔが上昇して上記電圧Ｅｔｈに達する
と、比較器６４７の出力は反転して“Ｈ”となる。これ
により、ＮＰＮトランジスタ６４２はオン状態になって
発振コンデンサ６４０を放電する。同時に、ＮＰＮトラ
ンジスタ６４９もオン状態となるので、抵抗６４６が短
絡され、比較器６４７によって発振コンデンサ６４０の
三角波電圧Ｖｔと比較される電圧は、Ｅｔｌ＝Ｖｒ３・
Ｒ４５／（Ｒ４４＋Ｒ４５）となる。三角波電圧Ｖｔが
下降してＥｔｌに達すると、比較器６４７の出力は反転
して“Ｌ”となる。以上のように、発振コンデンサ６４
０は充放電を周期的に繰り返し、三角波電圧Ｖｔを出力
する。The third reference voltage of the voltage source 643 is Vr3,
The resistance value of the resistor 644 is R44, and the resistance value of the resistor 645 is R
45 and the resistance value of the resistor 646 are R46. Comparator 64
When the output of 7 is "L", the NPN transistor 642 is in the off state, so that the oscillation capacitor 640 is charged. At this time, since the NPN transistor 649 is also in the off state, the voltage compared with the triangular wave voltage Vt of the oscillation capacitor 640 by the comparator 647 is Eth = Vr3 ·
(R45 + R46) / (R44 + R45 + R46). When the triangular wave voltage Vt rises and reaches the voltage Eth, the output of the comparator 647 is inverted and becomes "H". As a result, the NPN transistor 642 is turned on and the oscillation capacitor 640 is discharged. At the same time, since the NPN transistor 649 is also turned on, the resistor 646 is short-circuited, and the voltage compared with the triangular wave voltage Vt of the oscillation capacitor 640 by the comparator 647 is Et1 = Vr3 ·
It becomes R45 / (R44 + R45). When the triangular wave voltage Vt drops and reaches Et1, the output of the comparator 647 is inverted and becomes "L". As described above, the oscillation capacitor 64
0 repeatedly charges and discharges and outputs a triangular wave voltage Vt.
【００６９】モード設定信号がＯＦＦになると、ＮＰＮ
トランジスタ６５４はオン状態になる。このため、整流
手段３は電力回生動作をしなくなるので、インダクタ４
を流れる電流は不連続となる。そして、主スイッチ２の
オン時間が絞られるため、誤差電圧Ｖｅは低下する（小
さくなる）。ＰＮＰトランジスタ６５６のエミッタ−ベ
ース電圧をＶｄとすると、誤差電圧ＶｅがＶｒ４−Ｖｄ
（＝Ｖｘ２）、即ち誤差電圧Ｖｅが第２の設定電圧Ｖｘ
２以下になると、ＮＰＮトランジスタ６５２のベース電
圧も低下し、ＮＰＮトランジスタ６５２のエミッタ電圧
は誤差電圧Ｖｅに等しくなる。従って、発振コンデンサ
６４０を充電するＰＮＰトランジスタ６４１とＰＮＰト
ランジスタ６５１のカレントミラーにはＶｅ／Ｒ５３の
充電電流が流れる。この充電電流は誤差電圧Ｖｅに比例
し、誤差電圧Ｖｅが低いほど小さくなる。発振コンデン
サ６４０が充放電される動作は、前述のモード設定信号
がＯＮの場合と同様である。When the mode setting signal is turned off, the NPN
The transistor 654 is turned on. Therefore, the rectifying means 3 does not perform the power regeneration operation, and the inductor 4
The current flowing through is discontinuous. Then, since the ON time of the main switch 2 is narrowed, the error voltage Ve decreases (decreases). When the emitter-base voltage of the PNP transistor 656 is Vd, the error voltage Ve is Vr4-Vd.
(= Vx2), that is, the error voltage Ve is the second set voltage Vx
When it becomes 2 or less, the base voltage of the NPN transistor 652 also drops, and the emitter voltage of the NPN transistor 652 becomes equal to the error voltage Ve. Therefore, the charging current of Ve / R53 flows through the current mirror of the PNP transistor 641 and the PNP transistor 651 that charge the oscillation capacitor 640. This charging current is proportional to the error voltage Ve, and becomes smaller as the error voltage Ve becomes lower. The operation of charging and discharging the oscillation capacitor 640 is the same as that when the mode setting signal is ON.
【００７０】モード設定信号がＯＦＦの時、誤差電圧Ｖ
ｅが第２の設定電圧Ｖｘ２以上の場合は、モード設定信
号がＯＮの場合と同様の周期で三角波電圧ＶｔはＥｔｌ
とＥｔｈの間を増減する。誤差電圧Ｖｅが第２の設定電
圧Ｖｘ２以下の場合は、誤差電圧Ｖｅが低くなるほど発
振コンデンサ６４０の充電時間が長くなり、三角波電圧
Ｖｔの発振周期も長くなる。即ち、オンオフ動作する主
スイッチ２のスイッチング周波数は低周波化される。実
施の形態５において、誤差電圧Ｖｅが低下して、第１の
設定電圧Ｖｘ１に到達してバーストモード動作に移行す
るのは、前述の実施の形態４と同様である。第２の設定
電圧Ｖｘ２によって決まる主スイッチ２の時比率をδｘ
２とすると、誤差電圧Ｖｅが第１の設定電圧Ｖｘ２と等
しくなる時の負荷回路７の消費電力Ｐｘ２（特許請求の
範囲における第２の所定値）は、インダクタ４のインダ
クタンスをＬとすると次式（６）で表される。When the mode setting signal is OFF, the error voltage V
When e is equal to or higher than the second set voltage Vx2, the triangular wave voltage Vt is Etl in the same cycle as when the mode setting signal is ON.
Increase or decrease between the and Eth. When the error voltage Ve is equal to or lower than the second set voltage Vx2, the lower the error voltage Ve, the longer the charging time of the oscillation capacitor 640 and the longer the oscillation cycle of the triangular wave voltage Vt. That is, the switching frequency of the main switch 2 that turns on and off is lowered. In the fifth embodiment, the error voltage Ve decreases, reaches the first set voltage Vx1 and shifts to the burst mode operation, as in the fourth embodiment. The duty ratio of the main switch 2 determined by the second set voltage Vx2 is δx
If the error voltage Ve is equal to the first set voltage Vx2, the power consumption Px2 of the load circuit 7 (the second predetermined value in the claims) when the error voltage Ve is equal to the first set voltage Vx2 is It is represented by (6).
【００７１】 Ｐｘ２＝（Ｅｉ−Ｅｏ）２・δｘ２２・Ｔ／（２Ｌ） （６）Px2 = (Ei−Eo) 2 · δx2 2 · T / (2L) (6)
【００７２】従って、モード設定信号がＯＦＦになっ
て、負荷回路７の消費電力がＰｘ２以下になると、スイ
ッチング周波数は低周波化される。尚、第２の設定電圧
Ｖｘ２を固定値とすると、δｘ２も固定値となり、バー
ストモード動作に達する負荷回路７の消費電力Ｐｘ２
は、入力直流電圧Ｅｉが高いほど大きくなる。この入力
直流電圧Ｅｉによる消費電力Ｐｘ２の変動を抑制するに
は、第２の設定電圧Ｖｘ２を入力直流電圧Ｅｉが高いほ
ど低くなるように補正すればよい。Therefore, when the mode setting signal is turned off and the power consumption of the load circuit 7 becomes Px2 or less, the switching frequency is lowered. When the second set voltage Vx2 is set to a fixed value, δx2 also becomes a fixed value, and the power consumption Px2 of the load circuit 7 that reaches the burst mode operation.
Becomes larger as the input DC voltage Ei is higher. In order to suppress the fluctuation of the power consumption Px2 due to the input DC voltage Ei, the second setting voltage Vx2 may be corrected so as to decrease as the input DC voltage Ei increases.
【００７３】以上のように、実施の形態５の電子機器の
電源システムによれば、負荷回路７が待機状態になって
モード設定信号がＯＦＦとなっても、その消費電力が第
１の所定値（Ｐｘ１）以下にならないとバーストモード
動作にならないといった実施の形態４の電子機器の電源
システムの特徴に加え、バーストモード動作に至るまで
は負荷回路７の消費電力が少ないほど主スイッチ２のス
イッチング周波数が低くなるとう特徴を有する。このた
め、実施の形態５によれば、主スイッチ２のスイッチン
グ損失は低減され、バーストモード動作に至るまでの電
子機器全体の消費電力を低減することができるという効
果が得られる。尚、実施の形態４及び実施の形態５の電
子機器の電源システムの説明においては、誤差電圧Ｖｅ
によって負荷回路の消費電力を検出する間接的な検出方
法の例で説明したが、本発明は直接的な検出方法による
システムも含まれる。直接的な検出方法によるシステム
の例としては、平滑手段から負荷回路への経路に流れる
電流を抵抗などによって直接検出する方法がある。しか
し、待機状態のような消費電力が小さい状態では検出す
る電流値も小さく、直接的な検出が困難である場合が多
い。従って、実施の形態４及び実施の形態５では間接的
な検出を例にとって本発明の動作を説明した。As described above, according to the power supply system for electronic equipment of the fifth embodiment, even if the load circuit 7 is in the standby state and the mode setting signal is OFF, the power consumption thereof is the first predetermined value. In addition to the characteristics of the power supply system of the electronic device of the fourth embodiment that the burst mode operation does not occur unless the value becomes (Px1) or less, the switching frequency of the main switch 2 decreases as the power consumption of the load circuit 7 decreases until the burst mode operation is reached. Has a characteristic of becoming low. Therefore, according to the fifth embodiment, the switching loss of main switch 2 is reduced, and the effect of reducing the power consumption of the entire electronic device up to the burst mode operation is obtained. In the description of the power supply systems for electronic devices according to the fourth and fifth embodiments, the error voltage Ve
Although the example of the indirect detection method for detecting the power consumption of the load circuit has been described above, the present invention also includes a system based on the direct detection method. An example of a system based on the direct detection method is a method of directly detecting the current flowing in the path from the smoothing means to the load circuit with a resistor or the like. However, in a low power consumption state such as a standby state, the detected current value is small, and direct detection is often difficult. Therefore, in the fourth and fifth embodiments, the operation of the present invention has been described by taking indirect detection as an example.
【００７４】尚、以上の実施の形態１から実施の形態５
の電子機器の電源システムにおいては、ＤＣ−ＤＣコン
バータとして降圧コンバータを用いて説明してきたが、
本発明はこれに限定されるものではなく、昇圧コンバー
タや昇降圧コンバータのような全てのスイッチングコン
バータに本発明は適用できることはいうまでもない。The first to fifth embodiments described above are also included.
In the power supply system of the electronic device described above, the step-down converter is used as the DC-DC converter, but
The present invention is not limited to this, and it goes without saying that the present invention can be applied to all switching converters such as boost converters and step-up / down converters.
【００７５】[0075]
【発明の効果】以上、実施の形態において詳細に説明し
たところから明らかなように本発明は以下の効果を有す
る。本発明は、バーストモード動作に代表されるような
待機動作モードを有するＤＣ−ＤＣコンバータを持つ電
子機器の電源システムにおいて、負荷回路の消費電力の
急な変動に対応してＤＣ−ＤＣコンバータの出力直流電
圧を制御することができる電源システムを提供すること
ができる。本発明の電子機器の電源システムは、バース
トモード動作に代表されるような待機動作モードを有す
るＤＣ−ＤＣコンバータにおいて、負荷回路の急な消費
電力の変動に伴うＤＣ−ＤＣコンバータの出力直流電圧
の変動を確実に抑制することができる。本発明に係る電
子機器の電源システムは、実際に負荷回路が重くなる前
に通常動作に復帰しているので、負荷回路が急に重くな
っても速やかに対応することができ、ＤＣ−ＤＣコンバ
ータの出力直流電圧のアンダーシュートを抑制すること
ができる。The present invention has the following effects, as will be apparent from the detailed description of the embodiment. The present invention, in a power supply system of an electronic device having a DC-DC converter having a standby operation mode represented by a burst mode operation, responds to a sudden change in power consumption of a load circuit and outputs the output of the DC-DC converter. A power supply system capable of controlling a DC voltage can be provided. In a power supply system for an electronic device of the present invention, in a DC-DC converter having a standby operation mode represented by a burst mode operation, the output DC voltage of the DC-DC converter accompanying a sudden change in power consumption of a load circuit is Fluctuations can be reliably suppressed. Since the power supply system of the electronic device according to the present invention returns to the normal operation before the load circuit actually becomes heavy, it is possible to quickly respond even if the load circuit suddenly becomes heavy, and the DC-DC converter Of the output DC voltage can be suppressed.
【図１】本発明に係る実施の形態１における電子機器の
電源システムの構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a power supply system for an electronic device according to a first embodiment of the present invention.
【図２】本発明に係る実施の形態１における電子機器の
電源システムの動作を示す波形図である。FIG. 2 is a waveform diagram showing an operation of the power supply system for the electronic device according to the first embodiment of the present invention.
【図３】本発明に係る実施の形態２における電子機器の
電源システムの構成を示す回路図である。FIG. 3 is a circuit diagram showing a configuration of a power supply system for an electronic device according to a second embodiment of the present invention.
【図４】本発明に係る実施の形態２における電子機器の
電源システムの構成を示す回路図である。FIG. 4 is a circuit diagram showing a configuration of a power supply system for an electronic device according to a second embodiment of the present invention.
【図５】本発明に係る実施の形態３における電子機器の
電源システムの構成を示す回路図である。FIG. 5 is a circuit diagram showing a configuration of a power supply system for an electronic device according to a third embodiment of the present invention.
【図６】本発明に係る実施の形態３における電子機器の
電源システムの動作を示す波形図である。FIG. 6 is a waveform diagram showing an operation of the power supply system for an electronic device according to the third embodiment of the present invention.
【図７】本発明に係る実施の形態４における電子機器の
電源システムの構成を示す回路図である。FIG. 7 is a circuit diagram showing a configuration of a power supply system for an electronic device according to a fourth embodiment of the present invention.
【図８】本発明に係る実施の形態５における電子機器の
電源システムの構成を示す回路図である。FIG. 8 is a circuit diagram showing a configuration of a power supply system for an electronic device according to a fifth embodiment of the present invention.
【図９】従来の電子機器の電源システムの構成を示す回
路図（ａ）及び動作波形図（ｂ），（ｃ）である。FIG. 9 is a circuit diagram (a) and operation waveform diagrams (b) and (c) showing a configuration of a power supply system of a conventional electronic device.
１ 直流入力電源 ２ 主スイッチ ３ 整流手段 ４ インダクタ ５ 平滑手段 ６ 制御部 ７ 負荷 ８ モード設定端子 1 DC input power supply 2 Main switch 3 rectifying means 4 inductor 5 smoothing means 6 control unit 7 load 8 Mode setting terminal
Claims (6)
手段と制御部とを有し、入力直流電圧が入力され、前記
制御部により前記スイッチをオンオフ動作させることに
より前記入力直流電圧を交流電圧に変換し、当該交流電
圧を前記整流手段と前記平滑手段により整流平滑して出
力直流電圧を出力するＤＣ−ＤＣコンバータと、 前記ＤＣ−ＤＣコンバータの出力直流電圧が入力され、
動作状態に比べて消費電力が小さい待機状態を有する負
荷回路と、を有する電子機器の電源システムであって、 前記制御部は、負荷回路からのモード設定信号が入力さ
れるモード設定端子を有し、 前記負荷回路は、待機状態となった後にＯＦＦとなり、
動作状態に戻る所定時間前にＯＮとなるモード設定信号
を前記モード設定端子へ出力し、 前記ＤＣ−ＤＣコンバータは、前記モード設定端子の受
電信号がＯＮの時、前記出力直流電圧が第１の目標設定
値（Ｅ１）となるように、前記スイッチのオン時間とオ
フ時間とを調整して周期的にオンオフ動作させる通常動
作を行う機能を有し、且つ前記モード設定端子の受電信
号がＯＦＦの時、前記出力直流電圧が第２の目標設定値
（Ｅ２）と前記第２の目標設定値（Ｅ２）より低い第３
の目標設定値（Ｅ３）の間を増減するように、前記スイ
ッチを所定のオン時間とオフ時間により周期的にオンオ
フ動作させる動作期間と、常時オフ状態となる停止期間
とを繰返すバーストモード動作を行う機能を有する電子
機器の電源システム。1. A switch, an inductor, a rectifying means, a smoothing means, and a control section are inputted, and an input DC voltage is inputted, and the control section turns on and off the switch to convert the input DC voltage into an AC voltage. Then, a DC-DC converter for rectifying and smoothing the AC voltage by the rectifying means and the smoothing means to output an output DC voltage, and an output DC voltage of the DC-DC converter are input,
A power supply system for an electronic device, comprising: a load circuit having a standby state in which power consumption is lower than that in an operating state; wherein the control unit has a mode setting terminal to which a mode setting signal from the load circuit is input. , The load circuit is turned off after the standby state,
A mode setting signal that is turned on a predetermined time before returning to the operating state is output to the mode setting terminal, and the DC-DC converter outputs the first DC voltage when the power receiving signal of the mode setting terminal is ON. It has a function of performing a normal operation of periodically turning on and off by adjusting the on time and the off time of the switch so that the target set value (E1) is obtained, and the power receiving signal of the mode setting terminal is off. At this time, the output DC voltage is lower than the second target set value (E2) and the second target set value (E2).
A burst mode operation in which an operation period in which the switch is periodically turned on and off by a predetermined on time and an off time and a stop period in which the switch is always off are repeated so as to increase or decrease between the target set value (E3) of A power supply system for an electronic device having a function to perform.
１の目標設定値（Ｅ１）より高く設定され、 待機状態にある前記負荷回路からのモード設定信号がＯ
Ｎになった後から、前記負荷回路が動作状態に戻るまで
の期間として設定される前記所定時間は、前記平滑手段
の有する静電容量（Ｃ）と、前記第１の目標設定値（Ｅ
１）と前記第２の目標設定値（Ｅ２）の電位差との積
を、待機状態での負荷回路での消費電流（Ｉ）で除した
時間｛ Ｃ・（Ｅ２−Ｅ１）／Ｉ｝ 以上に設定されて
いる請求項１記載の電子機器の電源システム。2. The second target set value (E2) is set higher than the first target set value (E1), and the mode setting signal from the load circuit in the standby state is O.
The predetermined time, which is set as a period from when the load circuit becomes N to when the load circuit returns to the operating state, is the electrostatic capacity (C) of the smoothing unit and the first target set value (E).
The product of 1) and the potential difference of the second target set value (E2) divided by the current consumption (I) in the load circuit in the standby state {C · (E2-E1) / I} or more The electronic device power supply system according to claim 1, which is set.
同期整流回路から構成され、 前記制御部は、モード設定信号がＯＮの時、通常動作と
する機能に加え、前記整流スイッチを前記スイッチと交
互にオンオフ動作させる機能を有し、 前記モード設定信号がＯＦＦの時、バーストモード動作
とする機能に加え、前記整流スイッチを整流方向に逆流
する電流を阻止または抑制する機能を有する請求項１記
載の電子機器の電源システム。3. The rectifying means is composed of a synchronous rectifying circuit having a rectifying switch, and the control section has a function of performing a normal operation when a mode setting signal is ON, and the rectifying switch is alternated with the switch. 2. The function according to claim 1, which has a function of turning on and off, and a function of blocking or suppressing a current flowing backward in the rectification direction of the rectifier switch, in addition to a function of performing a burst mode operation when the mode setting signal is OFF. Power supply system for electronic devices.
値を設定できる逆流制限回路を有し、 モード設定信号がＯＮになると、前記逆流制限値を最小
値から最大値へ経時的に変化させ、モード設定信号がＯ
ＦＦになると、前記逆流制限値を最大値から最小値へ経
時的に変化させる機能を有する請求項３記載の電子機器
の電源システム。4. The control unit has a backflow limiting circuit capable of setting a backflow limiting value of the rectifying means, and changes the backflow limiting value from a minimum value to a maximum value with time when a mode setting signal is turned on. The mode setting signal is O
4. The power supply system for an electronic device according to claim 3, further comprising a function of changing the backflow limiting value from a maximum value to a minimum value when the FF is reached.
の時、前記負荷回路の消費電力を直接あるいは間接的に
検出する機能を有し、前記負荷回路の消費電力が第１の
所定値以下になると、バーストモード動作に移行する機
能を有する請求項１記載の電子機器の電源システム。5. The mode setting signal is OFF in the control unit.
At the time of, a function of directly or indirectly detecting power consumption of the load circuit is provided, and a function of shifting to burst mode operation is provided when the power consumption of the load circuit becomes equal to or less than a first predetermined value. The power supply system for the electronic device described.
の時、前記負荷回路の消費電力が第２の所定値以下にな
ると、前記負荷回路の消費電力が小さくなるほど前記ス
イッチのスイッチング周期を延長し、前記負荷回路の消
費電力が第２の所定値以下になると、バーストモード動
作に移行する機能を有する請求項５記載の電子機器の電
源システム。6. The mode setting signal is OFF in the control unit.
When the power consumption of the load circuit becomes equal to or less than the second predetermined value, the switching cycle of the switch is extended as the power consumption of the load circuit decreases, and the power consumption of the load circuit becomes equal to or less than the second predetermined value. 6. The power supply system for an electronic device according to claim 5, wherein the power supply system has a function of shifting to a burst mode operation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002024369A JP3624183B2 (en) | 2002-01-31 | 2002-01-31 | Electronic equipment power system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002024369A JP3624183B2 (en) | 2002-01-31 | 2002-01-31 | Electronic equipment power system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003230271A true JP2003230271A (en) | 2003-08-15 |
| JP3624183B2 JP3624183B2 (en) | 2005-03-02 |
Family
ID=27746838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002024369A Expired - Fee Related JP3624183B2 (en) | 2002-01-31 | 2002-01-31 | Electronic equipment power system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3624183B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006137213A1 (en) * | 2005-06-21 | 2006-12-28 | Rohm Co., Ltd | Step-down switching regulator, control circuit thereof, and electronic device using the same |
| JP2007236129A (en) * | 2006-03-02 | 2007-09-13 | Ricoh Co Ltd | Switching regulator |
| JP2009088426A (en) * | 2007-10-03 | 2009-04-23 | New Japan Radio Co Ltd | Drive circuit |
| JP2009303384A (en) * | 2008-06-13 | 2009-12-24 | Rohm Co Ltd | Step-down switching regulator |
| JP2011514119A (en) * | 2008-03-10 | 2011-04-28 | クゥアルコム・インコーポレイテッド | System and method for establishing residual operation bias voltage using residual voltage from previous operation |
| CN102447402A (en) * | 2010-10-13 | 2012-05-09 | 电力集成公司 | Controller with punctuated switching control circuit |
-
2002
- 2002-01-31 JP JP2002024369A patent/JP3624183B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006137213A1 (en) * | 2005-06-21 | 2006-12-28 | Rohm Co., Ltd | Step-down switching regulator, control circuit thereof, and electronic device using the same |
| JP2007006555A (en) * | 2005-06-21 | 2007-01-11 | Rohm Co Ltd | Step-down switching regulator, control circuit for the same, and electronic device using the same |
| US8111051B2 (en) | 2005-06-21 | 2012-02-07 | Rohm Co., Ltd. | Step-down switching regulator |
| TWI406488B (en) * | 2005-06-21 | 2013-08-21 | Rohm Co Ltd | A step-down switching regulator, a control circuit thereof, and an electronic device using the same |
| US8558529B2 (en) | 2005-06-21 | 2013-10-15 | Rohm Co., Ltd. | Control circuit for synchronous rectification type step-down switching regulator |
| JP2007236129A (en) * | 2006-03-02 | 2007-09-13 | Ricoh Co Ltd | Switching regulator |
| JP2009088426A (en) * | 2007-10-03 | 2009-04-23 | New Japan Radio Co Ltd | Drive circuit |
| JP2011514119A (en) * | 2008-03-10 | 2011-04-28 | クゥアルコム・インコーポレイテッド | System and method for establishing residual operation bias voltage using residual voltage from previous operation |
| JP2009303384A (en) * | 2008-06-13 | 2009-12-24 | Rohm Co Ltd | Step-down switching regulator |
| CN102447402A (en) * | 2010-10-13 | 2012-05-09 | 电力集成公司 | Controller with punctuated switching control circuit |
| CN102447402B (en) * | 2010-10-13 | 2016-02-03 | 电力集成公司 | With the controller of the ON-OFF control circuit of interval |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3624183B2 (en) | 2005-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7262587B2 (en) | Circuit and method for controlling DC-DC converter | |
| JP3817446B2 (en) | Power supply circuit and output voltage control method for DC-DC converter | |
| JP4347249B2 (en) | DC-DC converter, control circuit for DC-DC converter, and control method for DC-DC converter | |
| JP5330962B2 (en) | DC-DC converter | |
| JP4481879B2 (en) | Switching power supply | |
| JP3973652B2 (en) | Switching power supply | |
| JP3706814B2 (en) | DC-DC converter and control method of DC-DC converter | |
| JP4628056B2 (en) | DC-DC converter control circuit and control method thereof | |
| JP5353119B2 (en) | Switching power supply | |
| US7250745B2 (en) | Control circuit of DC-DC converter and its control method | |
| JP2012120267A (en) | Charge controller | |
| US20190341859A1 (en) | Active clamp flyback converters | |
| JP2010057326A (en) | Half-wave rectified-current resonance type switching power supply device and method for starting the same | |
| US8503195B1 (en) | System and method for zero volt switching of half bridge converters during startup and short circuit conditions | |
| JP2003235256A (en) | Switching power unit | |
| JP3711555B2 (en) | DC / DC converter | |
| JP2004096816A (en) | Multi-output dc-dc converter | |
| JP4218862B2 (en) | Synchronous rectifier circuit for flyback converter | |
| JP2003230271A (en) | Power system for electronic apparatus | |
| WO2002099947A1 (en) | Power unit and method for power supply of power unit | |
| JP4545526B2 (en) | Semiconductor integrated circuit for power control and switching power supply device | |
| JP4321277B2 (en) | Power supply | |
| JP4878871B2 (en) | Power circuit | |
| JP2008228417A (en) | Dc-dc converter | |
| JP4201087B2 (en) | Switching power supply circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3624183 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |