JPH021914A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH021914A
JPH021914A JP14340988A JP14340988A JPH021914A JP H021914 A JPH021914 A JP H021914A JP 14340988 A JP14340988 A JP 14340988A JP 14340988 A JP14340988 A JP 14340988A JP H021914 A JPH021914 A JP H021914A
Authority
JP
Japan
Prior art keywords
substrate
layer
semiconductor substrate
silicon
containing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14340988A
Other languages
Japanese (ja)
Inventor
Hisao Hayashi
久雄 林
Takefumi Oshima
大嶋 健文
Kazuhiro Tajima
田島 和浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14340988A priority Critical patent/JPH021914A/en
Publication of JPH021914A publication Critical patent/JPH021914A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Weting (AREA)

Abstract

PURPOSE:To enable an ultrathin film SOI substrate fit for producing a high speed device to be manufactured by a method wherein an impurity containing layer is formed at specified depth from the surface of a semiconductor substrate and after bonding the surface side of the semiconductor substrate onto a holding substrate, the rear side of the semiconductor substrate is wet-etched away using the impurity containing layer as an etching stopper. CONSTITUTION:An impurity is ion-implanted from the surface of a semiconductor substrate 11 to form an impurity containing layer 13 in the specified depth from the surface. Next, the surface side of the semiconductor substrate 11 is bonded onto a holding substrate 16 having a surface insulating layer and then the rear side of the semiconductor substrate 11 is wet-etched away using the impurity containing layer 13 as an etching stopper. Later, when the impurity containing layer 13 is removed to form a thin film semiconductor layer 11A on the holding substrate 16, an SOI substrate 17 can be formed. As for the impurity containing layer 13, an SiOx layer, an SiNx layer or an SiCx layer is formed. Finally, as for the wet-etching process, the solution etching or the vapor etching is applicable.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板上に絶縁層を介して半導体層が形成され
てなる半導体基板、すなわち所謂5ol(:!、1li
con on 1nsulator)基板の製法に関す
る。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a semiconductor substrate in which a semiconductor layer is formed on a substrate through an insulating layer, that is, a so-called 5ol(:!, 1li
(con on 1 insulator) relating to a method of manufacturing a substrate.

〔発明の概要〕[Summary of the invention]

本発明は、SOI基板の製法において、半導体基板の表
面から所定の深さに不純物含有層を形成し、半導体基板
の表面側を支持基板に接着し、不純物含有層をエツチン
グストッパーにして半導体基板の裏面を湿式エツチング
で除去し、しかる後、不純物含有層を除去することによ
って超8f膜Sol基板を容易に製造できるようにした
ものである。
In the method for manufacturing an SOI substrate, the present invention involves forming an impurity-containing layer at a predetermined depth from the surface of the semiconductor substrate, bonding the front side of the semiconductor substrate to a support substrate, and using the impurity-containing layer as an etching stopper to form the semiconductor substrate. By removing the back surface by wet etching and then removing the impurity-containing layer, a super 8f film Sol substrate can be easily manufactured.

〔従来の技術〕[Conventional technology]

近時、所謂SO1基板を用いて例えばCMO5等のVL
SI (超大規模集積回路)を作成する開発が進められ
ている。このSol基板の製法としては、例えばボンデ
ツド・ウェーハ法、SIMOX  (Heparati
onby 13planted QJigen)法等が
知られている。ボンプント・ウェーハ法は、第6図A−
Cに示すように表面に5t027!(11を有するシリ
コン基板(2)を2枚用意し、この2枚のシリコン&&
(21を互CI) 5to2b#(IJが接するように
貼り合わせ、片側のシリコン基板(2)を削ってシリコ
ン薄膜(2A)となしてSol基板(3)を作成するも
のである。
Recently, so-called SO1 substrates have been used to produce VLs such as CMO5.
Developments are underway to create SI (very large scale integrated circuits). Methods for manufacturing this Sol substrate include, for example, bonded wafer method, SIMOX (Heparati
Onby 13planted QJigen) method and the like are known. The Bonpunt wafer method is shown in Figure 6A-
5t027 on the surface as shown in C! (Prepare two silicon substrates (2) having
(21 is mutual CI) 5to2b# (They are bonded together so that the IJs are in contact with each other, and the silicon substrate (2) on one side is shaved to form a silicon thin film (2A) to create a Sol substrate (3).

SIMOX法は第7図に示すようにシリコン基板(4)
中に酸素02(71をイオン注入して5i02層(5)
を形成し、5i(h層(5)上にシリコン*I* (4
A)を形成してSol基板(6)を作成するものである
。尚、酸素のイオン注入時に表面側のシリコン薄膜(4
A)がアモルファスにならないように、また5i02層
(5)を作り易くするために基板温度を高温(400℃
程゛度)にしてイオン注入している。
The SIMOX method uses a silicon substrate (4) as shown in Figure 7.
Oxygen 02 (71) is ion-implanted into the 5i02 layer (5).
5i (h layer (5)) and silicon *I* (4
A) is formed to create a Sol substrate (6). Note that during oxygen ion implantation, the silicon thin film (4
In order to prevent A) from becoming amorphous and to make it easier to form the 5i02 layer (5), the substrate temperature was set to a high temperature (400°C).
Ions are implanted at a moderate temperature.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

然るに上述したボンデツド・ウェーハ法によるSol基
板(3)の作成の難しい点は、5i02層(1)を介し
て両シリコン基板(2)を貼り合わせた後に片側のシリ
コン基板(2)をボリシングして薄膜化することである
。ここではシリコン薄11Jtl(2A)を均一に、再
現性良(形成することが重要である。また、Sol基板
(3)に例えばMOSトランジスタを作成する場合、活
性層となるシリコン″ilP! (2A)の厚さを薄く
する方がより電気的特性が良くなる。このように薄膜3
01基板はデバイス作成上重要な技術であるといえるが
、しかし第6図の製法のように片側のシリコン基板(2
)を普通にポリシングしたのでは均一に且つ再現性のよ
い作成が困難である。
However, the difficulty in creating the Sol substrate (3) using the bonded wafer method described above is that after bonding both silicon substrates (2) together via the 5i02 layer (1), one silicon substrate (2) must be borated. The goal is to make the film thinner. Here, it is important to form a thin layer of silicon 11Jtl (2A) uniformly and with good reproducibility.Also, when creating, for example, a MOS transistor on the Sol substrate (3), the silicon "ilP! (2A) which will be the active layer ) The electrical characteristics will be better if the thickness of the thin film 3 is made thinner.
The 01 substrate can be said to be an important technology for device fabrication, but as shown in the manufacturing method shown in Figure 6, the silicon substrate on one side (2
) is difficult to produce uniformly and with good reproducibility by ordinary polishing.

他方、SIMOX法によるSol基板においては次のよ
うな問題点がある。
On the other hand, the Sol substrate produced by the SIMOX method has the following problems.

(i)シリコン基i (4)に酸素をイオン注入する際
にI X 10” 〜5 X 10”ca−2の大量の
酸素をイオン注入するので、シリコン薄膜(4A)に欠
陥が多く発生する。
(i) When ion-implanting oxygen into silicon base i (4), a large amount of oxygen of I x 10" to 5 x 10"ca-2 is ion-implanted, so many defects occur in the silicon thin film (4A). .

(ii )シリコンM膜(4^) −5i02層(5)
界面にSiOx領域が在るために、5iSift界面特
性が悪く、リークが発生する。
(ii) Silicon M film (4^) -5i02 layer (5)
Since there is a SiOx region at the interface, the 5iSift interface characteristics are poor and leakage occurs.

(iii)501基板(6)に作成するデバイスの高速
性を得るには、基板容量を小さくしなければならず、こ
のため絶縁層としては0.5〜1.0μ−の厚さの5t
(h層が必要となる。しかし、SIMOX法によるSO
t基板(61(7) 5i(h層(5)は0.2〜0.
3μmの厚さしか形成できないので商速デバイスが作成
しにくい。
(iii) In order to obtain high-speed performance of the device fabricated on the 501 substrate (6), the substrate capacitance must be reduced, and for this reason, the insulating layer should be 5T with a thickness of 0.5 to 1.0μ.
(H layer is required. However, SO by SIMOX method
T substrate (61 (7) 5i (h layer (5) is 0.2 to 0.
Since it can only be formed to a thickness of 3 μm, it is difficult to create commercial speed devices.

(iv)超大電流イオン注入装置が必要となる。(iv) An ultra-high current ion implanter is required.

本発明は、上述の点に鑑み、超薄膜SOt基板を容易に
製造できる半導体基板の製法を提供するものである。
In view of the above-mentioned points, the present invention provides a method for manufacturing a semiconductor substrate that can easily manufacture an ultra-thin SOt substrate.

用いてイオン注入される。Ion implantation is performed using

〔課題を解決するための手段〕[Means to solve the problem]

本発明の半導体基板の製法は、シリコンの如き半導体基
板(11)の表面から不純物をイオン注入して該表面か
ら所定の深さに不純物含有1it(13)を形成する工
程、半導体基板(11)の表面側を少くとも表面が絶縁
層である支持基板(16)に接着する工程、不純物含有
m(13)をエツチングストッパーにして半導体基板(
11)の裏面を湿式エツチングで除去する工程を有する
The method for manufacturing a semiconductor substrate of the present invention includes a step of ion-implanting impurities from the surface of a semiconductor substrate (11) such as silicon to form an impurity-containing 1it (13) at a predetermined depth from the surface; A step of bonding the surface side of the semiconductor substrate (
11) includes a step of removing the back surface by wet etching.

その後、不純物含有層(13)を除去して支持基板(1
6)上に薄膜半導体層(11^)が形成されて成る半導
体基板、即ちSOI基板(17)を得る。
Thereafter, the impurity-containing layer (13) is removed and the supporting substrate (1
6) Obtain a semiconductor substrate, ie, an SOI substrate (17), on which a thin film semiconductor layer (11^) is formed.

イオン注入する不純物としては、酸素、窒素又は炭素を
用い、不純物含有層(13)としてはSiOx層、Si
Nx層又は5iCx層を形成することができる。
Oxygen, nitrogen, or carbon is used as the impurity to be ion-implanted, and the impurity-containing layer (13) is a SiOx layer, Si
A Nx layer or a 5iCx layer can be formed.

湿式エツチングとしては、溶液エツチング、蒸気エツチ
ングを用い得る。
As the wet etching, solution etching or steam etching can be used.

不純物のイオン注入に際してはチャネリングを〔作用〕 上述の製法によれば、イオン注入により半導体基板(1
1)の表面から所定の深さに湿式エツチングストッパー
となる不純物含有層(13)を形成し、この半導体基板
(11)を支持基板(16)に接着して後、半導体基板
(11)の裏面を湿エツチング除去している。この湿式
エツチング時、エツチングストッパーである不純物含有
層(13)のところで半導体基板(11)に対するエツ
チングが終わる。
According to the above manufacturing method, channeling is performed when impurity ions are implanted.
After forming an impurity-containing layer (13) serving as a wet etching stopper at a predetermined depth from the surface of 1) and bonding this semiconductor substrate (11) to a supporting substrate (16), the back surface of the semiconductor substrate (11) is formed. is removed by wet etching. During this wet etching, the etching of the semiconductor substrate (11) ends at the impurity-containing layer (13) which serves as an etching stopper.

従って、不純物含有層(13)下の均一な半導体層II
! (即ち上記の不純物含有層(13)で区切られた半
導体基板(11)の表面薄層)(IIA)が残る。
Therefore, the uniform semiconductor layer II under the impurity-containing layer (13)
! (ie, the thin surface layer of the semiconductor substrate (11) separated by the impurity-containing layer (13)) (IIA) remains.

即ち、均一に、且つ再現性よく半導体!膜(IIA )
が形成され、次に、不純物含有層(13)を除去するこ
とにより、均一な半導体薄膜(IIA )を有する超$
1!!So1基板(17)が容易に得られる。
In other words, semiconductors can be processed uniformly and with good reproducibility! Membrane (IIA)
is formed, and then by removing the impurity-containing layer (13), a superstructure with a uniform semiconductor thin film (IIA) is formed.
1! ! A So1 substrate (17) is easily obtained.

このSol基m(17)では、半導体i膜(IIA i
下の絶縁層(15)は、別体の支持基Mi(16)上に
予め形成されるので、十分に厚い絶縁層とすることが可
能となり、このSol基板(17)にデバイスを作成し
たときに基板容量は十分小さくなる。
In this Sol-based m(17), a semiconductor i film (IIA i
Since the lower insulating layer (15) is formed in advance on a separate support base Mi (16), it is possible to make it a sufficiently thick insulating layer, and when a device is created on this Sol substrate (17). The board capacitance becomes sufficiently small.

半導体薄nり(11^)及び支持基板即ちその絶縁1m
(15)間には半絶縁性層が介在されないのでその界面
特性は良好となる。また、不純物のイオン注入に際して
は、チャネリングを用いてイオン注入するので表面に残
る半導体薄膜(IIA)としては欠陥の少ない半導体薄
膜が得られる。
Semiconductor thin strip (11^) and support substrate, i.e. its insulation 1m
(15) Since no semi-insulating layer is interposed therebetween, the interface properties are good. Furthermore, when impurity ions are implanted, the ions are implanted using channeling, so that the semiconductor thin film (IIA) remaining on the surface can be a semiconductor thin film with few defects.

〔実施例〕〔Example〕

以下、図面を参照して本発明によるSO1基板の製法の
実施例を説明する。
Embodiments of the method for manufacturing an SO1 substrate according to the present invention will be described below with reference to the drawings.

本例においては、第1図へに示すようにシリコン単結晶
基板(11)を設け、この基板(11)を0゜オフにし
てチャネリングを用いて基&(11)表面から例えば酸
g O2(12)をイオン注入しく即ち、例えば(10
0)面或は(110)面のシリコン基板であればその結
晶面に対して垂直方向からイオン注入し)、基板(11
)の表面薄層(IIA )を残すように表面から所定の
深さに湿式エツチングストッパーとなるSiOx 層(
13)を形成゛する。イオン注入後所望温度でアニール
してもよい。酸素(12)のドーズ量はピーク濃度で5
at%以上とするを可とし、本例ではピーク濃度で10
at%(ドーズ量2X I Q” era−2程度)以
上になるようにする。
In this example, a silicon single crystal substrate (11) is provided as shown in FIG. 12) is ion-implanted, i.e., for example (10
0) plane or (110) plane, ions are implanted from the direction perpendicular to the crystal plane), the substrate (110)
A SiOx layer (IIA), which acts as a wet etching stopper, is deposited at a predetermined depth from the surface so as to leave a thin surface layer (IIA) of
13). After ion implantation, annealing may be performed at a desired temperature. The dose of oxygen (12) is 5 at the peak concentration.
At% or more is allowed, and in this example, the peak concentration is 10%.
at% (dose amount 2X IQ" era-2 approximately) or more.

第2図はシリコン基板(11)に酸素をイオン注入した
ときの基板の表面からの深さ方向の酸素濃度分布を示す
もので、曲線(りは本例のチャネリングを用いたイオン
注入の場合、曲線(■)は比較例で通常のイオン注入の
場合である。注入エネルギーは70XeV程度とした。
Figure 2 shows the oxygen concentration distribution in the depth direction from the surface of the silicon substrate (11) when oxygen ions are implanted into the silicon substrate (11). The curve (■) is a comparative example and shows the case of normal ion implantation.The implantation energy was about 70XeV.

次に、第1図B及びCに示すようにシリコン基板(14
)、の表面に十分に厚い例えば厚さ0.5〜1.0μm
程度の5t021錯(15)を形成してなる支持基板(
16)を設け、この支持基板(16)にシリコン基i 
(11) +71表面Mt (11/1 ) IIJを
5irh層(I5)に接するようにして熱圧着により互
いに貼り合わせる。
Next, as shown in FIGS. 1B and C, a silicon substrate (14
), sufficiently thick on the surface, e.g., 0.5 to 1.0 μm thick.
A support substrate formed by forming a 5t021 complex (15) of about
16) is provided, and a silicon base i is provided on this support substrate (16).
(11) +71 surface Mt (11/1) IIJ is bonded to each other by thermocompression so as to be in contact with the 5irh layer (I5).

次に、酸素をイオン注入したシリコン基板(11)をそ
の裏面側より例えばKOH熔液を用いて湿式エツチング
する。このエツチング時、SiOx層(13)がエツチ
ングストッパーとして作用し、SiOx層(13)のと
ころでエツチングが終る。これによって、SiOx N
(13)下に均一な単結晶シリコン基板膜(IIA )
が残る(第1図り参照)。
Next, the silicon substrate (11) into which oxygen ions have been implanted is wet-etched from the back side using, for example, a KOH solution. During this etching, the SiOx layer (13) acts as an etching stopper, and the etching ends at the SiOx layer (13). As a result, SiOx N
(13) Uniform single crystal silicon substrate film underneath (IIA)
remains (see first diagram).

次に、第1図Eに示すようにSiOx 11 (13)
を例えば機械的化学研摩(ミラーポリソシエ)或はドラ
イエツチング等により選択的に除去し、 5tCh層(
15)上に単結晶シリコンi膜(IIA )を有してな
る目的のSO1基板(17)を作成する。
Next, as shown in FIG. 1E, SiOx 11 (13)
The 5tCh layer (
15) Create a target SO1 substrate (17) having a single crystal silicon i film (IIA) thereon.

上述の製法によれば、シリコン基板(11)に表面のシ
リコン薄膜(IIA)が残るようにイオン注入でSiO
x層(13)を形成し、このシリコン基板(11)と支
持基板(16)を貼り合わせ、シリコン基板(11)の
裏面からKOH溶液によりエツチングすることにより、
5tyx Ii#(13)がエツチングストッパーとし
て作用し、例えば0.1μ−程度のニジさの均一なシリ
コン薄膜(IIA)が再現性よく残り、目的とする超薄
膜501基板(17)を容易作成することができる。
According to the above manufacturing method, SiO is implanted by ion implantation so that the silicon thin film (IIA) on the surface remains on the silicon substrate (11).
By forming an x layer (13), bonding this silicon substrate (11) and supporting substrate (16) together, and etching with a KOH solution from the back side of the silicon substrate (11),
5tyx Ii# (13) acts as an etching stopper, leaving a uniform silicon thin film (IIA) with a 0.1 μm difference with good reproducibility, making it easy to create the desired ultra-thin film 501 substrate (17). be able to.

また、シリコン基板(11)への酸素のイオン注入に際
しては、チャネリングを使ってイオン注入しているので
、表面側でのダメージは少なく、従ってSol基板(1
7)において、欠陥発生の少ないシリコン薄膜が形成さ
れる。
Furthermore, when oxygen ions are implanted into the silicon substrate (11), channeling is used to implant the ions, so there is little damage to the surface side.
In step 7), a silicon thin film with fewer defects is formed.

SiOx In (13)を形成したシリコン基板(1
1)と支持基板(16)を貼り合わせるようにしている
ので、支持基板(I6)には予め十分な厚さの5iOx
1’1(15)を形成することができる。したがって、
5(Jl基板(17)でのシリコン81!!1(11Δ
)下の5i02層(15)は十分厚くすることができ、
シリコン薄膜(IIA )にデバイスを作成したときに
基板容量は十分小さくなり、高速デバイスの作成がμ■
能となる。
Silicon substrate (1) on which SiOx In (13) is formed
1) and the support substrate (16) are bonded together, so the support substrate (I6) has a sufficient thickness of 5iOx.
1'1 (15) can be formed. therefore,
5 (Silicon on Jl substrate (17) 81!!1 (11Δ
) The lower 5i02 layer (15) can be made thick enough,
When devices are fabricated on silicon thin film (IIA), the substrate capacitance becomes sufficiently small that it becomes difficult to fabricate high-speed devices.
Becomes Noh.

さらにシリコン薄1%(llA)が直接5i02層(1
5)に貼り合されるので、5i−3i(h界面は良好で
あり、リーク発生はない。
Furthermore, silicon thin 1% (llA) is directly applied to the 5i02 layer (1
5), the 5i-3i(h interface is good and no leakage occurs.

第3図は本発明の他の実施例である。FIG. 3 shows another embodiment of the invention.

本例においては、第1図と同様にしてチャネリングを使
ってシリコン基板(11)中に酸素(12)をイオン注
入してエツチングストッパーとなる5iOx層(13)
を形成したf&(第3図A参照)、シリコン基1(11
)の表面側のシリコン¥lil膜(IIA )の極く表
面を酸化して5i0211!i! (21)を形成する
(第3図B参照)0次に第3図Cに示すように、シリコ
ン基1(14)の表面に5tCh層(15)を形成して
なる支持基板(16)にシリコン基板(11)を貼り合
わせる。
In this example, oxygen (12) is ion-implanted into the silicon substrate (11) using channeling in the same manner as in FIG.
f& (see Figure 3A), silicon group 1 (11
) by oxidizing the very surface of the silicon\lil film (IIA) on the surface side of 5i0211! i! (21) (see Figure 3B) Next, as shown in Figure 3C, a supporting substrate (16) is formed by forming a 5tCh layer (15) on the surface of the silicon base 1 (14). A silicon substrate (11) is attached.

以後は、第1図り及びEと同様にシリコン基板(11)
を裏面側より例えばKOHfa液により5iOxIel
(13)に至るまでエツチング除去しく第3図り参照)
、次でSi0g層(13)を除去して第3図Eに示す目
的のSol基1(18)を作成する。
After that, as in the first drawing and E, the silicon substrate (11)
5iOxIel from the back side using, for example, KOHfa solution.
(13) Please refer to the 3rd diagram to remove the etching)
Then, the Si0g layer (13) is removed to create the desired Sol group 1 (18) shown in FIG. 3E.

この例においては、特に、SiOx層(13)を形成し
た後、シリコン基&(11)の表面側のシリコン薄膜(
IIA )の表面を若干酸化して薄い5iOz膜(21
)を形成して支持基板(16)の5i02層(15)に
貼り合わせることにより、シリコン薄膜(11八)と5
i021’i!との境界面即ち5i−St(hの界面特
性が良くなると同時に、貼り合わせ易くなるものである
In this example, in particular, after forming the SiOx layer (13), the silicon thin film (
IIA) was slightly oxidized to form a thin 5iOz film (21
) and bonded to the 5i02 layer (15) of the supporting substrate (16), the silicon thin film (118) and 5
i021'i! The interface with 5i-St(h) improves the interface characteristics and at the same time makes bonding easier.

第4図は本発明の他の実施例である。FIG. 4 shows another embodiment of the invention.

本例においては、先ず第4図A−Cに示すように上例と
同様にナヤネリングを使ってシリコン基板(11)に酸
素(12)をイオン注入し、表面から所定の深さにSi
Ox層(13)を形成し、支持基板(16)に貼り合わ
せ、次いでシリコン基4i(11)を裏面よりエツチン
グストッパーであるSiOx I薔(13)までK O
Hfa液にてエツチング除去する。
In this example, as shown in FIGS. 4A to 4C, oxygen (12) is first ion-implanted into the silicon substrate (11) using the Naya ring as in the above example, and the silicon substrate (12) is ion-implanted to a predetermined depth from the surface.
An Ox layer (13) is formed and bonded to a support substrate (16), and then the silicon base 4i (11) is KOed from the back side to the SiOx I layer (13) which is an etching stopper.
Remove by etching with Hfa solution.

次に、5tyx fat (13)が高濃度酸素(5i
02ではない)を有することに着目し、酸素雰囲気中で
アニールして酸化し、SiOx層(13)を5i02層
(13A)に変える。(22)は同時に支持基板(16
)の裏面に形成された5i02層である。しかる後、こ
の5i02層(13A )をHFでエツチング除去し、
目的のSol基1(19)を作成する。かかる製法にお
いては、エツチングストッパーである5iOx(13)
を酸素雰囲気中でアニールして酸化し、エツチング除去
するので、シリコン基板膜(IIA )にダメージを与
えることなく、即ち例えば前述した機械的化学@−摩の
ときのような機械的ダメージ或はドライエツチングのと
きのようなイオン衝撃によるダメージ等を与えることな
く、エツチングストッパーを除去することができる。
Next, 5tyx fat (13) has a high concentration of oxygen (5i
The SiOx layer (13) is changed into a 5i02 layer (13A) by annealing and oxidizing it in an oxygen atmosphere. (22) is the support substrate (16) at the same time.
) is the 5i02 layer formed on the back surface of the 5i02 layer. After that, this 5i02 layer (13A) was removed by etching with HF.
The desired Sol group 1 (19) is created. In this manufacturing method, 5iOx (13), which is an etching stopper,
Since the silicon substrate film (IIA) is annealed in an oxygen atmosphere to be oxidized and removed by etching, it can be removed without damaging the silicon substrate film (IIA). The etching stopper can be removed without causing damage due to ion bombardment that occurs during etching.

上例において、シリコン基板(11)に酸素をイオン注
入する時、基板温度を低温(例えば100K )にして
イオン注入し、その後シリコン基板(11)を400℃
〜600℃で低温アニールするを可とする。
In the above example, when ion-implanting oxygen into the silicon substrate (11), the ions are implanted at a low substrate temperature (for example, 100K), and then the silicon substrate (11) is heated to 400°C.
Low temperature annealing at ~600°C is possible.

このように低温でイオン注入すれば、格子振動が小さく
なリチャン不リングし易くなる。したがって、表面にダ
メージのない層を残したまま5iOx(13)を形成す
ることができる。なお、低温アニールはSiOx Ii
iの形成と同時に、表面側のダメージを受けたシリコン
薄膜(IIA)のアニールにもなる。イオン注入後のア
ニールとして高温でいきなリアニールすると応力により
欠陥が増加する。
If ions are implanted at such a low temperature, lattice vibrations will be small and recharging will be more likely to occur. Therefore, 5iOx (13) can be formed while leaving an undamaged layer on the surface. Note that low-temperature annealing is performed using SiOx Ii
Simultaneously with the formation of i, the silicon thin film (IIA) which has been damaged on the surface side is also annealed. If sudden reannealing is performed at high temperature as annealing after ion implantation, defects will increase due to stress.

又、上例において、酸素をイオン注入し、低温アニール
の後、酸素濃度プロファイルを第5図の破線(111)
で示すように急峻にするために、窒素雰囲気中で100
0℃〜1100℃でアニールすることもできる。上例で
もチャネリングを使って深い位置にピークがくるように
濃度プロファイルを急峻にしているが、第5図の実線(
1)に示すように表面近くにも酸素原子は存在している
。1000℃〜1100℃のアニールを施すことにより
、表面に近い部分のf&素はアウトディフージッンによ
って放出され、ピークに近い部分の酸素は高濃度側に吸
収される(ピークは欠陥が最も多く、この欠陥に酸素が
吸い寄せられる)。
In addition, in the above example, after ion implantation of oxygen and low-temperature annealing, the oxygen concentration profile was changed to the broken line (111) in FIG.
100 in a nitrogen atmosphere to make the steepness as shown in
Annealing can also be performed at 0°C to 1100°C. In the above example, channeling is used to make the concentration profile steeper so that the peak is at a deeper position, but the solid line in Figure 5 (
As shown in 1), oxygen atoms also exist near the surface. By annealing at 1000°C to 1100°C, the f& element near the surface is released by out-diffusion, and the oxygen near the peak is absorbed on the high concentration side (the peak has the most defects). , oxygen is attracted to this defect).

斯るアニールによって、活性層であるシリコン薄膜(I
IA)中の酸素濃度を下げることができ、より欠陥の発
生を少くすることができる。
Through such annealing, the silicon thin film (I
The oxygen concentration in IA) can be lowered, and the occurrence of defects can be further reduced.

尚、前述の実施例では、エツチングスト−/パーとして
酸素をイオン注入して形成したSiOx Ha(13)
を用いたが、その他窒素又は炭素をイオン注入して形成
したSiNx層又は5iOx層、を用いることも可能で
ある。 SiNx層、5iOx層はCF 4によってエ
ツチング除去できる。
In the above-described embodiment, SiOx Ha(13) formed by ion-implanting oxygen as an etching stopper/per.
However, it is also possible to use a SiNx layer or a 5iOx layer formed by ion-implanting nitrogen or carbon. The SiNx layer and the 5iOx layer can be removed by etching with CF4.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、半導体基板の表面から所定の深さに不
純物含有層を形成し、半導体基板の表面側を支持基板に
接着して後、不純物含有層をエツチングストッパーにし
て半導体基板の裏面を湿式エツチングで除去する工程を
有することにより、均一に、再現性よく半導体薄膜を残
すことができる。その後、不純物含有層を除去すること
により、高速デバイスの作成に通した超薄11!1lj
sO1基板を作成することができる。
According to the present invention, an impurity-containing layer is formed at a predetermined depth from the surface of a semiconductor substrate, the front side of the semiconductor substrate is bonded to a support substrate, and then the back side of the semiconductor substrate is etched using the impurity-containing layer as an etching stopper. By including the step of removing by wet etching, the semiconductor thin film can be left uniformly and with good reproducibility. Then, by removing the impurity-containing layer, the ultra-thin 11!1lj layer was successfully fabricated for high-speed devices.
An sO1 substrate can be created.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A−Eは本発明によるsoi基板の製法の一例を
示す工程図、第2図はイオン注入による酸素濃度分布図
、第3図A−Eは本発明のSO1基板の製法の他の例を
示す工程図、第4図A−Eは本発明のSo1基板の製法
の他の例を示す工程図、第5図は本発明のさらに他の例
の説明に供する酸素濃度分布図、第6図A−Cは従来の
Sol基板の製法を示す工程図、第7図は従来のSOI
晶板の製法の他の例を示す断面図である。 (11)はシリコン基板、(11^)はシリコン薄膜、
(12)は酸素のイオン注入、(13)はSiOx屓、
(14)はシリコン基板、(15)はSiOx層、(1
6)は支持基板である。
Figures 1A-E are process diagrams showing an example of the SOI substrate manufacturing method according to the present invention, Figure 2 is an oxygen concentration distribution diagram by ion implantation, and Figures 3A-E are process diagrams showing an example of the SOI substrate manufacturing method of the present invention. 4A to 4E are process diagrams showing another example of the method for manufacturing the So1 substrate of the present invention, and FIG. 5 is an oxygen concentration distribution diagram for explaining still another example of the present invention. Figures 6A-C are process diagrams showing the conventional Sol substrate manufacturing method, and Figure 7 is the conventional SOI
FIG. 3 is a cross-sectional view showing another example of a method for manufacturing a crystal plate. (11) is a silicon substrate, (11^) is a silicon thin film,
(12) is oxygen ion implantation, (13) is SiOx layer,
(14) is a silicon substrate, (15) is a SiOx layer, (1
6) is a support substrate.

Claims (1)

【特許請求の範囲】 半導体基板の表面から所定の深さに不純物含有層を形成
する工程、 前記半導体基板の表面側を支持基板に接着する工程、 前記不純物含有層をエッチングストッパーにして前記半
導体基板の裏面を湿式エッチングで除去する工程を有す
ることを特徴とする半導体基板の製法。
[Claims] A step of forming an impurity-containing layer at a predetermined depth from the surface of a semiconductor substrate, a step of bonding the front side of the semiconductor substrate to a support substrate, and a step of forming the semiconductor substrate using the impurity-containing layer as an etching stopper. 1. A method for manufacturing a semiconductor substrate, comprising the step of removing the back surface of the semiconductor substrate by wet etching.
JP14340988A 1988-06-10 1988-06-10 Manufacture of semiconductor device Pending JPH021914A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14340988A JPH021914A (en) 1988-06-10 1988-06-10 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14340988A JPH021914A (en) 1988-06-10 1988-06-10 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH021914A true JPH021914A (en) 1990-01-08

Family

ID=15338100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14340988A Pending JPH021914A (en) 1988-06-10 1988-06-10 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH021914A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228061A (en) * 1989-03-01 1990-09-11 Nippon Telegr & Teleph Corp <Ntt> Manufacture of soi substrate
US6184056B1 (en) 1998-05-19 2001-02-06 Sharp Kabushiki Kaisha Process for producing solar cells and solar cells produced thereby
WO2004010505A1 (en) * 2002-07-18 2004-01-29 Shin-Etsu Handotai Co.,Ltd. Soi wafer and production method therefor
US7354864B2 (en) 2002-05-01 2008-04-08 Rohm Co., Ltd. Method of producing semiconductor device
EP1914799A1 (en) * 2005-07-29 2008-04-23 Shanghai Simgui Technology Co., Ltd Method for manufacturing silicon on insulator
JP2008182192A (en) * 2006-12-26 2008-08-07 Sumco Corp Method of manufacturing laminated wafer
JP2008258304A (en) * 2007-04-03 2008-10-23 Sumco Corp Method of manufacturing semiconductor substrate
WO2009031392A1 (en) * 2007-09-07 2009-03-12 Sumco Corporation Bonding wafer manufacturing method
US7598590B2 (en) 2004-06-30 2009-10-06 Nec Electronics Corporation Semiconductor chip and method for manufacturing the same and semiconductor device
JP2009253237A (en) * 2008-04-11 2009-10-29 Sumco Corp Bonded wafer manufacturing method
JP2009295652A (en) * 2008-06-03 2009-12-17 Sumco Corp Method of producing bonded wafer

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228061A (en) * 1989-03-01 1990-09-11 Nippon Telegr & Teleph Corp <Ntt> Manufacture of soi substrate
US6184056B1 (en) 1998-05-19 2001-02-06 Sharp Kabushiki Kaisha Process for producing solar cells and solar cells produced thereby
US7354864B2 (en) 2002-05-01 2008-04-08 Rohm Co., Ltd. Method of producing semiconductor device
US7701022B2 (en) 2002-05-01 2010-04-20 Rohm Co., Ltd. Semiconductor device and method of producing the same
WO2004010505A1 (en) * 2002-07-18 2004-01-29 Shin-Etsu Handotai Co.,Ltd. Soi wafer and production method therefor
US7598590B2 (en) 2004-06-30 2009-10-06 Nec Electronics Corporation Semiconductor chip and method for manufacturing the same and semiconductor device
EP1914799A4 (en) * 2005-07-29 2010-03-17 Shanghai Simgui Technology Co Method for manufacturing silicon on insulator
EP1914799A1 (en) * 2005-07-29 2008-04-23 Shanghai Simgui Technology Co., Ltd Method for manufacturing silicon on insulator
JP2008182192A (en) * 2006-12-26 2008-08-07 Sumco Corp Method of manufacturing laminated wafer
US7767549B2 (en) 2006-12-26 2010-08-03 Sumco Corporation Method of manufacturing bonded wafer
JP2008258304A (en) * 2007-04-03 2008-10-23 Sumco Corp Method of manufacturing semiconductor substrate
WO2009031392A1 (en) * 2007-09-07 2009-03-12 Sumco Corporation Bonding wafer manufacturing method
JP2009065039A (en) * 2007-09-07 2009-03-26 Sumco Corp Method of manufacturing laminated wafer
US8003494B2 (en) 2007-09-07 2011-08-23 Sumco Corporation Method for producing a bonded wafer
JP2009253237A (en) * 2008-04-11 2009-10-29 Sumco Corp Bonded wafer manufacturing method
JP2009295652A (en) * 2008-06-03 2009-12-17 Sumco Corp Method of producing bonded wafer

Similar Documents

Publication Publication Date Title
KR100511656B1 (en) Method of fabricating nano SOI wafer and nano SOI wafer fabricated by the same
US7485541B2 (en) Creation of high mobility channels in thin-body SOI devices
US5244819A (en) Method to getter contamination in semiconductor devices
JPH07187892A (en) Silicon and its formation
JPS62293761A (en) Semiconductor device and manufacture of the same
JPH021914A (en) Manufacture of semiconductor device
US8980729B2 (en) Silicon-on-insulator substrate and fabrication method
US6548379B1 (en) SOI substrate and method for manufacturing the same
JPH10242154A (en) Method of treating surface of thin film semiconductor substrate
CN110941046B (en) Method for manufacturing SOI silicon grating
JPH02252265A (en) Manufacture of semiconductor substrate
JP3660469B2 (en) Manufacturing method of SOI substrate
KR100738460B1 (en) Method of fabricating nano SOI wafer
US20060226480A1 (en) Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom
JPS6120337A (en) Manufacture of semiconductor device
JP2011029618A (en) Method for manufacturing simox wafer and simox wafer
JPH04115511A (en) Manufacture of soi substrate
JP3810168B2 (en) Manufacturing method of semiconductor substrate
JPH06302791A (en) Semiconductor substrate and manufacture thereof
JP2808701B2 (en) Method for manufacturing semiconductor device
JPS641063B2 (en)
JPH1022377A (en) Semiconductor device and manufacture thereof
KR100236057B1 (en) Method for fabricating soi wafer
JPH0669430A (en) Manufacture of semiconductor device
KR100691311B1 (en) Method of fabricating SOI wafer and SOI wafer fabricated by the same