JPH0219089A - 動画像帯域圧縮伝送装置用受信フレームメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は動画像帯域圧縮伝送装置用受信フレームメモリ
、特に動画像信号を圧縮符号化伝送する伝送装置の受信
用フレームメモリの改良に関するものである。

［従来の技術］ 近来、通信技術の発展にともない、電気通信回線を介し
て互いに離れた会議室を結び、会議室内の様子をテレビ
カメラにて撮像して動画伝送することにより、会議を行
うテレビ会議システムが実用化されている。

該テレビ会議システムは、旅費及び時間の節約という利
点を有するが、膨大な動画像データの送受信には通信コ
ストが高くなってしまい、少ない情報量で動画像データ
を効率良く送受信することが課題となっている。

そして、動画像データを効率良く送受信する装置として
、動画像帯域圧縮伝送装置が広く知られている。

以下、従来の動画像帯域圧縮伝送装置用受信フレームメ
モリに付いて説明する。

第６図には従来の動画像帯域圧縮伝送装置のブロック構
成が示されている。

同図に示されるように、該伝送装置は、送信部（６）及
び受信部（７）からなり、伝送路（８）を介して他の伝
送装置と接続されている。

そして、前記送信部（６）は、ビデオ信号を人力し、Ａ
／Ｄ変換を行うＡ／Ｄ変換部（６１）と、該Ａ／Ｄ変換
されたデジタル画像データを一時記憶する送信フレーム
メモリ（６２）と、該送信フレームメモリ（６２）に記
憶された画像データを所定の圧縮符号化を行う符号化処
理部（６３）と、符号化処理部（６３）にて生成された
符号化データを一フレーム毎に一時記憶する送信バッフ
ァメモリ（６４）と、前記通信回線（８）の通信回線速
度に応じたアレーム長の送信データに前記符号化データ
を変換する送信インターフェース部（６５）と、から成
っている。

また、前記受信部（７）は、前記通信回線（８）より送
信データを受信する受信インターフェース部（７１）と
、該受信インターフェース部（７１）を介して受信され
た受信データを一時記憶する受信バッファメモリ（７２
）と、該受信データを復号化して復号化データを出力す
る復号化処理部（７３）と、復号化データを一時記憶す
る受信フレームメモリ（７４）と、該復号化データのＤ
／Ａ変換を行い再生信号を出力するＤ／Ａ変換部（７５
）とから成っている。

次に、該伝送装置の動作について説明する。

テレビカメラ（図示せず）等より入力されたビデオ信号
は、前記Ａ／Ｄ変換部（６１）を介して画像データに変
換された後、送信フレームメモリ（６２）に１フレーム
毎に一時記憶される。

そして、符号化処理部（６３）にて、送信フレームメモ
リ（６２）に記憶された画像データは圧縮符号化され、
符号化データとして送信バッフアメそり（６４）に１フ
レーム毎に記憶される。

このとき、１フレーム当たりの符号化データのデータ量
が多い時には、送信バッファメモリ（６４）のオーバー
フローを防ぐために、送信フレームメモリ（６２）に駒
落とし処理が行われる。

この駒落とし処理は、送信バッファメモリ（６４）にデ
ータを書き込むときの余裕ができるときまで繰り返し行
われる。

すなわち、駒落とし処理は送信フレーム内に溜め込まれ
た画像データを送信バッファメモリ（６４）にての符号
化データ量が多い場合には、送信フレームメモリ（６２
）に−時記憶された内容は符号化処理部（６３）へ送出
されない。

また、前記伝送路（８）を介して符号化データを受信す
ると受信バッファメモリ（７２）にて１フレーム毎に受
信が行われ、復号化処理部（７３）にて復号化が行われ
、受信フレームメモリ（７４）に出力される。

このとき、前記受信フレームメモリ（７４）は第７図の
ような構成になっており、以下のような動作が行われる
。

該受信フレームメモリ（７４）は、復号化データ（ｌｎ
Ｖｄ）を記憶するメモリ回路（１）と、前記復号化デー
タ（ＩｎＶｄ）を１フレーム毎にスタートパルス（ＷＲ
ｓｔ）に基づいて書き込み、画像表示タイミング（Ｄｔ
）に基づいて復号化データを表示データとして出力する
メモリ回路（１）の書き込み／読出し制御部（２）と、
からなっている。

例えば、今前記メモリ回路（１）のメモリ＃１に第１フ
レームの省き込みが終了したとする。

次に、前記書き込み／読出し制御部（２）より、復号化
データの第２フレームの書き込みが行われると同時に、
前記表示タイミング（Ｄｔ）基づいて前記メモリ＃１に
書き込まれた復号データの第１フレームの情報が表示デ
ータ（Ｖｄ）として読出される。

このとき、第２フレームの情報量が多いときには、なん
ども第１フレームの情報が繰返し読み出され、表示され
る。

［発明が解決しようとする課題］ 以上説明したように、受信フレームを用いた動画像帯域
圧縮伝送装置によれば、第３図に示されるような一連の
画像の変化があったときに、第３図（ｂ）の情報量が多
いときには（ｃ）のデータは符号化送信しないという駒
落とし制御がなされ、第３図（ａ）の表示時間が長く、
（ｂ）の表示時間は短く、（ｄ）の表示が行われる。

従って、受信側では、（ａ）の画像から（ｄ）の画像に
変化したように見え、視覚的違和感があるという問題点
があった。

また、従来の受信フレームメモリを用いた画像伝送装置
は、伝送速度の低い通信回線に用いられるほど、受信側
で駒落ちがはっきり見えてしまい、動きの滑らかさが失
われ、艮時間見続けると非常に目が疲れるという問題点
があった。

また、駒落ちを減らすには一帯域圧縮するか又は伝送速
度を高めに設定すれば良いが、前者は理論的な圧縮限界
による技術的困難さがあり、後者は回線使用コストが非
常に高くなるという問題点があった。

この発明は、上記問題点を解消することを課題としてお
り、低い伝送速度において再生画像の駒落ちを目立たな
くし、動きの滑らかさを確保できる動画像帯域圧縮伝送
装置用受信フレームメモリを得ることを目的とする。

［課題を解決するための手段］ 上記目的を達成するために本発明は、受信側復号化処理
部から出力されるフレーム画像データを記憶するメモリ
回路と、前記メモリ回路に記憶されたフレーム画像デー
タを画像表示タイミングに同期して読出すフレーム画像
データ読出し部と、読出された前記画像データを表示デ
ータに変換し出力するデータ変換器と、前記表示データ
を１画像表示タイミング時間分遅延させ、前表示データ
として前記データ変換器に出力する遅延回路と、を含み
、前記データ変換器は、前表示データ合成比率をｋ（ｋ
は０以上１未満の正数）とし、前記画像データと前記前
表示データとを（１−ｋ）対にの比率で加算して表示デ
ータを生成し、該表示データを最終的な復元画像データ
として後段へ出力する動画像帯域圧縮伝送装置用受信フ
レームメモリにおいて、前記メモリ回路から読出すフレ
ーム画像データの読出し回数を各フレーム毎にカウント
する読出し時間カウント回路と、該カウント値を一時保
持するカウント値保持回路と、各フレーム画像データの
初回読み込み時に、前々フレームのフレーム画像データ
の読出し回数、すなわち前記保持されたカウント値に基
づいて前記前表示データ合成比率の初期値ｋ。を決定し
て出力し、更に、画像表示タイミング毎に小さくした前
表示データ合成比率ｋｉを出力する合成比率出力回路と
、を設けたことを特徴とする。

［作用］ 本発明に動画像帯域圧縮伝送装置用受信フレームメモリ
によれば、第４図に示されるように、（ｄ）フレームの
表示時に、前フレーム（ｂ）の情報を考慮した（ｃ）の
ような画像の表示を行うので、駒落とし制御に応じた賎
像処理を行うことが可能となり、知覚的違和感が解消さ
れる効果を得る。

［実施例］ 以下、図面に基づいて、本発明に係る動画像帯域圧縮伝
送装置用受信フレームメモリの好適な１実施例を説明す
る。

第１図には本実施例による受信フレームメモリのブロッ
ク構成が示されており、同図に示されるように、該受信
フレームメモリは、メモリ回路（１）と、書き込み／読
出し制御部（２）と、デ−タ変換回路（３）と、遅延回
路（４）と、合成比率出力回路（５）と、からなってい
る。

そして、前記遅延回路（４）は、同図に示されるように
、表示データをそれぞれ１画面分記憶するメモリバッフ
ァ＃１と、メモリバッファ＃２と、からなるダブルバツ
アアである。該遅延回路（４）は、メモリバッファ＃１
にデータの書き込み中はメモリバッファ＃２から同じタ
イミングでデータを読み出し、メモリバッファ＃２にデ
ータの書き込み中はメモリバッファ＃１から同じタイミ
ングでデータを読み出す。従って、該遅延回路（４）に
よれば、メモリバッファ＃１とメモリバッファ＃２への
書き込み／読出しの切換えを表示タイミング（Ｄｔ）に
同期して交互に行えば、１表示時間分の遅延回路として
動作させることができる。

前記合成比率出力回路（５）は、書き込み／読出し制御
部（２）から出力される読出しスタートパルス（Ｒｓｔ
　）によってリセットされ、表示タイミング（Ｄｔ）を
カウントするカウンタ回路（５１）と、該カウンタ回路
（５１）のカウンタ値を２読出しフレーム分保持するカ
ウンタ値保持回路（５２）と、該カウンタ値保持回路（
５２）に保持された２読出しフレーム前のカウンタ値（
ＰｒＧ　）に基づいた前表示合成比率ｋ。を出力し、以
後表示タイミング（Ｄｔ）に同期して、小さくした前表
示データｋｉを出力する係数出力回路（５３）と、から
なっている。

そして、前記データ変換器（３）は、前記合成比率出力
回路（５）より出力される合成比率ｋを読み込み、遅延
回路（４）より出力される前表示データ（Ｐｒｏｄ）に
前記合成比率ｋを乗算するに乗算器（３１）と、前記メ
モリ回路（１）より出力されるフレーム画像データ（Ｒ
Ｐｄ　）に（１−Ｋ）を乗算するに乗算器（３２）と、
西東算器（３１）及び（３２）からそれぞれ出力される
画像データを加算する加算器（３３）と、からなってい
る。

次に、該受信フレームメモリの動作について説明する。

第２図には、本実施例による受信フレームメモリに人出
力される信号のタイムチャートが示されている。

同図において、（Ａ）には、現在メモリ回路（１）に書
き込み中のフレーム画像データと前フレーム画像データ
との差が示されている。

そして、（Ｂ）には、メモリ回路（１）へのフレーム画
像データの書き込みタイミングが示されている。

（Ｃ）は画像表示タイミングパルス（Ｄｔ）であり、（
Ｄ）にはメモリ回路（１）から現在読み出されているフ
レーム画像データが示されている。

そして、（Ｅ）にはカウンタ回路（５３）のカウンタ値
が示されており、（Ｆ）はラッチ回路（５２ａ）より出
力されるカウンタ値が示されており、（Ｇ）にはラッチ
回路（５２ｂ）より出力されるカウンタ値（ＰｒＧ　）
が示されいる。

また、（Ｈ）には前記合成比率出力回路（５）より出力
される合成比率にと現在読出されているフレーム番号が
示されている。

（Ｉ）は前記に乗算器（３１）に入力されるデータ（Ｐ
ｒＶｄ）の表示データのタイミング図であり、（Ｊ）は
前記に乗算器（３２）に入力されるデータ（ＲＰｄ）の
タイミング図であり、（Ｋ）は表示データのタイミング
図である。

まず、第２図に示されるように、第（ｉ＋２）番目のフ
レーム画像データのメモリ回路（１）への書き込みが開
始されると、メモリ回路（１）からはその１画像フレー
ム前のフレーム画像データ、すなわち第（ｉ＋ｌ）番目
のフレーム画像データが第（ｊ−３）番目の表示タイミ
ング（Ｄｔ）に同期して前記に乗算器（３２）へ入力さ
れる。

また、前記第（ｊ−３）番目の表示タイミング（Ｄｔ）
に同期して合成比率出力回路（５）のカウンタ回路（５
１）はリセットされ、同図（Ｅ）に示されるようにその
カウンタ値は０となる。

一方、係数出力回路（５３）は前記第（ｊ−３）番目の
表示タイミング（Ｄｔ）に同期して前記データ変換器に
合成比率係数ｋを出力する。

そして、データ変換器（３）にて、表示データ（Ｖｄ）
を次式のように求め表示を行う。

Ｖｄ、−に＊Ｖｄ、、＋　（１−Ｋ）＊ＲＦｄｊ但し、
ｖｄ：表示データ ＲＦｄ：読出°しデータ 次に、第（ｊ−２）番目の表示タイミング（Ｄｔ）に同
期して、同じく第（ｉ＋１）番目のフレームデータが読
み出され、ｋ乗算器（３２）に入力されるとともに、ｋ
乗算器には１表示タイミング前のデータ、すなわち、■
ｄｊ−３が入力される。

そして、上述したように、表示データが生成され表示さ
れる。

ここで、第３図に示されるように、ａからｄへというよ
うに被対象物が移動した場合、ｂの画像情報のデータ量
が多くなるので、Ｃのフレームデータは駒落としがなさ
れ、実際に送信されるフレームデータは、ａＳｂ、ｄと
なる。

しかしながら、本実施例によれば、上述したように、前
の表示データを考慮して次の表示データの生成が行われ
るので、第４図（Ｃ）に示されるような画像表示が行わ
れる。

また、同一のフレームデータを数回の表示タイミングで
表示を行うので、第１表示タイミングのデータ番目の画
像データと第（ｊ−１）番目の表示データから（１−ｋ
）対ｋ（ｋは０以上１未満の正数）の比率で表示データ
を生成するので、メモリ回路からの出力が第（ｎ−１）
番目から第ｎ番目のフレーム画像データに切り替わった
最初の表示タイミング時量目にデータ変換器から出力さ
れるデータは、第ｎ番目の画像フレームデータＡ、第（
ｎ−１）番目の画像フレームデータをＢとすれば、（１
−ｋ）ｘＡ＋ＫｘＢとなりコノデータは再び遅延回路内
に格納される。

次の１表示タイミング時間目にデータ変換器からは、 （１−ｋ）Ａ＋Ｋ　Ｉ　（１−ｋ）ＸＡ＋ＫＸＢｌ−Ａ
＋に２　（Ｂ−Ａ） のデータが出力される。

同様にして次の表示タイミング時量目は、（１−ｋ）Ｘ
Ａ十Ｋ　（Ａ＋に２　（Ｂ−Ａ）１−Ａ＋に３　（Ｂ−
Ａ） 次の表示タイミング時間口は、 （１−ｋ）ＸＡ＋Ｋ　（Ａ＋に３　（Ｂ−Ａ）１＝Ａ＋
に４　（Ｂ−Ａ） となり、第ｍ表示タイミング目（ｍ＞＞ｌ）では、Ｋｐ
−０（Ｐはｍ表示タイミング目におけるＫの指数）より
、Ａ（即ち第ｎ番目の画像フレーム）に等しくなる。

この過程は、相異なる２つの画像が徐々に一方から他の
一方へ変化してゆくように見え、実際は２種類しかない
画像に対してその中間部の本来再現されてない画像（映
像フレーム）があたかも存在するように見える。

これは錯覚を利用するものであるが、結果として動いて
いる部分はぼかしたように見える一方であり、静止部分
には影響は現れず、ぼけるようなことはない。

このようにして、メモリ回路から出力が新たな画像デー
タに変化しても、データ変換器からの出力は、直前の画
像データから新たな画像データへと係数Ｉ（の値に応じ
てゆっくりと変化することとなる。

また、上記実施例において、合成比率ｋが大きいほど、
前の表示データに近い。

前フレームデータの情報量が多いと次のフレームのデー
タが駒落ちが成されることから、第２図（Ａ）に示され
るように、書き込み時間が長いと次のフレームデータと
の差が大きくなる。

すなわち、第（ｉ＋４）フレーム画像データの最初の表
示データを生成するときは、合成比率ｌ（を大きくし、
（ｉ＋３）フレーム画像データに近くする必要がある。

従って、第２図に示されるように、２フレーム前のフレ
ーム画像データの読出し回数を元に、合成比率を制御す
ることにより、最適な表示画像が得られる。

そして、第５図に示されるように、次の表示タイミング
毎に係数ｋを小さくすることにより、読出したフレーム
画像データに近付けることができる。

また、データ変換器（３）と遅延回路（４）を前述のよ
うにフィートループができるように構成すると、これは
無限長インパルス応答型ディジタルフィルタとなり、そ
の特性は高域遮蔽型つまり積分回路となり、入力が急激
に変化しても出力の変化はゆるやかに行わ収るようにな
る。

［発明の効果］ 以上説明したように、本発明によれば、表示データを　
読出したフレーム画像データと前表示データとを所定の
比率で取り込むことにより構成し、更に、前記比率をフ
レーム画像データの駒落ち度に応じて制御するので、動
きの滑らかな再生画像が得られる。

【図面の簡単な説明】

第１図は本発明に係る動画像帯域圧縮伝送装置用受信フ
レームメモリの好適な１実施例によるブロック構成図、
第２図は第１図実施例のタイミングチャート図、第３図
は駒落ち説明図、第４図は第１図実施例の再生画像の説
明図、第５図は合成比率にの特性説明図、第６図は動画
像帯域圧縮装置の概略構成図、第７図は従来の動画像帯
域圧縮伝送装置用受信フレームメモリのブロック構成図
である。 図において、（１）はメモリ回路、（２）は書き込み／
：ｉ：、出し制御部、（３）はデータ変換器、（３１）
はに乗算器、（３２）はに乗算器、（３３）は加算器、
（４）は遅延回路、（５）は合成比率生成回路、（５１
）カウンタ、（５２）はカウント値保持回路、（５３）
は係数出力回路である。 なお、図中、同一符号は、同−又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 受信側復号化処理部から出力されるフレーム画像データ
   を記憶するメモリ回路と、 前記メモリ回路に記憶されたフレーム画像データを画像
   表示タイミングに同期して読出すフレーム画像データ読
   出し部と、 読出された前記画像データを表示データに変換し出力す
   るデータ変換器と、 前記表示データを１画像表示タイミング時間分遅延させ
   、前表示データとして前記データ変換器に出力する遅延
   回路と、 を含み、前記データ変換器は、前表示データ合成比率を
   ｋ（ｋは０以上１未満の正数）とし、前記画像データと
   前記前表示データとを（１−ｋ）対ｋの比率で加算して
   表示データを生成し、該表示データを最終的な復元画像
   データとして後段へ出力する動画像帯域圧縮伝送装置用
   受信フレームメモリにおいて、 前記メモリ回路から読出すフレーム画像データの読出し
   回数を各フレーム毎にカウントする読出し時間カウント
   回路と、 該カウント値を一時保持するカウント値保持回路と、 各フレーム画像データの初回読み込み時に、前々フレー
   ムのフレーム画像データの読出し回数、すなわち前記保
   持されたカウント値に基づいて前記前表示データ合成比
   率の初期値ｋ＿０を決定して出力し、更に、画像表示タ
   イミング毎に小さくした前表示データ合成比率ｋ＿ｉを
   出力する合成比率出力回路と、 を設けたことを特徴とする動画像帯域圧縮伝送装置用受
   信フレームメモリ。