JPH02189034A - 等化器 - Google Patents

等化器

Info

Publication number
JPH02189034A
JPH02189034A JP771689A JP771689A JPH02189034A JP H02189034 A JPH02189034 A JP H02189034A JP 771689 A JP771689 A JP 771689A JP 771689 A JP771689 A JP 771689A JP H02189034 A JPH02189034 A JP H02189034A
Authority
JP
Japan
Prior art keywords
tap coefficient
initial value
input
section
equalizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP771689A
Other languages
English (en)
Inventor
Keiji Murakami
村上 圭司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP771689A priority Critical patent/JPH02189034A/ja
Publication of JPH02189034A publication Critical patent/JPH02189034A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明は、ディジタル無線通信、ディジタル移動通信
等の復調器内に設けられる等他罪に関するものである。
【従来の技術】
第8図は例えばアイイーイーイー インターナショナル
 カンファレンス オン コミュニケーションズ 19
85 (IEE’E International C
onfe−rence on Communicati
ons 1985)のVol、1 of 3゜PP47
1〜478に掲載された論文(Fig 3)に示された
従来の等他罪の構成を示す図である0図において、1.
2は直交検波後のベースバンドの信号が入力される入力
端子、lO〜15はこの入力端子1あるいは2より入力
された信号を遅延時間T(秒)ずつ順次遅延させてゆく
遅延素子、20〜25.30〜35は遅延素子10〜1
5のそれぞれの入出力信号に所定の重みat l  b
+ +・・・・・・a14+k)N(以下タップ係数と
いう)をかけて出力する重み回路、40〜45は重み回
路20〜25.30〜35の出力信号をうけて加算又は
減算を行う加減算器であり、500は遅延素子10〜1
5、重み回路20〜25.30〜35及び加減算器40
〜45より成る等化部である。また、50.51は加減
算器42.45の出力をうけて(+1)又は(−1)の
判定を行う判定器、60は、判定器50゜51の入力信
号と判定出力データとを入力として上記重み回路20〜
25.30〜35のタップ係数を制御するタップ係数制
御部であり、71. 72は判定器50.51で行われ
た判定結果を出力する出力端子である。 次に動作について説明する。直交検波されて入力端子1
および2に入力された復調信号は、等化部500に送ら
れ、それぞれ2分されてその一方は遅延素子10あるい
は13に入力され、もう−方はタップ係数a、及びbl
をもつ重み回路20゜21あるいは30.31に入力さ
れる。重み回路20.21及び30.31に入力された
信号は、それぞれタップ係数a1あるいはす、に相当す
る重みがかけられた後、加減算器40あるいは43に入
力され、それぞれ加減算が行われる。また、上記遅延素
子10あるいは13に入力された信号は、遅延時間T(
秒)だけ遅延された後、2分されて、一方は遅延素子1
1あるいは14に入力され、もう一方はタップ係数a2
及びす、をもつ重み回路22.23あるいは32.33
に入力され、それぞれタップ係数a、、b、に相当する
重みをかけられた後、加減算器41あるいは44に人力
されて加減算が行われる。 このような積和演算の動作を、最終の遅延素子12ある
いは15まで計M回行うと、判定器50および51の人
力S ’(n)、 S’(n)はそれぞれS’(n)=
  Σ  y  ’(n−ill)  ・ a  五−
Σ  y ’(n−t+1)  +  b  =・・・
−・−一一一・・・・−・−・−・−−−−・−(1)
SQ(n)  −Σ  )l ’(n−ill)  ・
 a !十Σ  )” (n−4+l)−正+1 b。 ・・・−・・−一一一・・・−・・・・・・・・−・−
12)となる、ここで、y ’(n)、 y’(n)は
それぞれ時刻nにおける入力端子lあるいは2への入力
データである。 判定器50及び51はこの式(1)あるいは(2)で示
された人力データS ’(n)、 5Q(n)に対して
(+1)、又は(−1)の判定を行い出力データX’(
n)。 X ” (n)を出力端子71あるいは72から判定デ
ータとして出力する。一方、判定器50.51の入力デ
ータS ’(n)、 S’(n)及び出力データX ’
 (n) 。 X”(n)はタップ係数制御部60に送られてタップ係
数の更新が行われる。 タップ係数を最適化するためのアルゴリズムとしては、
最象、降下法や最小二乗法等があり、必要に応じて選択
されるが一般には後者の方が計算量は多いが収束時間は
短くできる。従って、ディジタル無線通信やディジタル
移動通信におけるフェージングや干渉波等の影響を除去
するためのアルゴリズムとしては、最小二乗法がよく用
いられる。 この時、誤差信号を e ’ (n) = X ’ (n) −S ’ (n
) −=−−−−・・−(3)e ’ (n) = X
 ” (n) −S 0(n) −・−=−−−−−−
−(4)e (n) = e ’ (n)  J e 
Q(n)  =−・−−−−−45)とおくと、その評
価関数ε(n)は t (n) −E [I e (n) l ”)   
  −−46)となる、ここでEは平均操作を示す。 タップ係数制御部60はこの式(6)のε(n)が最小
となるようにタップ係数a、〜a N *  b l〜
b8を時々刻々制御し、これにより適応的に等化が行わ
れる。ここで、式(3)、 (4)に示した判定データ
X’(n)、  Xo(n)は受信信号を等化した信号
S’(n)。 S@(n)に基づいて判定器50.51が判定したもの
であるが、S’(n)、 S’(n)は送信信号が回線
の雑音、干渉波およびフェージングの影響をうけたもの
を受信機の入力信号としているために、その判定に誤り
が生ずることがある。そのような場合には、式(6)の
評価関数εを最小化すると、逆にタップ係数が最適な値
から大きく異なる値に変化してしまい、等化部として収
束できなくなる。これを防ぐために、送信データとして
既知のパターンであるトレーニング系列を伝送すること
にすると、式(3)、 (4)のX’(n)、X”(n
)とLT既知(F)送1gデータを用いることができる
ため、タップ係数の値は最適値に漸次近づいてゆく。 以上のようにして、適応的にタップ係数の値が制御され
てゆく、このような制御方法においては、通常タップ係
数の初期値は全てOとおくのが一般的である。 通常の無線伝送システムでは、トレーニング系列とデー
タ系列とで1つのパケット又はバーストを形成し、これ
らを複数個集めて1フレームを構成している。従って、
等化器は、各パケット内のトレーニング系列の最初のビ
ットで全てのタップ係数a、x3..b、−b、4の値
を全てOとおき、このトレーニング系列を用いて徐々に
回線の状態を等化するように上記タップ係数の値を更新
してゆく。 なお、トレーニング系列は、あらかじめ既知であるため
、タップ係数制御部60の内部に蓄えられており、適応
制御の動作の時に、判定器50゜51の出力データを用
いるものとして説明した。
【発明が解決しようとする課題】
従来の等化器は以上のように構成されているので、各パ
ケットの中のトレーニング系列の最初のビットで常に等
化器のタップ係数の値をOとするため、等化器が収束す
るまでに多くの時間を要し、従ってトレーニング系列を
長くしなければならず、全体のデータ伝送効率が低下す
るという問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、等化器の収束時間の短縮、さらにはそれによ
るトレーニング系列の長さの短縮ができ、全体としてデ
ータの伝送効率を上げることができる等化器を得ること
を目的とする。
【課題を解決するための手段】
この発明に係る等化器は、受信信号を一定量遅延させて
等化部へ人力する遅延回路と、受信信号中のトレーニン
グ系列部のデータを用いて回線の変動状態を推定し、そ
れに適したタップ係数の初期値を設定するタップ係数初
期値推定部とを設けたものである。
【作用】
この発明におけるタップ係数初期値推定部は、受信信号
中のトレーニング系列部のデータを用いて、等化部のタ
ップ係数を回線の状態に適した初期値に設定することに
より、収束時間の短縮を可能とし、さらに、それによっ
てトレーニング系列の長さも短縮して、全体としてデー
タの伝送効率の高い等化器を実現する。
【実施例】
以下、この発明の一実施例を図について説明する。第1
図において、1.2は入力端子、10〜15は遅延素子
、20〜25,30.35は重み回路、40〜45は加
減算器、500は等化部、50.51は判定器、60は
タップ係数制御部、71〜72は出力端子であり、第8
図に同一符号を付した従来のそれらと同一、あるいは相
当部分であるため詳細な説明は省略する。また、80は
入力端子1.2に入力された信号を入力として、タップ
係数の初期値を推定し、各重み回路20〜25.30〜
35に初期値を設定するタップ係数初期値推定部、90
.91は、上記入力端子1゜2に入力された信号を一定
量だけ遅延させた後にその信号を等化部500に入力す
る遅延回路である。ここで、これら遅延回路90.91
のうちの遅延回路90の出力は、等化部500の中の遅
延素子10に入力されると同時に重み回路20及び21
にも入力され、遅延回路91の出力は等化部500の中
の遅延素子13に入力されると同時に重み回路30及び
31にも入力される。 次に動作について説明する。第2図はその動作手順を示
すフローチャートであり、第3図は無線伝送システムに
おけるパケット及びフレームのフォーマットの一例を示
す説明図である。第3図に示す例では、各パケットはト
レーニング系列とデータ部とから成り、N個のパケット
で1フレームが構成されている。ここで、トレーニング
系列の定義として、等化器を収束させるための系列のみ
を含み、復調器で通常用いられる周波数検出用、搬送波
再生用及びタイミング再生用の固定データ系列は除くも
のとする。また、フレームの同期及びパケットの同期は
とれているものとする。従って、トレーニング系列の到
着時刻は既知である。 直交検波された復調信号は入力端子1及び2に入力され
て2分され、その一方はタップ係数初期値推定部80に
入力され、他の一方は遅延回路90あるいは91に入力
される(ステップ5TI)。 タップ係数初期値推定部80では、既知の時刻に既知の
トレーニング系列から作られた波形が受信されることを
前提に、その送信されたトレーニング系列と受信信号と
を比較して回線状態の変動を検出しくステップ5T2)
、iも受信信号の近い波形を与えるタップ係数を初期値
として設定する(ステップ5T3)、その後に、このタ
ップ係数の初期値が設定された等化部500に、遅延回
路90.91で遅延されたトレーニング系列とデータ部
とからなるパケット全体を入力受信信号として入力し、
適応的に等化を行う(ステップ5T4)。 この適応制御動作では、第8図に示した従来の場合と同
様にデータ部での送信データが不明であるため、タップ
係数制御部60は判定器50.51の入力データ及び出
力データを用いてタップ係数の制御を行う。1つのパケ
ット(バースト)の処理動作が終了すると(ステップ5
T5)処理はステップSTIへ戻される。 次にタップ係数初期値推定部80の構成とその動作につ
いて説明する。第4図はタップ係数初期値推定部80の
構成の一例を示すブロック図である。第4図において、
800はトレーニング系列を発生させるトレーニング系
列発生器、801はこのトレーニング系列発生1800
の出力信号を濾波する低域フィルタ、802はこの低域
フィルタ801から出力される信号と第1図の入力端子
1あるいは2から入力されるトレーニング系列部の受信
データとを入力として相関検出及び初期値の設定を行う
相関検出及び初期値設定回路である。 トレーニング系列発生器800は既知の送信トレーニン
グ系列と同一系列を発生するものであり、この出力は低
域フィルタ801に与えられる。低域フィルタ801は
、送受信機内の帯域制限フィルタ(図示せず)と、フェ
ージングによる多数波の重畳に相当するフィルタリング
効果とを組合せた特性を、フェージングの種々の種類に
対して内蔵しており、トレーニング系列発生器800の
出力に応じて出力する。相関検出及び初期値設定回路8
02にはこの低域フィルタ801の出力と受信データと
が入力され、受信データと低域フィルタ801の出力の
種々の出カバターンとの相関検出が行われる。相関検出
及び初期値設定回路802はその結果から最も相関の強
いと思われる出力バタン−を1つ選び出し、その時の低
域フィルタ801におけるパラメータに基づいて回線変
動量を推定し、それに対応するタップ係数の値を初期推
定値として設定すべく等化部500へ出力する。 ここで、上記フェージングによる多数波の重畳に相当す
るパラメータとしては、本来のトレーニング系列の受信
波形をg(
【)とすると、g(L)+kg (t−IT
)e”−〇(k、  I!、mは定数、φ。は任意の固
定位相量、Tは第1図に示した遅延素子lO〜15の遅
延時間)が考えられ、k、1.mにはそれぞれ例えば1
、1/2.1八等の値を入れたものを用いてもよい。 また、第5図はタップ係数初期値推定部80の別の構成
例を示すブロック図であり、第5図において810はト
レーニング系列部の受信データを入力として、その波形
と内蔵する波形とを比較する波形比較回路、811はこ
の波形比較回路810の出力信号から初期値を推定し出
力する初期値設定回路である。波形比較回路81・0は
、メモリと比較器とから成り、第4図に示すタップ係数
初期値推定部80と同様に、種々のフェージング特性に
対応するトレーニング系列部のデータをそのメモリ内に
蓄えており、受信データをその蓄積データと順次比較し
て最も類似した波形を1つ選択して初期値設定回路81
1に通知する。初期値設定回路811は受は取ったその
波形に対応するタップ係数初期値を選択して初期値とし
て出力する。 また、上記動作説明において、受信データと複数個の波
形列との比較法としては、それぞれ硬判定して不一致ビ
ット数の最小なものを選択する方法、両者のそれぞれの
波形の差を取りその総和(又は面積)の最小のものを選
択する方法、1シンボル当りm回(nz整数)それぞれ
軟判定してその誤差の二乗和を最小にするものを選択す
る方法等があり、必要に応じて選択する。 また、第6図はこの発明の他の実施例を示すブロック図
であり、図において、1.2は入力端子、lO〜15は
遅延素子、20〜25.30〜35は重み回路、40〜
45は加減算器、500は等化部、50.51は判定器
、60はタップ係数制御部、71〜72は出力端子、8
0はタップ係数初期値推定部、90.91は遅延回路で
あり、第1図に同一符号を付したそれらと同等のもので
ある。また、100,101は前記遅延回路90あるい
は91の出力信号と、入力端子lあるいは2に入力され
た信号とを切り換えて等化部500に入力するスイッチ
である。ここで、前記タップ係数初期値推定部80は入
力端子1.2に入力された信号ばかりtなく、等化部5
00の出力信号も入力としてタップ係数の初期値を推定
している点で第1図のタップ係数初期値推定部80とは
異なっている。 次に動作について説明する。ここで、第7図はその動作
手順を示すフローチャートである。入力端子1,2に入
力された受信信号は、一方で遅延回路90あるいは91
により所定の遅延を受けてからスイッチ100あるいは
101に入力され、他方で前記スイッチ100あるいは
101に直接入力されると同時に、タップ係数初期値推
定部80にも入力される。 スイッチ100,101はまず始めに、入力端子1ある
いは2より直接送られてくる遅延されない受信信号を選
択し、そのトレーニング系列に相当する時間だけスイッ
チをONとしてトレーニング系列の受信データを等化部
500に送る0等化部500の重み回路20〜25.3
0〜35のタップ係数a+−a、4*  b+−bxの
値は、直前に受信したパケット(又はバースト)の最終
タップ係数の値が次に受信するパケットの初期値として
用いられる(ステップ5TII)、そして、トレーニン
グ系列に相当する受信データを用いて等化を行うが、ト
レーニング系列に相当する受信データの第1ビツトが最
終段の遅延素子12及び15の出力となった時点で加減
算器42と45の出力をタップ係数初期値推定部80に
取り込みを開始する。前述のようにトレーニング系列は
既知であるから、既知データと加減算器42.45の出
力とを用いて式(3)〜(6)に従って誤差の評価関数
εの計算を行う(ステップ5T12)、次いで算出され
た評価関数ε所定のスレッショルド値T、と比較する(
ステップ5T13)、ここで、評価関数εは最小2乗誤
差であるから、これが前記スレショルド値T、より小さ
ければ、直前のパケット受信時からの回線状態の変動は
小さいものと推定できるので、直前に受信したパケット
用のタップ係数の最終値をそのまま次のパケットのタッ
プ係数の初期値として用い(ステップ5T14)、トレ
ーニング系列に対し適応的にタップ係数を変化させる(
ステップ5T15)。 回線に雑音やフェージングの影響がなければ、評価関数
εとスレショルド値T、との比較は一度ですむが、雑音
やフェージングが存在する場合は比較を誤る可能性があ
るため、評価関数εを複数ビットにわたって平均化した
後にスレショルド値T、と比較する。この場合、その期
間内においてはタップ係数の値は変化させない、このよ
うな過程を踏むことにより、トレーニング系列の最終ビ
ットではタップ係数の値はほぼ回線状態を等化できるよ
うに準備できたことになる。 次に、遅延回路90.91で遅延された信号を取り込む
ようにスイッチ100.101を制御し、トレーニング
系列を除いたデータ部分を等化部500に入力する。以
後は第8図の従来例で示したランダムデータ列に対する
適応的な制御が実行されることになる。 一方、ステップ5T13における評価関数εとスレショ
ルド値T、との比較において、評価関数εΦ方が大きか
った場合には、回線状態の変動が大きいものと推定して
、直前のパケットの最終時のタップ係数を全てリセット
し、新たにトレーニング系列を参照しながらタップ係数
の初期値推定を行う(ステップ5T16)、この時、タ
ップ係数初期値推定部80は第1図に示す実施例の場合
と同様に動作してタップ係数の初期値を推定し、等化部
500の各重み回路20〜25.30〜35の重みを設
定する。 二のようにして推定されたタップ係数の初期値を用いて
データ部の等化を行うためのデータ部の取り込み方法は
、評価関数εがスレッシ目ルド値T、よりも小さな場合
と同様である。 なお、上記実施例では、等化部として線形トランスバー
サル形のものを用いたが、これは、判定帰還形のものを
用いてもよい。 また、上記実施例では、連続的に受信されるパケット列
に適用した場合について示したが、これはランダムに受
信されるパケット列に適用することもできる。 さらに、上記実施例では直交検波後のベースバンド二次
元の等化器について説明したが、基本的には一次元ベー
スバンド伝送であってもよく、上記実施例と同様の効果
を奏する。 また、上記実施例ではトレーニング系列の長さがタップ
の数に比べて大きい場合について説明したが、タップの
数がトレーニング系列の長さより大きい場合の評価関数
としては、トレーニング系列の長さに相当するだけのタ
ップ数について評価関数を求めることとし、他のタップ
の初期値を全てOに設定しておけば、上記実施例と同様
の効果を奏する。 また、上記第6図に示す実施例では、直前に受信したパ
ケットの受信等化のための最終タップ係数値を次のパケ
ットの受信等化のための初期値としたが、これは必ずし
も直前のパケットである必要はなく、たとえば送信局が
順次変化しているシステムでは、同一送信局が送信した
一番新しいパケットの受信等化のための最終タップ係数
の値を初期値として与えればよく、上記実施例と同様の
効果を奏する。 【発明の効果】 以上のように、この発明によれば、遅延回路とタップ係
数初期値推定部とを設け、受信信号中のトレーニング系
列部のデータを用いて、等化部のタップ係数を回線の状
態に適した初期値に設定するように構成したので、収束
時間の短縮が可能となり、さらに、それによってトレー
ニング系列の長さも短縮できるため、全体としてデータ
の伝送効率の高い等化器が得られる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例による等化器を示すブロッ
ク図、第2図はその動作手順を示すフローチャート、第
3図はパケット及びフレームのフォーマットを示す説明
図、第4図及び第5図はタップ係数初期値推定部の構成
を示すブロック図、第6図はこの発明の他の実施例を示
すブロック図、第7図はその動作手順を示すフローチャ
ート、第8図は従来の等化器を示すブロック図である。 1.2は入力端子、10〜15は遅延素子、20〜25
.30〜35は重み回路、40〜45は加減算器、50
0は等化部、50.51は判定器、60はタップ係数制
御部、80はタップ係数初期値推定部、90.91は遅
延回路。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 複数個の遅延素子、重み回路及び加減算器より成り、入
    力端子から入力された信号を、設定されたタップ係数に
    従って複数回積和演算する等化部と、前記等化部の出力
    信号を受けてその判定を行う判定器と、前記判定器の入
    力信号と出力信号とに基づいて、前記タップ係数を適応
    的に制御するタップ係数制御部と、前記入力端子より入
    力された信号を一定量だけ遅延させて前記等化部へ入力
    する遅延回路と、前記入力端子より入力された信号中の
    トレーニング系列部のデータを用いて回線の変動状態を
    推定し、前記等化部の前記タップ係数の初期値を設定す
    るタップ係数初期値推定部とを備えた等化器。
JP771689A 1989-01-18 1989-01-18 等化器 Pending JPH02189034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP771689A JPH02189034A (ja) 1989-01-18 1989-01-18 等化器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP771689A JPH02189034A (ja) 1989-01-18 1989-01-18 等化器

Publications (1)

Publication Number Publication Date
JPH02189034A true JPH02189034A (ja) 1990-07-25

Family

ID=11673462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP771689A Pending JPH02189034A (ja) 1989-01-18 1989-01-18 等化器

Country Status (1)

Country Link
JP (1) JPH02189034A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152900A (ja) * 1991-05-31 1993-06-18 Internatl Business Mach Corp <Ibm> 適応等化システム、入力信号等化方法及びdce
US6600779B1 (en) 1998-04-15 2003-07-29 Fujitsu Limited Signal processor having feedback loop control for decision feedback equalizer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152900A (ja) * 1991-05-31 1993-06-18 Internatl Business Mach Corp <Ibm> 適応等化システム、入力信号等化方法及びdce
US6600779B1 (en) 1998-04-15 2003-07-29 Fujitsu Limited Signal processor having feedback loop control for decision feedback equalizer
US7023946B2 (en) 1998-04-15 2006-04-04 Fujitsu Limited Signal processor having feedback loop control for decision feedback equalizer

Similar Documents

Publication Publication Date Title
CA2204135C (en) Method and apparatus for channel estimation
JP2715662B2 (ja) 時分割信号のダイバーシチ受信のための方法および装置
EP0604208B1 (en) Adaptive equalizer
US5465276A (en) Method of forming a channel estimate for a time-varying radio channel
US5323422A (en) Adaptive receiver apparatus
EP0425458B1 (en) A method of adapting a viterbi algorithm to a channel having varying transmission properties, and apparatus for carrying out the method
EP1289182A2 (en) Signal detection by a receiver in a multiple antenna time-dispersive system
EP1422850A1 (en) Multi-pass interference removal apparatus and multi-pass interference removal method
US5418817A (en) Adaptive equalization system and method
WO2000022791A1 (en) Channel estimator with variable number of taps
Zhuang RLS algorithm with variable fogetting factor for decision feedback equalizer over time-variant fading channels
Borah et al. Receiver structures for time-varying frequency-selective fading channels
JP2004159269A (ja) ブラインドジョイントチャネル推定および信号検出のための装置および方法
AU746025B2 (en) Method for parameter estimation and receiver
JPH11261457A (ja) 波形等化処理方法
EP1338111B1 (en) Selection of channel model based on the received training sequence
JPH02189034A (ja) 等化器
JP3424723B2 (ja) 適応等化器
US6609011B1 (en) Radio communication system, communication terminal apparatus, base station apparatus, and radio communication equalizing method
JP3304035B2 (ja) ダイバーシチ受信装置
JP2600970B2 (ja) ダイバーシティ受信装置
JP3099867B2 (ja) 振幅等化器
Dimitrijevic et al. A novel diversity receiver structure for severe fading and frequency offset conditions
JP2008017094A (ja) 適応等化器
JP2695464B2 (ja) ダイバーシチ受信装置