JPH02189009A - 分布型増幅器 - Google Patents
分布型増幅器Info
- Publication number
- JPH02189009A JPH02189009A JP1007713A JP771389A JPH02189009A JP H02189009 A JPH02189009 A JP H02189009A JP 1007713 A JP1007713 A JP 1007713A JP 771389 A JP771389 A JP 771389A JP H02189009 A JPH02189009 A JP H02189009A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- output
- input
- amplifier
- distributed constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 claims abstract description 17
- 238000010168 coupling process Methods 0.000 claims abstract description 17
- 238000005859 coupling reaction Methods 0.000 claims abstract description 17
- 230000005669 field effect Effects 0.000 claims description 4
- 230000001965 increasing effect Effects 0.000 abstract description 16
- 230000001939 inductive effect Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 101150073536 FET3 gene Proteins 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 210000001744 T-lymphocyte Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、広帯域で高出力を得るように動作する分布
型増幅器に関するものである。
型増幅器に関するものである。
第４図は例えば”アモノリシック ガリウムヒ素１−１
３ギガヘルツ トラベリング ウェーブ アンプリフ了
イア”、アイイーイーイートランスアクションズ、ＭＴ
Ｔ−３０巻、第７号、７月１９８２年、９７６−９８１
ページ（”ＡＭＯｎｏｌｉｔｈｉｃ ＧａＡｓ １−１
３ＧＨｚ Ｔｒａｖｅｌｉｎｇ−Ｗａｖｅ Ａｍｐｌｉ
ｆｉｅｒ”、 Ｉ Ｅ Ｅ Ｅ Ｔｒａｎｓ、、Ｖｏ
ｌ、Ｍ Ｔ Ｔ−３０１Ｎ１１７１Ｊｕｌｙ １９８２
．ｐｐ９７６−９８１）に示された従来の分布型増幅器
を示す回路図であり、図において、１は入力端子、２は
出力端子、３は電界効果トランジスタ（以下、ＦＥＴと
いう）、４はＦＥＴ３の入力端子、５はＦＥＴ３の出力
端子、６はＦＥＴ３の接地端子、７は入力側終端用抵抗
回路、８は出力側終端用抵抗回路、９，１１は分布定数
線路、１０は位相調整用線路である。
３ギガヘルツ トラベリング ウェーブ アンプリフ了
イア”、アイイーイーイートランスアクションズ、ＭＴ
Ｔ−３０巻、第７号、７月１９８２年、９７６−９８１
ページ（”ＡＭＯｎｏｌｉｔｈｉｃ ＧａＡｓ １−１
３ＧＨｚ Ｔｒａｖｅｌｉｎｇ−Ｗａｖｅ Ａｍｐｌｉ
ｆｉｅｒ”、 Ｉ Ｅ Ｅ Ｅ Ｔｒａｎｓ、、Ｖｏ
ｌ、Ｍ Ｔ Ｔ−３０１Ｎ１１７１Ｊｕｌｙ １９８２
．ｐｐ９７６−９８１）に示された従来の分布型増幅器
を示す回路図であり、図において、１は入力端子、２は
出力端子、３は電界効果トランジスタ（以下、ＦＥＴと
いう）、４はＦＥＴ３の入力端子、５はＦＥＴ３の出力
端子、６はＦＥＴ３の接地端子、７は入力側終端用抵抗
回路、８は出力側終端用抵抗回路、９，１１は分布定数
線路、１０は位相調整用線路である。
また、このような分布型増幅器では、分布定数線路９と
隣接して配置されたＦＥＴ３のゲート・ソース間のキャ
パシタンスＣｇＳとで特性インピーダンスＺｇをもつ疑
似的分布定数線路が形成され、入力側終端用抵抗回路７
とで入力側結合回路Ｐが構成される。また、上記各ＦＥ
Ｔセルのドレイン・ソース間キャパシタンスＣｄｓと位
相調整用線路１０および分布定数線路１１とで疑似的分
布定数線路が形成され、出力側終端用抵抗回路８とで出
力側結合回路Ｑが構成される。
隣接して配置されたＦＥＴ３のゲート・ソース間のキャ
パシタンスＣｇＳとで特性インピーダンスＺｇをもつ疑
似的分布定数線路が形成され、入力側終端用抵抗回路７
とで入力側結合回路Ｐが構成される。また、上記各ＦＥ
Ｔセルのドレイン・ソース間キャパシタンスＣｄｓと位
相調整用線路１０および分布定数線路１１とで疑似的分
布定数線路が形成され、出力側終端用抵抗回路８とで出
力側結合回路Ｑが構成される。
次に動作について説明する。入力端子１から入力された
マイクロ波電力は、各分布定数線路９を入力側終端用抵
抗回路７の方向に伝搬していく。
マイクロ波電力は、各分布定数線路９を入力側終端用抵
抗回路７の方向に伝搬していく。
このように伝搬してい（マイクロ波電力の大部分は各Ｆ
ＥＴ３に順次分配され、増幅される。一方、上記各ＦＥ
Ｔ３に分配されなかった不要マイクロ波電力は、入力側
終端用抵抗回路７にて吸収される。このため、上記構成
の入力側結合回路Ｐは、一般的に、特に整合回路を用い
ることなく、広帯域にわたり良好な入力反射特性が得ら
れる。
ＥＴ３に順次分配され、増幅される。一方、上記各ＦＥ
Ｔ３に分配されなかった不要マイクロ波電力は、入力側
終端用抵抗回路７にて吸収される。このため、上記構成
の入力側結合回路Ｐは、一般的に、特に整合回路を用い
ることなく、広帯域にわたり良好な入力反射特性が得ら
れる。
一方、各ＦＥＴ３に入力されたマイクロ波電力は、各Ｆ
ＥＴ３のゲート幅に応じて増幅され、位相調整用線路１
０および分布定数線路１１を経て出力端子２の方向に伝
搬していく。また、入力端子１から出力端子２までのそ
れぞれの伝搬経路における電気長が等しくなるように選
ばれるため、各ＦＥＴ３で増幅されたマイクロ波電力は
上記出力側結合回路で順次合成されて、出力端子２に出
力される。そして上記出力側結合回路の構成により、入
力側と同様に広帯域にわたり良好な出力反射特性が得ら
れる。
ＥＴ３のゲート幅に応じて増幅され、位相調整用線路１
０および分布定数線路１１を経て出力端子２の方向に伝
搬していく。また、入力端子１から出力端子２までのそ
れぞれの伝搬経路における電気長が等しくなるように選
ばれるため、各ＦＥＴ３で増幅されたマイクロ波電力は
上記出力側結合回路で順次合成されて、出力端子２に出
力される。そして上記出力側結合回路の構成により、入
力側と同様に広帯域にわたり良好な出力反射特性が得ら
れる。
ところで、上記のような分布型増幅器の高出力化を図る
一般的な方法としては、周期的に配置するＦＥＴ３の個
数を増大させたり、各ＦＥＴ３のゲート幅を増大させる
ものがある。上記文献によれば、分布型増幅器の利得Ｇ
は近似的にと表わせる。ここで、α１はゲート側回路の
単位長当りの減衰定数、２デはＦＥＴ３の単位セル当り
のゲート側線路長、ＺｆＦはゲート側線路の特性インピ
ーダンス、ｔｍはＦＥＴ３の相互コンダクタンス、ｎは
ＦＥＴ３の個数である。上記の式よす、利得はｎに関し
て単調増加せず、ｎ＞四になると利得は増加しなくなる
。従って、ＦＥＴ３の数をこれ以上増大させても利得は
増加せず、結果として、増幅器の出力も増大しなくなる
。また、各ＦＥＴ３のゲート幅を増大させると、ゲート
・ソース間キャパシタＣｇｓが増加し、増幅器のしゃ断
周波数が低下し、広帯域に出力を得る事ができなくなる
。
一般的な方法としては、周期的に配置するＦＥＴ３の個
数を増大させたり、各ＦＥＴ３のゲート幅を増大させる
ものがある。上記文献によれば、分布型増幅器の利得Ｇ
は近似的にと表わせる。ここで、α１はゲート側回路の
単位長当りの減衰定数、２デはＦＥＴ３の単位セル当り
のゲート側線路長、ＺｆＦはゲート側線路の特性インピ
ーダンス、ｔｍはＦＥＴ３の相互コンダクタンス、ｎは
ＦＥＴ３の個数である。上記の式よす、利得はｎに関し
て単調増加せず、ｎ＞四になると利得は増加しなくなる
。従って、ＦＥＴ３の数をこれ以上増大させても利得は
増加せず、結果として、増幅器の出力も増大しなくなる
。また、各ＦＥＴ３のゲート幅を増大させると、ゲート
・ソース間キャパシタＣｇｓが増加し、増幅器のしゃ断
周波数が低下し、広帯域に出力を得る事ができなくなる
。
従来の分布型増幅器は以上のように構成されているので
、高出力化しようとすると、各ＦＥＴ３のゲート幅を増
大させたり、ＦＥＴ３０個数を増大させなければならず
、それにともなって増幅器のしゃ断周波数が低下し、広
帯域にわたって出力が得られなくなるほか、利得の減少
が生じ、出力が増大しなくなるなどの問題点があった。
、高出力化しようとすると、各ＦＥＴ３のゲート幅を増
大させたり、ＦＥＴ３０個数を増大させなければならず
、それにともなって増幅器のしゃ断周波数が低下し、広
帯域にわたって出力が得られなくなるほか、利得の減少
が生じ、出力が増大しなくなるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、広帯域にわたり高出力を得ることができる分
布型増幅器を得ることを目的とする。
たもので、広帯域にわたり高出力を得ることができる分
布型増幅器を得ることを目的とする。
この発明に係る分布型増幅器は多段の電界効果トランジ
スタ、股間整合回路及び位相調整用線路を有する複数個
の多段増幅器の入力端子と入力側終端用抵抗回路とを、
順次分布定数線路を介して接続し、上記各多段増幅器の
出力端子と出力側終端用抵抗回路とを他の分布定数線路
を介して順次接続したものである。
スタ、股間整合回路及び位相調整用線路を有する複数個
の多段増幅器の入力端子と入力側終端用抵抗回路とを、
順次分布定数線路を介して接続し、上記各多段増幅器の
出力端子と出力側終端用抵抗回路とを他の分布定数線路
を介して順次接続したものである。
この発明における分布型増幅器は、複数個の多段増幅器
の入力端子及び入力側終端用抵抗を順次接続する分布定
数線路のインダクティブ成分と、各多段増幅器の初段Ｆ
ＥＴのゲート・ソース間キャパシタンス成分とからなる
分布型構成の入力側結合回路にて広帯域にわたる整合を
おこなうとともに、各多段増幅器の最終段ＦＥＴのゲー
ト幅を増大させることにより、従来のように隣接して配
置するＰＥＴの個数を増大させたり、上記ＦＥＴのゲー
ト幅を増大させ【、しゃ断周波数を低下させることなく
、高出力のマイクロ波電力を得られるようＫする。
の入力端子及び入力側終端用抵抗を順次接続する分布定
数線路のインダクティブ成分と、各多段増幅器の初段Ｆ
ＥＴのゲート・ソース間キャパシタンス成分とからなる
分布型構成の入力側結合回路にて広帯域にわたる整合を
おこなうとともに、各多段増幅器の最終段ＦＥＴのゲー
ト幅を増大させることにより、従来のように隣接して配
置するＰＥＴの個数を増大させたり、上記ＦＥＴのゲー
ト幅を増大させ【、しゃ断周波数を低下させることなく
、高出力のマイクロ波電力を得られるようＫする。
以下、この発明の一実施例を図について説明する。第１
図において、１２は複数段あるうちの初段ＦＥＴ、１３
は段間整合回路、１４は最終段ＦＥＴ、１７は初段ＦＥ
Ｔ１２、段間整合回路１３、最終段ＦＥＴ１４および位
相調整用線路１０かも成る２段増幅器、１５は上記２段
増幅器１７の入力端子、１６は出力端子である。そして
、これらの２段増幅器の複数個が、既述の分布定数線路
９゜１１を介して入力側終端用抵抗回路７および出力側
終端用抵抗回路８に接続されている。そして、この分布
型増幅器では、上記各２段増幅器１７の初段ＦＥＴ１２
のゲート舎ソース間キャパシタンスＣｇｓと上記分布定
数線路９とで、特性インピーダンス２？をもつ疑似的分
布定数線路が形成され、入力側終端用抵抗回路７とで、
入力側結合回路が構成される。
図において、１２は複数段あるうちの初段ＦＥＴ、１３
は段間整合回路、１４は最終段ＦＥＴ、１７は初段ＦＥ
Ｔ１２、段間整合回路１３、最終段ＦＥＴ１４および位
相調整用線路１０かも成る２段増幅器、１５は上記２段
増幅器１７の入力端子、１６は出力端子である。そして
、これらの２段増幅器の複数個が、既述の分布定数線路
９゜１１を介して入力側終端用抵抗回路７および出力側
終端用抵抗回路８に接続されている。そして、この分布
型増幅器では、上記各２段増幅器１７の初段ＦＥＴ１２
のゲート舎ソース間キャパシタンスＣｇｓと上記分布定
数線路９とで、特性インピーダンス２？をもつ疑似的分
布定数線路が形成され、入力側終端用抵抗回路７とで、
入力側結合回路が構成される。
また、同様に、上記各２段増幅器１７の最終段ＦＥＴ１
４のゲート・ドレイン間キャパシタンスＣｄｓと位相調
整用線路１０及び分布定数線路１１とで、疑似的分布定
数線路が形成され、出力側結合回路が構成される。この
ような構成の結合回路は一般的に広帯域な整合が可能で
ある。
４のゲート・ドレイン間キャパシタンスＣｄｓと位相調
整用線路１０及び分布定数線路１１とで、疑似的分布定
数線路が形成され、出力側結合回路が構成される。この
ような構成の結合回路は一般的に広帯域な整合が可能で
ある。
次に動作について説明する。入力端子１から入力された
マイクロ波電力は、各分布定数線路９を入力側終端用抵
抗回路７の方向に伝搬し、各２段増幅器１７に順次分配
される。ここで各分布定数線路９の特性インピーダンス
、線路長、入力側終端用抵抗回路７の抵抗値を各初段Ｆ
ＥＴ １２に応じた適当な値を選ぶことにより、広帯域
の整合をおこなう事ができるとともに、広帯域にわたり
各２段増幅器１７に分配される電力をできるだけ均等に
することができる。一方、各２段増幅器１７の初段ＦＥ
Ｔ１２で増幅されたマイクロ波電力は、各２段増幅器１
７に入れた段間整合回路１３を介して、最終段ＦＥＴ１
４に入力される。このため、さらに最終段ＦＥＴ１４の
ゲート幅に応じて、増幅される。この結果、最終段ＦＥ
Ｔ１４のゲート幅を増大させる事によって、従来のよう
に隣接して配置するＦＥＴの個数を増大させることな（
、高出力のマイクロ波電力を得る事ができ、また、最終
段ＦＥＴ１４のゲート幅をいくら増大させても、初段Ｆ
ＥＴ１２のＣｇｓにはほとんど影響を与えず、しゃ断層
波数を低下させることもないため、広帯域に高出力が得
られる。このように、最終段ＦＥＴ１４から出力された
マイクロ波電力は、それぞれ位相調整用線路１０１分布
定数線路１１を出力端子２の方向に伝搬し、順次合成さ
れていき出力端子２から出力される。すなわち、この発
明によれば、出力側の各位相調整用線路１０の特性イン
ピーダンス及び線路長、各分布定数線路１１の特性イン
ピーダンス及び線路長、出力側終端用抵抗回路８の抵抗
値を、各２段増幅器１７の最終段ＦＥＴ１４に応じた適
当な値に選ぶことにより、広帯域にわたって各２段増幅
器１７の出力電力を合成することができ、出力端子２よ
り高出力のマイクロ波電力を得ることができる。
マイクロ波電力は、各分布定数線路９を入力側終端用抵
抗回路７の方向に伝搬し、各２段増幅器１７に順次分配
される。ここで各分布定数線路９の特性インピーダンス
、線路長、入力側終端用抵抗回路７の抵抗値を各初段Ｆ
ＥＴ １２に応じた適当な値を選ぶことにより、広帯域
の整合をおこなう事ができるとともに、広帯域にわたり
各２段増幅器１７に分配される電力をできるだけ均等に
することができる。一方、各２段増幅器１７の初段ＦＥ
Ｔ１２で増幅されたマイクロ波電力は、各２段増幅器１
７に入れた段間整合回路１３を介して、最終段ＦＥＴ１
４に入力される。このため、さらに最終段ＦＥＴ１４の
ゲート幅に応じて、増幅される。この結果、最終段ＦＥ
Ｔ１４のゲート幅を増大させる事によって、従来のよう
に隣接して配置するＦＥＴの個数を増大させることな（
、高出力のマイクロ波電力を得る事ができ、また、最終
段ＦＥＴ１４のゲート幅をいくら増大させても、初段Ｆ
ＥＴ１２のＣｇｓにはほとんど影響を与えず、しゃ断層
波数を低下させることもないため、広帯域に高出力が得
られる。このように、最終段ＦＥＴ１４から出力された
マイクロ波電力は、それぞれ位相調整用線路１０１分布
定数線路１１を出力端子２の方向に伝搬し、順次合成さ
れていき出力端子２から出力される。すなわち、この発
明によれば、出力側の各位相調整用線路１０の特性イン
ピーダンス及び線路長、各分布定数線路１１の特性イン
ピーダンス及び線路長、出力側終端用抵抗回路８の抵抗
値を、各２段増幅器１７の最終段ＦＥＴ１４に応じた適
当な値に選ぶことにより、広帯域にわたって各２段増幅
器１７の出力電力を合成することができ、出力端子２よ
り高出力のマイクロ波電力を得ることができる。
第２図はこの発明の他の実施例を示す回路図である。こ
の実施例では、最終段ＦＥＴ１４を２個並列に動作させ
た多段増幅器１７Ａを隣接して配置している。１８は最
終段ＦＥＴ１４の出力を合成するための出力側合成回路
である。この実施例によれば、最終段ＦＥＴ１４を並列
に動作させ、出力側合成回路１８で合成する事によって
、簡単な入力及び出力の結合回路で高出力のマイクロ波
電力を得ることができる。
の実施例では、最終段ＦＥＴ１４を２個並列に動作させ
た多段増幅器１７Ａを隣接して配置している。１８は最
終段ＦＥＴ１４の出力を合成するための出力側合成回路
である。この実施例によれば、最終段ＦＥＴ１４を並列
に動作させ、出力側合成回路１８で合成する事によって
、簡単な入力及び出力の結合回路で高出力のマイクロ波
電力を得ることができる。
第３図はこの発明のさらに他の実施例を示す回路図であ
る。この実施例では、隣接して配置した多段増幅器１７
Ｂの最終段ＦＥＴ１４を並列に動作させ、その出力を合
成せずに、それぞれ位相調整用線路１０に直接接続して
いる。各最終段ＦＥＴ１４の出力はそれぞれ位相調整用
線路１０９分布定数線路１１を伝搬し順次合成されるた
め、出力側合成回路１８を用いずに、高出力のマイクロ
波電力を得ることができる。
る。この実施例では、隣接して配置した多段増幅器１７
Ｂの最終段ＦＥＴ１４を並列に動作させ、その出力を合
成せずに、それぞれ位相調整用線路１０に直接接続して
いる。各最終段ＦＥＴ１４の出力はそれぞれ位相調整用
線路１０９分布定数線路１１を伝搬し順次合成されるた
め、出力側合成回路１８を用いずに、高出力のマイクロ
波電力を得ることができる。
以上のように、この発明によれば隣接して配置された複
数個の多段増幅器と入力側終端用抵抗回路とを分布定数
線路により順次接続して入力側結合回路を形成するよう
に構成したので、広帯域にわたる電力分配および整合が
おこなえるとともに、従来のように隣接して配置するＦ
ＥＴの個数を増大させたり、上記ＦＥＴのゲート幅を増
大させずに、最終段ＦＥＴのゲート幅を増大させること
によって、しゃ断層波数を低下させることなく、高出力
のマイクロ波電力を出力できるものが得られる効果があ
る。
数個の多段増幅器と入力側終端用抵抗回路とを分布定数
線路により順次接続して入力側結合回路を形成するよう
に構成したので、広帯域にわたる電力分配および整合が
おこなえるとともに、従来のように隣接して配置するＦ
ＥＴの個数を増大させたり、上記ＦＥＴのゲート幅を増
大させずに、最終段ＦＥＴのゲート幅を増大させること
によって、しゃ断層波数を低下させることなく、高出力
のマイクロ波電力を出力できるものが得られる効果があ
る。
第１図はこの発明の一実施例による分布型増幅器を示す
回路図、第２図および第３図はこの発明の他の実施例を
示す分布型増幅器の回路図、第４図は従来の分布型増幅
器を示す回路図である。 ７は入力側終端用抵抗回路、８は出力側終端用抵抗回路
、９，１１は分布定数線路、１０は位相調整用線路、１
２はＦＥＴ （初段ＦＥＴ ）、１３は段間整合回路、
１４はＦＥＴ（最終段ＦＥＴ ）、１５は２段増幅器の
入力端子、１６は２段増幅器の出力端子、１７．１７Ａ
、１７Ｂは多段増幅器（２段増幅器）、Ｐは入力側結合
回路、Ｑは出力側結合回路である。 なお、図中、同一符号は同一 または相当部分を示す。 第２図 １７Ａ ：９ｙ皮者壜器（２段増幅籾）Ｑ：＝力便順合
目茜 第３図 １７８３殺壇惜卦（２段進惺淋） 手続補正書（自発） と ＊ ”ｐ５・２１
回路図、第２図および第３図はこの発明の他の実施例を
示す分布型増幅器の回路図、第４図は従来の分布型増幅
器を示す回路図である。 ７は入力側終端用抵抗回路、８は出力側終端用抵抗回路
、９，１１は分布定数線路、１０は位相調整用線路、１
２はＦＥＴ （初段ＦＥＴ ）、１３は段間整合回路、
１４はＦＥＴ（最終段ＦＥＴ ）、１５は２段増幅器の
入力端子、１６は２段増幅器の出力端子、１７．１７Ａ
、１７Ｂは多段増幅器（２段増幅器）、Ｐは入力側結合
回路、Ｑは出力側結合回路である。 なお、図中、同一符号は同一 または相当部分を示す。 第２図 １７Ａ ：９ｙ皮者壜器（２段増幅籾）Ｑ：＝力便順合
目茜 第３図 １７８３殺壇惜卦（２段進惺淋） 手続補正書（自発） と ＊ ”ｐ５・２１
Claims (1)
- 隣接して配置される、多段の電界効果トランジスタ、こ
れらの各段の電界効果トランジスタ間に入れた段間整合
回路及び位相調整用線路を有する複数個の多段増幅器と
、上記各多段増幅器のそれぞれの入力端子及び入力側終
端用抵抗回路を分布定数線路を介して順次接続してなる
入力側結合回路と、上記各多段増幅器のそれぞれの出力
端子及び出力側終端用抵抗回路を他の分布定数線路にて
順次接続して成る出力側結合回路とを備えた分布型増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1007713A JP2834168B2 (ja) | 1989-01-18 | 1989-01-18 | 分布型増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1007713A JP2834168B2 (ja) | 1989-01-18 | 1989-01-18 | 分布型増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02189009A true JPH02189009A (ja) | 1990-07-25 |
| JP2834168B2 JP2834168B2 (ja) | 1998-12-09 |
Family
ID=11673384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1007713A Expired - Fee Related JP2834168B2 (ja) | 1989-01-18 | 1989-01-18 | 分布型増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834168B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004072638A (ja) * | 2002-08-08 | 2004-03-04 | Fujitsu Ltd | 分布増幅器 |
| WO2009025008A1 (ja) * | 2007-08-21 | 2009-02-26 | Fujitsu Limited | 増幅器 |
-
1989
- 1989-01-18 JP JP1007713A patent/JP2834168B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004072638A (ja) * | 2002-08-08 | 2004-03-04 | Fujitsu Ltd | 分布増幅器 |
| WO2009025008A1 (ja) * | 2007-08-21 | 2009-02-26 | Fujitsu Limited | 増幅器 |
| US8264278B2 (en) | 2007-08-21 | 2012-09-11 | Fujitsu Limited | Amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2834168B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4025873A (en) | Broadband, microwave, two-stage, stagger-tuned, field effect transistor amplifier | |
| US5196805A (en) | Distributed differential amplifier arrangement | |
| US5060298A (en) | Monolithic double balanced mixer with high third order intercept point employing an active distributed balun | |
| JP5512731B2 (ja) | ２段のマイクロ波のｅ級電力増幅器 | |
| US20060238269A1 (en) | Reflection loss suppression circuit | |
| EP0794613B1 (en) | Low noise-high linearity HEMT-HBT composite | |
| US7733185B2 (en) | Distributed amplifier and integrated circuit | |
| US7724091B2 (en) | Matrix balun | |
| TWI475800B (zh) | 改良低頻率效率和雜訊指數之修改式分散放大器 | |
| US5072199A (en) | Broadband N-way active power splitter | |
| JPH01137710A (ja) | 広帯域増幅器 | |
| Shailesh et al. | A state-of-the art review on distributed amplifiers | |
| US6577198B1 (en) | Active power splitter with impedance matching | |
| US20090219087A1 (en) | Travelling wave amplifier | |
| JPH011320A (ja) | 分布増幅器及びその操作方法 | |
| JPH03250807A (ja) | 電力合成形多段増幅器 | |
| JPH02189009A (ja) | 分布型増幅器 | |
| JP3137232B2 (ja) | 分布増幅器 | |
| US5053719A (en) | Wide-band push-pull amplifier | |
| US7239215B2 (en) | Multicell amplifier and power divider/combiner employable in same | |
| JP2994231B2 (ja) | 半導体装置 | |
| US6259335B1 (en) | Combining network to implement a power amplifier having monolithically integrated planar interconnect and transistors | |
| US4853564A (en) | GaAs monolithic true logarithmic amplifier | |
| JP2004072638A (ja) | 分布増幅器 | |
| US20240146255A1 (en) | Amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |