JPH02188131A - Battery power supply circuit - Google Patents

Battery power supply circuit

Info

Publication number
JPH02188131A
JPH02188131A JP678589A JP678589A JPH02188131A JP H02188131 A JPH02188131 A JP H02188131A JP 678589 A JP678589 A JP 678589A JP 678589 A JP678589 A JP 678589A JP H02188131 A JPH02188131 A JP H02188131A
Authority
JP
Japan
Prior art keywords
power supply
circuit
battery
cpu
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP678589A
Other languages
Japanese (ja)
Inventor
Susumu Maeda
進 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP678589A priority Critical patent/JPH02188131A/en
Publication of JPH02188131A publication Critical patent/JPH02188131A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent overdischarge of a battery by detecting latch-up phenomenon through a current detecting circuit and turning a switching circuit OFF for a predetermined time. CONSTITUTION:Upon occurrence of latch-up phenomenon in a CPU 3, current supply from a battery 5 through a power source circuit 6 increases, and an overcurrent is detected through a current detecting circuit 11. Upon reception of a detection signal A, a one-shot multivibrator 12 brings the output B to High level and turns a transistor TR2 OFF for a predetermined time. Consequently, power supply to the CPU 3 is stopped during this interval and latch-up phenomenon is eliminated.

Description

【発明の詳細な説明】 〔産業上の利用分野〕・ 本発明はバッテリからの電源を電子部品等に供給するバ
ッテリ電源供給回路に関し、特にICがラッチアップし
た場合にバッテリが放電してしまうことを防止するバッ
テリ電源供給回路に関する。
[Detailed Description of the Invention] [Industrial Field of Application] The present invention relates to a battery power supply circuit that supplies power from a battery to electronic components, etc., and particularly relates to a battery power supply circuit that supplies power from a battery to electronic components. The present invention relates to a battery power supply circuit that prevents.

〔従来の技術〕[Conventional technology]

従来この種のバッテリ電源供給回路としては、例えば、
自動車に使用されるものとして第2図のブロック図に示
されるものがある。
Conventionally, this type of battery power supply circuit includes, for example,
There is one shown in the block diagram of FIG. 2 that is used in automobiles.

同図において、各部CI、IC2とこれら、を統括制御
するCPU3とはバス4によって互いに接続されており
、バッテリからの電源はVB、u端子5を介して常時電
源回路6に供給され、この電源回路6はCPU3の電源
端子V等を始めとする各部にバックアップ用の電源電圧
Vaを常時供給している。
In the figure, each part CI, IC2, and a CPU 3 that centrally controls these are connected to each other by a bus 4, and power from a battery is constantly supplied to a power supply circuit 6 via VB and u terminals 5, and this power supply The circuit 6 constantly supplies a backup power supply voltage Va to various parts including the power supply terminal V of the CPU 3 and the like.

また、抵抗R1、コンデンサC1から構成される直列回
路により電源電圧vaの立ち上がりが検出され、さらに
、この電源電圧Vaの立ち上がりの際には、トランジス
タTRI、抵抗R2,R3、ダイオードD1から構成さ
れるスイッチング回路により、CPU3のリセット端子
Rには所定の時間だけハイレベル電位が印加される。こ
のため、電源回路6がバッテリに接続される初期時には
CPU3にリセットがかかり、リセットがかかると即座
にボート端子P1の状態が読み込まれる。この初期時に
は、ポート端子P1の電位レベルはロウレベルのため、
CPU3は低消費電力モードであるパワーダウンモード
になってバッテリ電源は節約される。
Further, the rise of the power supply voltage va is detected by a series circuit composed of a resistor R1 and a capacitor C1, and when the power supply voltage Va rises, a series circuit composed of a transistor TRI, resistors R2, R3, and a diode D1 is detected. A high-level potential is applied to the reset terminal R of the CPU 3 for a predetermined period of time by the switching circuit. Therefore, at the initial stage when the power supply circuit 6 is connected to the battery, the CPU 3 is reset, and the state of the boat terminal P1 is immediately read when the reset is applied. At this initial stage, the potential level of port terminal P1 is low level, so
The CPU 3 enters a power down mode, which is a low power consumption mode, and battery power is saved.

また、イグニッションキースイッチがオン操作されると
ICP端子7はバッテリに接続され、バッテリから電源
回路8へ電源が供給されて電源回路8からは安定化され
た電圧vbが出力される。
Further, when the ignition key switch is turned on, the ICP terminal 7 is connected to the battery, power is supplied from the battery to the power supply circuit 8, and the power supply circuit 8 outputs a stabilized voltage vb.

この電圧vbの立ち上がりは抵抗R4、コンデンサC2
の直列回路により検出され、さらに、トランジスタTR
1、抵抗R3,R5、ダイオードD2から構成されるス
イッチング回路により、上記と同様にしてCPU3にリ
セットがかかる。リセットがかかると即座にポート端子
P1の状態が読み込まれるが、電圧vbが出力されてボ
ート端子P1はハイレベルのため、CPU3はこのリセ
ットによってパワーダウンモードから復帰し、所定処理
の実行を開始する。
The rise of this voltage vb is caused by resistor R4 and capacitor C2.
is detected by a series circuit of transistor TR
1, resistors R3 and R5, and a diode D2, the CPU 3 is reset in the same manner as described above. When the reset is applied, the state of the port terminal P1 is immediately read, but since the voltage vb is output and the port terminal P1 is at a high level, the CPU 3 returns from the power down mode by this reset and starts executing the predetermined process. .

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、上記構成の従来の回路においては、CP
U3にラッチアップ現象が生じると、たとえイグニッシ
ョンキースイッチをオフ操作して電源回路8をバッテリ
から切り離しても、電源回路6はバッテリに接続された
ままであるため、電源回路6を介してバッテリからの電
源はCPU3に供給され続ける。このラッチアップ現象
は大電流が流れるため、この状態がしばらく続くとバッ
テリは放電してしまい、その後自動車を再始動すること
が出来なくなってしまうという課題を従来の回路は有し
ていた。
However, in the conventional circuit with the above configuration, CP
When a latch-up phenomenon occurs in U3, even if the ignition key switch is turned off and the power supply circuit 8 is disconnected from the battery, the power supply circuit 6 remains connected to the battery, so the power supply circuit 6 is disconnected from the battery via the power supply circuit 6. Power continues to be supplied to the CPU3. This latch-up phenomenon causes a large current to flow, so if this state continues for a while, the battery will be discharged, and the conventional circuit has had the problem that the vehicle cannot be restarted after that.

〔課題を解決するための手段〕[Means to solve the problem]

本発明はこのような課題を解消するためになされたもの
で、常時バッテリに接続された電源回路の出力電流を検
出し所定の電流値以上になると信号を出力する電流検出
回路と、この電流検出回路を介してマイクロプロセッサ
に供給される電源回路の出力電流をスイッチングするス
イッチング回路と、電流検出回路で過電流を検出した場
合にスイッチング回路を所定時間だけオフ制御する電源
供給停止回路とを備えたものである。
The present invention has been made to solve these problems, and includes a current detection circuit that detects the output current of a power supply circuit that is constantly connected to a battery and outputs a signal when the current exceeds a predetermined current value, and A switching circuit that switches the output current of the power supply circuit supplied to the microprocessor via the circuit, and a power supply stop circuit that controls the switching circuit to be turned off for a predetermined time when an overcurrent is detected by the current detection circuit. It is something.

〔作用〕[Effect]

マイクロプロセッサにラッチアップ現象が生じると電流
検出回路により過電流が検出され、電源供給停止回路に
よってスイッチング回路は所定時間オフ制御されてマイ
クロプロセッサへの電源供給は所定時間だけ停止される
When a latch-up phenomenon occurs in the microprocessor, the current detection circuit detects an overcurrent, and the power supply stop circuit turns off the switching circuit for a predetermined period of time, thereby stopping power supply to the microprocessor for a predetermined period of time.

〔実施例〕〔Example〕

次に本発明について図面を参照して以下に詳述する。 Next, the present invention will be described in detail below with reference to the drawings.

第1図は本発明の一実施例を表すブロック図であり、第
2図と同一または相当部分については同符号を用いてそ
の説明は省略する。
FIG. 1 is a block diagram showing one embodiment of the present invention, and the same or corresponding parts as in FIG. 2 are designated by the same reference numerals, and the explanation thereof will be omitted.

同図において、常時バッテリに接続されたバックアップ
用の電源回路6の出力は電流検出回路11に入力され、
この電流検出回路11において電源回路6の出力電流が
計測され、予め定められた所定の電流値以上になると、
ワンショットマルチバイブレータ12への出力信号Aを
ハイレベルにする。さらに、電流検出回路11を介する
電源回路6からの出力電流はトランジスタTR2に入力
され、このトランジスタTR2のエミッタ・コレクタ回
路を介してCPU3の電源供給端子Vヘパツクアップ用
の電源が供給されるものとなっている。また、周知のワ
ンショットマルチバイブレータ12は、入力信号Aがハ
イレベルになると、一定幅のハイレベル信号であるパル
ス信号Bを出力するものであり、電源回路6からの電源
供給を受けて動作するものである。
In the figure, the output of a backup power supply circuit 6 that is constantly connected to a battery is input to a current detection circuit 11,
This current detection circuit 11 measures the output current of the power supply circuit 6, and when it exceeds a predetermined current value,
The output signal A to the one-shot multivibrator 12 is set to high level. Further, the output current from the power supply circuit 6 via the current detection circuit 11 is input to the transistor TR2, and power for backup is supplied to the power supply terminal V of the CPU 3 via the emitter-collector circuit of the transistor TR2. ing. Further, the well-known one-shot multivibrator 12 outputs a pulse signal B, which is a high-level signal with a constant width, when the input signal A becomes high level, and operates by receiving power supply from the power supply circuit 6. It is something.

信号Bが出力されると、このハイレベル電位は抵抗R1
2を介してトランジスタTR2のベースに伝えられ、ト
ランジスタTR2はオフされてCPU3への電源供給は
停止される。これと同時に、信号Bのハイレベル電位は
抵抗R19を介してトランジスタTR5のベースに伝え
られ、トランジスタTR5はオンされてコンデンサC5
に充電されている電荷は抵抗R20を介して放電される
When signal B is output, this high level potential is applied to resistor R1.
2 to the base of the transistor TR2, the transistor TR2 is turned off, and the power supply to the CPU 3 is stopped. At the same time, the high level potential of signal B is transmitted to the base of transistor TR5 via resistor R19, transistor TR5 is turned on, and capacitor C5 is turned on.
The charges stored in the resistor R20 are discharged through the resistor R20.

CPU3のリセット端子RにはトランジスタTR3のコ
レクタが接続されており、この端子Rは電源回路6によ
る電圧Vaの立ち上がり時に所定の時間だけハイレベル
になり、CPU3にリセットがかかるものとなっている
。つまり、電源回路6の出力する電源電圧Vaが立ち上
がると、トランジスタTR3のエミッタに電圧が印加さ
れると共に、抵抗R14を介してコンデンサC5に充電
電流が流れ始める。しかし、コンデンサC5の端子電圧
はすぐにはハイレベルにはならないため、トランジスタ
TR3のベース−エミッタ間には電圧が生じてベース電
流が流れる。このため、所定時間だけトランジスタTR
3はオンし、このコレクタ電位レベルは所定時間だけハ
イレベルになり、CPU3にリセットがかかるものとな
っている。
The collector of the transistor TR3 is connected to the reset terminal R of the CPU 3, and this terminal R becomes high level for a predetermined period of time when the voltage Va from the power supply circuit 6 rises, and the CPU 3 is reset. That is, when the power supply voltage Va output from the power supply circuit 6 rises, a voltage is applied to the emitter of the transistor TR3, and a charging current begins to flow into the capacitor C5 via the resistor R14. However, since the terminal voltage of the capacitor C5 does not reach a high level immediately, a voltage is generated between the base and emitter of the transistor TR3, and a base current flows. Therefore, for a predetermined period of time, the transistor TR
3 is turned on, its collector potential level remains high for a predetermined period of time, and the CPU 3 is reset.

なお、R15,R16はそれぞれベース抵抗、コレクタ
抵抗である。
Note that R15 and R16 are a base resistance and a collector resistance, respectively.

また、CPU3のボート端子P1には電源回路8の出力
電位が入力され、電源回路8から各ICI、IC2等へ
の電源供給状態がCPU3によって監視されるものとな
っている。
Further, the output potential of the power supply circuit 8 is input to the boat terminal P1 of the CPU 3, and the state of power supply from the power supply circuit 8 to each ICI, IC2, etc. is monitored by the CPU 3.

電源回路8はイグニッションキースイッチのオン操作に
よりバッテリに接続され、安定化した出力電圧vbを各
部に供給するものであり、この電圧vbの立ち上がりは
、コンデンサC6および抵抗R18から構成される直列
回路により検出され、抵抗R17を介してトランジスタ
TR4のベースに伝えられる。電圧vbが生じるまでは
トランジスタTR4のベース電位は抵抗R18によって
ロウレベルに保たれているが、電圧vbの立ち上がりに
よってハイレベルになり、ベース電流が流れてトランジ
スタTR4は所定時間だけオンする。
The power supply circuit 8 is connected to the battery when the ignition key switch is turned on, and supplies a stabilized output voltage vb to various parts.The rise of this voltage vb is caused by a series circuit consisting of a capacitor C6 and a resistor R18. It is detected and transmitted to the base of transistor TR4 via resistor R17. Until the voltage vb is generated, the base potential of the transistor TR4 is kept at a low level by the resistor R18, but when the voltage vb rises, it becomes high level, a base current flows, and the transistor TR4 is turned on for a predetermined time.

トランジスタTR4がオンすると、このコレクタに接続
されたコンデンサC5の端子は接地され、充電電荷は急
速に放電されてコンデンサC5の端子電圧は低下する。
When the transistor TR4 is turned on, the terminal of the capacitor C5 connected to the collector thereof is grounded, the charge is rapidly discharged, and the terminal voltage of the capacitor C5 decreases.

そして、この端子電圧の低下によってトランジスタTR
3のベース会エミッタ間には電位差が生じてベース電流
が流れ、トランジスタTR3はオンして、上述した場合
と同様にしてCPU3に所定の時間だけリセットがかか
る。
Then, due to this decrease in terminal voltage, the transistor TR
A potential difference is generated between the base and emitter of transistor TR3, and a base current flows, turning on transistor TR3, and resetting CPU3 for a predetermined time in the same manner as in the case described above.

このような構成において、本装置の動作について以下に
詳述する。
In such a configuration, the operation of the present device will be described in detail below.

先ず、電源回路6にバッテリを接続すると、バッテリか
ら出力された12Vの供給電圧は5vの安定化された電
圧Vaに変換されて出力される。
First, when a battery is connected to the power supply circuit 6, the 12V supply voltage output from the battery is converted to a stabilized voltage Va of 5V and output.

電源電圧Vaが立ち上がると、ワンショットマルチバイ
ブレータ12から出力される信号Bはロウレベルになり
、トランジスタT R2Kオンする。
When the power supply voltage Va rises, the signal B output from the one-shot multivibrator 12 becomes low level, and the transistor TR2K is turned on.

このため、バッテリからの電源は電源回路6.電流検出
回路11およびトランジスタTR2を介してCPU3に
供給される。
Therefore, the power from the battery is supplied to the power supply circuit 6. The current is supplied to the CPU 3 via the current detection circuit 11 and the transistor TR2.

また、電圧Vaの立ち上がりは抵抗R14およびコンデ
ンサC5の直列回路によって検出され、トランジスタT
R3が前述したように所定時間だけオンすることにより
、CPU3にリセットがかかる。リセットがかかるとC
PU3は所定処理の実行を開始し、ボート端子P1の状
態をすぐに読み込むが、電源回路8からは電源が出力さ
れていないため、ボート端子P1がロウレベルにあるこ
とを知る。このため、CPU3はその動作モードを低消
費電力モードであるパワーダウンモードに変え、バッテ
リからの供給電流はCPU3の内部RAMのデータの保
持のみに消費されるようになり、バッテリ電源の節約が
図られる。
Further, the rise of voltage Va is detected by a series circuit of resistor R14 and capacitor C5, and transistor T
By turning on R3 for a predetermined period of time as described above, the CPU 3 is reset. C when reset occurs
The PU3 starts executing a predetermined process and immediately reads the state of the boat terminal P1, but since power is not being output from the power supply circuit 8, it knows that the boat terminal P1 is at a low level. For this reason, the CPU 3 changes its operating mode to a power down mode, which is a low power consumption mode, and the current supplied from the battery is consumed only for holding data in the internal RAM of the CPU 3, resulting in greater savings in battery power. It will be done.

次に、電源回路6のバッテリへの接続後にイグニッショ
ンキースイッチをオン操作すると、電源回路8ヘバツテ
リから゛電源が供給され、電源回路8からは5vに安定
化された電圧vbが出力されてICI、IC2等へ供給
される。また、電圧vbの立ち上がりは前述したように
コンデンサC6および抵抗R18の直列回路によって検
出され、トランジスタTR4が所定時間だけオンするこ
とによりCPU3にリセットがかかる。リセットがかか
るとCPU3はパワーダウンモードから復帰し、所定処
理の実行を開始する。
Next, when the ignition key switch is turned on after connecting the power supply circuit 6 to the battery, power is supplied from the battery to the power supply circuit 8, and the voltage vb stabilized at 5V is output from the power supply circuit 8, and the ICI, Supplied to IC2 etc. Further, as described above, the rise of the voltage vb is detected by the series circuit of the capacitor C6 and the resistor R18, and the CPU 3 is reset by turning on the transistor TR4 for a predetermined time. When the reset is applied, the CPU 3 returns from the power down mode and starts executing predetermined processing.

次に、イグニッションキースイッチがオフ操作されると
電源回路8とバッテリとの接続は断たれ、電源回路8か
ら出力されていた電圧vbは低下してICI、IC2等
への電源供給は停止する。また、電圧vbの低下はボー
ト端子P1のレベルがロウレベルになることによりCP
U3へ伝えられ、CPU3はこのロウレベルを検知する
と、その動作モードを低消費電力モードであるパワーダ
ウンモードにする。このため、バッテリからの供給電流
はCPU3の内部RAMのデータの保持のみに消費され
るようになり、バッテリ電源の節約が図られる。
Next, when the ignition key switch is turned off, the connection between the power supply circuit 8 and the battery is cut off, the voltage vb output from the power supply circuit 8 decreases, and the power supply to the ICI, IC2, etc. is stopped. In addition, the voltage vb decreases because the level of the boat terminal P1 becomes low level, so that the CP
When the CPU 3 detects this low level, the CPU 3 changes its operating mode to a power down mode, which is a low power consumption mode. Therefore, the current supplied from the battery is consumed only for holding data in the internal RAM of the CPU 3, thereby saving battery power.

次に、再度イグニッションキースイッチがオン操作され
ると、電源回路8とバッテリとの接続は復活し、電源回
路8からは電圧vbが再度出力されるようになり、IC
I、IC2等への電源供給が再開される。また、このイ
グニッションキースイッチのオン操作の直後には、前述
したようにトランジスタTR3およびTR4によりCP
U3にリセットがかかるため、CPU3はパワーダウン
モードから復活し、記憶している内部RAMデータを用
いて処理動作を再開する。
Next, when the ignition key switch is turned on again, the connection between the power supply circuit 8 and the battery is restored, the voltage vb is output again from the power supply circuit 8, and the IC
Power supply to I, IC2, etc. is resumed. Immediately after the ignition key switch is turned on, the transistors TR3 and TR4 turn on the CP as described above.
Since U3 is reset, the CPU 3 recovers from the power down mode and resumes processing operations using the stored internal RAM data.

そして、引き続くイグニッションキースイッチのオン、
オフ操作によって以上の動作が繰り返される。つまり、
キースイッチのオフ時にはICI。
Then, turn on the ignition key switch,
The above operation is repeated by the off operation. In other words,
ICI when the key switch is off.

IC2等への電源供給は停止されると共にCPU3はパ
ワーダウンモードになり、バッテリの消費電流は低減さ
れ、しかも、CPU3の内部RAMデータは保持され続
ける。また、キースイッチのオン時にはCPU3は保持
された内部RAMデータを用いながら所定処理を実行す
る。
The power supply to the IC 2 and the like is stopped, and the CPU 3 enters the power down mode, the current consumption of the battery is reduced, and the internal RAM data of the CPU 3 continues to be held. Furthermore, when the key switch is turned on, the CPU 3 executes predetermined processing using the retained internal RAM data.

このような状態において、何らかの原因、例えば外部か
らノイズが印加されることによってCPU3にラッチア
ップ現象が生じると、電源回路6を介するバッテリから
の供給電流は増大して過電流を生じ、この過電流は電流
検出回路11により検出される。電流検出回路11はこ
の過電流を検出すると出力信号Aをハイレベルに変化さ
せ、過電流が生じたことをワンショットマルチバイブレ
ータ12へ伝える。
In such a state, if a latch-up phenomenon occurs in the CPU 3 due to some reason, for example, noise applied from the outside, the current supplied from the battery via the power supply circuit 6 increases, causing an overcurrent. is detected by the current detection circuit 11. When the current detection circuit 11 detects this overcurrent, it changes the output signal A to a high level and notifies the one-shot multivibrator 12 that an overcurrent has occurred.

ワンショットマルチバイブレーク12は信号Aを入力す
ると、予め定められた時間幅の信号Bを出力する。信号
Bのハイレベル変化は抵抗R12を介してトランジスタ
TR2のベースに伝えられ、トランジスタTR2はオフ
してバッテリからCPU3への電源供給は停止する。こ
の結果、CPU3に生じたラフチアツブ現象は解消され
る。また、この電源供給の停止時間は、ワンショットマ
ルチバイブレータ12から出力される信号Bのハイレベ
ル時間に相当し、所定時間が経過すると信号Bはロウレ
ベルに戻る。信号Bがロウレベルになると、トランジス
タTR2はオンして再びバッテリからCPU3へ電源供
給が行われるようになる。
When the one-shot multi-by-break 12 receives the signal A, it outputs the signal B having a predetermined time width. The high level change in signal B is transmitted to the base of transistor TR2 via resistor R12, transistor TR2 is turned off, and power supply from the battery to CPU3 is stopped. As a result, the rough lump phenomenon occurring in the CPU 3 is eliminated. Further, the power supply stop time corresponds to the high level time of the signal B output from the one-shot multivibrator 12, and the signal B returns to the low level after a predetermined time elapses. When the signal B becomes low level, the transistor TR2 is turned on and power is again supplied from the battery to the CPU3.

また、これに並行し、信号Bのハイレベル変化は抵抗R
19を介してトランジスタTR5に伝えられ、トランジ
スタTR5はオンする。トランジスタTR5がオンする
と、コンデンサC5に充電されている電荷は、抵抗R2
0およびトランジスタTR5のコレクタ争エミッタ回路
を介して放電される。この抵抗R20およびコンデンサ
C5によらて定まる所定時間の経過後、つまり、CPU
3への電源供給が再開されるときには、コンデンサC5
の端子電圧は十分に低下し、トランジスタTR3はオン
する。このオン動作により、電源回路6による電圧Va
の立ち上がり時と同様にしてCPU3にリセットがかか
り、CPU3はイ□ニシヤライズされ、電源回路6がバ
ッテリに接続される時と同様な動作を繰り返す。
In parallel to this, the high level change of signal B is caused by the resistance R
19 to the transistor TR5, and the transistor TR5 is turned on. When the transistor TR5 is turned on, the charge stored in the capacitor C5 is transferred to the resistor R2.
0 and the collector of transistor TR5 is discharged through the emitter circuit. After a predetermined time determined by this resistor R20 and capacitor C5, that is, the CPU
When power supply to C3 is resumed, capacitor C5
The terminal voltage of is sufficiently reduced, and transistor TR3 is turned on. This on operation causes the voltage Va from the power supply circuit 6 to
The CPU 3 is reset in the same way as at the time of startup, the CPU 3 is initialized, and the same operation as when the power supply circuit 6 is connected to the battery is repeated.

このように本実施例によれば、CPU3にラッチアップ
が生じると、自動的にCPU3への電源供給は断たれ、
ラッチアップ現象は解消される。
According to this embodiment, when latch-up occurs in the CPU 3, the power supply to the CPU 3 is automatically cut off.
The latch-up phenomenon is eliminated.

このため、従来のように、ラッチアップによってバッテ
リが放電してしまうということはなくなる。
Therefore, unlike the conventional case, the battery does not discharge due to latch-up.

さらに、自動的にCPU3への電源供給が再開されるた
め、自動車の運転手には何の配慮も要せず、煩わしさが
ない。
Furthermore, since the power supply to the CPU 3 is automatically resumed, the driver of the car does not need to take any precautions and is free from any inconvenience.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、常時バッテリに接続され
た電源回路の出力電流を検出し所定の電流値以上になる
と信号を出力する電流検出回路と、この電流検出口路を
介してマイクロプロセッサに供給される電源回路の出力
電流をスイッチングするスイッチング回路と、電流検出
回路で過電流を検出した場合にスイッチング回路を所定
時間だけオフ制御する電源供給停止回路とを備えたこと
により、マイクロプロセッサにラッチアップ現象が生じ
ると電流検出回路により過電流が検出され、電源供給停
止回路によってスイッチング回路は所定時間オフ制御さ
れてマイクロプロセッサへの電源供給は所定時間だけ停
止される。
As explained above, the present invention includes a current detection circuit that detects the output current of a power supply circuit that is constantly connected to a battery, and outputs a signal when the current exceeds a predetermined current value, and a current detection circuit that outputs a signal when the current exceeds a predetermined current value. It is equipped with a switching circuit that switches the output current of the supplied power supply circuit, and a power supply stop circuit that turns off the switching circuit for a predetermined period of time when an overcurrent is detected by the current detection circuit. When the power-up phenomenon occurs, the current detection circuit detects an overcurrent, and the power supply stop circuit turns off the switching circuit for a predetermined period of time, thereby stopping power supply to the microprocessor for a predetermined period of time.

このため、マイクロプロセ・ツサにラッチアップ現象が
生じても、従来のようにバッテリが放電してしまって自
動車の再始動時に電子機器が動作しなくなるという課題
は解消されるという効果を有する。
Therefore, even if a latch-up phenomenon occurs in the microprocessor, the conventional problem of the battery being discharged and the electronic equipment not operating when the vehicle is restarted can be solved.

さらに、マイクロプロセッサへの電源供給は自動的に再
開されるため、自動車の運転手には何ら配慮を要せず、
煩わしさがないという効果も有する。
Furthermore, the power supply to the microprocessor is automatically resumed, so there is no need for the driver of the car to take any precautions.
It also has the effect of being hassle-free.

TR2・・・トランジスタ。TR2...Transistor.

特許出願人  本田技研工業株式会社 代理人弁理士   長谷用  芳  樹間      
   寺   嶋   史   朗
Patent Applicant Honda Motor Co., Ltd. Representative Patent Attorney Yoshiki Hase
Fumiaki Terashima

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例による回路構成を表すブロッ
ク図、第2図は従来の回路構成を表すブロック図である
FIG. 1 is a block diagram showing a circuit configuration according to an embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional circuit configuration.

Claims (1)

【特許請求の範囲】[Claims] 常時バッテリに接続されたバックアップ用の電源回路の
出力電流を検出し所定の電流値以上になると信号を出力
する電流検出回路と、この電流検出回路を介してマイク
ロプロセッサに供給される前記電源回路からの出力電流
をスイッチングするスイッチング回路と、前記電流検出
回路で過電流を検出した場合に前記スイッチング回路を
所定時間だけオフ制御する電源供給停止回路とを備えた
ことを特徴とするバッテリ電源供給回路。
A current detection circuit that detects the output current of a backup power supply circuit that is constantly connected to the battery and outputs a signal when the current exceeds a predetermined current value, and the power supply circuit that supplies the microprocessor with the current through this current detection circuit. A battery power supply circuit comprising: a switching circuit that switches the output current of the battery; and a power supply stop circuit that controls the switching circuit to be turned off for a predetermined time when the current detection circuit detects an overcurrent.
JP678589A 1989-01-13 1989-01-13 Battery power supply circuit Pending JPH02188131A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP678589A JPH02188131A (en) 1989-01-13 1989-01-13 Battery power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP678589A JPH02188131A (en) 1989-01-13 1989-01-13 Battery power supply circuit

Publications (1)

Publication Number Publication Date
JPH02188131A true JPH02188131A (en) 1990-07-24

Family

ID=11647828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP678589A Pending JPH02188131A (en) 1989-01-13 1989-01-13 Battery power supply circuit

Country Status (1)

Country Link
JP (1) JPH02188131A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998009361A1 (en) * 1996-08-29 1998-03-05 Rohm Co., Ltd. Power supply

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998009361A1 (en) * 1996-08-29 1998-03-05 Rohm Co., Ltd. Power supply
US5914586A (en) * 1996-08-29 1999-06-22 Rohm Co., Ltd. Power supply

Similar Documents

Publication Publication Date Title
EP0184758B1 (en) Vehicle height adjusting device
EP0867001B1 (en) System for reducing current consumption of a microcontroller
JPH05500427A (en) microprocessor alarm circuit device
JPH07160666A (en) Reset device for microcomputer
US20050283304A1 (en) Engine control circuit
US6084384A (en) Power supply circuit with auxiliary constant voltage circuit inhibit feature
US5229745A (en) Oil pressure alarm device for motor vehicle
US5986442A (en) Load drive device having short-circuit protection function
JPH02188131A (en) Battery power supply circuit
JPH02188130A (en) Battery power supply circuit
JP3535520B2 (en) Reset circuit
JP2002078239A (en) Power unit for vehicle
US7124005B2 (en) Electronic control unit having hold circuit and method therefor
JP2571589Y2 (en) Watchdog detection control circuit
KR0181318B1 (en) Power fault monitoring circuit with microprocess reset
JPS609285B2 (en) Power supply stop delay circuit for microcomputer
JP2001352675A (en) Power supply device for on-board computing equipment
JP2809840B2 (en) Battery power supply circuit
US5166661A (en) Automobile alarm system with noise reduction function
JP3488757B2 (en) Power supply circuit for electronic equipment
JP2565018Y2 (en) Power circuit
JP2555459B2 (en) Power control device
KR900000848Y1 (en) Power down detection circuit of automobile
JP2522689Y2 (en) Computer voltage monitoring circuit
JPH0143650Y2 (en)