JP2809840B2 - Battery power supply circuit - Google Patents

Battery power supply circuit

Info

Publication number
JP2809840B2
JP2809840B2 JP2215326A JP21532690A JP2809840B2 JP 2809840 B2 JP2809840 B2 JP 2809840B2 JP 2215326 A JP2215326 A JP 2215326A JP 21532690 A JP21532690 A JP 21532690A JP 2809840 B2 JP2809840 B2 JP 2809840B2
Authority
JP
Japan
Prior art keywords
current
power supply
supply circuit
battery
backup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2215326A
Other languages
Japanese (ja)
Other versions
JPH04101636A (en
Inventor
進 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2215326A priority Critical patent/JP2809840B2/en
Publication of JPH04101636A publication Critical patent/JPH04101636A/en
Application granted granted Critical
Publication of JP2809840B2 publication Critical patent/JP2809840B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はバッテリからの電源を電子部品等に供給する
バッテリ電源供給回路に関し、特に、ICがラッチアップ
した場合にバッテリが放電してしまうことを防止するバ
ッテリ電源供給回路に関する。
Description: TECHNICAL FIELD The present invention relates to a battery power supply circuit for supplying power from a battery to electronic components and the like, and more particularly, to discharging of a battery when an IC is latched up. The present invention relates to a battery power supply circuit for preventing the occurrence of power.

(従来技術) 従来、この種のバッテリ電源供給回路としては、例え
ば、自動車に使用されるものとして、第2図のブロック
図に示されるものがある。
(Prior Art) Conventionally, as a battery power supply circuit of this type, there is a circuit shown in the block diagram of FIG. 2 for use in an automobile.

同図において、常時バッテリに接続されたバックアッ
プ用の電源回路6の出力電流は、電流検出回路11および
トランジスタTR2を介してCPU3へバックアップ用の電源
として供給される。この出力電流の大きさは電流検出回
路11において検出され、予め定められた所定の電流値以
上になると、抵抗R11が接続された端子への出力信号が
“L"レベルになる。
In the figure, the output current of the backup power supply circuit 6 constantly connected to the battery is supplied to the CPU 3 as a backup power supply via the current detection circuit 11 and the transistor TR2. The magnitude of the output current is detected by the current detection circuit 11, and when the magnitude of the output current exceeds a predetermined current value, the output signal to the terminal to which the resistor R11 is connected becomes "L" level.

また、電源供給監視回路12は、RSフリップフロップ態
様に接続されたナンド(NAND)回路13、14、およびNOT
回路15、16から構成される。
Further, the power supply monitoring circuit 12 includes NAND (NAND) circuits 13 and 14 and a NOT
It is composed of circuits 15 and 16.

電流検出回路11から抵抗R11への出力信号は、抵抗R11
およびコンデンサC3から構成される積分回路により積分
され、積分された信号Aは電源供給監視回路12のNAND回
路13に入力される。一方、動作用電源回路8から出力さ
れる信号BはNOT回路15に入力される。
The output signal from the current detection circuit 11 to the resistor R11 is
The integrated signal A is integrated by an integrating circuit including the capacitor C3 and the integrated signal A is input to the NAND circuit 13 of the power supply monitoring circuit 12. On the other hand, the signal B output from the operating power supply circuit 8 is input to the NOT circuit 15.

このように入力された信号A、Bは以下の第1表に示
される真理値表にしたがってNOT回路16から信号Cとな
って出力される。
The signals A and B thus input are output as signals C from the NOT circuit 16 in accordance with the truth table shown in Table 1 below.

このようにして出力された信号Cは、抵抗R12を介し
てトランジスタTR2のベースに入力されると共に、抵抗R
13およびコンデンサC4から構成される積分回路に入力さ
れる。積分された信号はCPU3のポート端子P2に入力され
る。
The signal C output in this manner is input to the base of the transistor TR2 via the resistor R12 and
13 and input to an integrating circuit composed of a capacitor C4. The integrated signal is input to port terminal P2 of CPU3.

また、CPU3のリセット端子RにはトランジスタTR3の
コレクタが接続されており、この端子Rは動作用電源回
路8による電圧Vbの立ち上がり時に所定の時間だけ“H"
レベルになり、CPU3にリセットがかかるものとなってい
る。なお、R15、R16はそれぞれベース抵抗、コレクタ抵
抗である。
The collector of the transistor TR3 is connected to the reset terminal R of the CPU 3, and this terminal R is set to "H" for a predetermined time when the voltage Vb rises by the operating power supply circuit 8.
Level, and CPU3 is reset. R15 and R16 are a base resistance and a collector resistance, respectively.

このような構成において、先ず、バックアップ用電源
回路6にバッテリを接続すると、電源回路6からは5Vの
安定化された電圧Vaが出力される。また、電流検出回路
11の抵抗R11への出力信号も“H"レベルとなるが、抵抗R
11とC3とによる積分回路のために接続当初の信号Aは
“L"レベルとなる。これは監視回路12の出力信号Cが
“H"レベルとなるように初期設定するためである。
In such a configuration, first, when a battery is connected to the backup power supply circuit 6, the power supply circuit 6 outputs a stabilized voltage Va of 5V. Also, the current detection circuit
The output signal to the 11th resistor R11 also becomes “H” level,
The signal A at the beginning of connection becomes "L" level due to the integration circuit of 11 and C3. This is for initial setting so that the output signal C of the monitoring circuit 12 becomes "H" level.

この時、信号Bは“L"レベルにあるため監視回路12の
入力状態は第1表の状態に相当し、信号Cは“H"レベ
ルとなる。
At this time, since the signal B is at the "L" level, the input state of the monitoring circuit 12 corresponds to the state shown in Table 1, and the signal C becomes the "H" level.

その後、所定時間後に信号Aが“L"レベルから“H"レ
ベルになるが、監視回路12の入力状態は第1表の状態
に相当し、信号Cは“H"レベルを保持するのでトランジ
スタTR2はオフ状態である。したがって、バックアップ
用電源回路6のバッテリへの接続時にはCPU3へ電流が供
給されず、バッテリの消費電流は電源供給監視回路12等
によって消費される僅かな電流となる。
Thereafter, after a predetermined time, the signal A changes from the "L" level to the "H" level. Is off. Therefore, no current is supplied to the CPU 3 when the backup power supply circuit 6 is connected to the battery, and the current consumption of the battery is a small current consumed by the power supply monitoring circuit 12 and the like.

次に、バックアップ用電源回路6のバッテリへの接続
後にイグニッションキースイッチをオン操作すると、動
作用電源回路8からは5Vに安定化された電圧Vbが出力さ
れてIC1、IC2等へ供給される。また、電圧Vbの立ち上が
りによって監視回路12の入力状態は第1表の状態に相
当するようになり、出力信号Cは“L"レベルになるので
トランジスタTR2はオン状態になる。
Next, when the ignition key switch is turned on after the backup power supply circuit 6 is connected to the battery, the operation power supply circuit 8 outputs a voltage Vb stabilized at 5 V and supplies it to IC1, IC2, and the like. Further, the input state of the monitoring circuit 12 becomes equivalent to the state shown in Table 1 by the rise of the voltage Vb, and the output signal C becomes "L" level, so that the transistor TR2 is turned on.

このため、CPU3へはバックアップ用電源回路6および
電流検出回路11を介してバッテリから電流が供給され
る。また、これと共に出力信号Cは抵抗R13およびコン
デンサC4による積分回路の時定数により定まる所定時間
だけ遅延されてCPU3のポート端子P2を“L"レベルにす
る。
Therefore, a current is supplied to the CPU 3 from the battery via the backup power supply circuit 6 and the current detection circuit 11. At the same time, the output signal C is delayed by a predetermined time determined by the time constant of the integrating circuit including the resistor R13 and the capacitor C4, and the port terminal P2 of the CPU 3 is set to the "L" level.

また、動作用電源回路8がバッテリに接続されて電圧
Vbが確立される際には、トランジスタTR3は抵抗14、コ
ンデンサC5の積分回路の時定数になり定まる所定時間だ
けオン状態となり、CPU3のリセット端子Rには所定時間
だけ“H"レベル信号が入力される。CPU3はこの“H"レベ
ル信号でリセットされ、その後“L"レベルになると記憶
されたプログラムの実行を開始する。なお、抵抗R14、
コンデンサC5による積分回路の時定数は、抵抗R13、コ
ンデンサC4による積分回路の時定数よりも小さく設定さ
れており、このため、CPU3のリセット端子Rへのリセッ
トはポート端子P2の“L"レベル変化よりも早く行われ
る。
The operating power supply circuit 8 is connected to a
When Vb is established, the transistor TR3 is turned on for a predetermined time determined by the time constant of the integrating circuit of the resistor 14 and the capacitor C5, and an “H” level signal is input to the reset terminal R of the CPU 3 for a predetermined time. Is done. The CPU 3 is reset by this “H” level signal, and then starts executing the stored program when it becomes “L” level. Note that the resistor R14,
The time constant of the integrating circuit formed by the capacitor C5 is set to be smaller than the time constant of the integrating circuit formed by the resistor R13 and the capacitor C4. Therefore, the reset to the reset terminal R of the CPU 3 is performed by changing the “L” level of the port terminal P2. Done earlier.

プログラムの実行が開始されると、CPU3は直ぐにポー
ト端子P2の状態を読み込むが、信号Cの“L"レベル変化
は上述したように積分回路により遅延されているため、
CPU3は“H"レベルを読み込むことになる。このため、CP
U3はバックアップ用電源回路6がバッテリに接続された
直後の初期リセット状態であると判定し、CPU3の内部RA
Mをクリアするイニシャライズ処理を実行してから所定
の処理へ移行する。
When the execution of the program is started, the CPU 3 immediately reads the state of the port terminal P2. However, since the “L” level change of the signal C is delayed by the integration circuit as described above,
The CPU 3 reads "H" level. For this reason, CP
U3 determines that it is in the initial reset state immediately after the backup power supply circuit 6 is connected to the battery, and the internal RA of the CPU 3
After executing an initialization process for clearing M, the process proceeds to a predetermined process.

次に、イグニッションキースイッチがオフ操作される
と動作用電源回路8とバッテリとの接続は断たれ、電源
回路8から出力されていた電圧Vbは低下してIC1、IC2等
への電源供給は停止する。
Next, when the ignition key switch is turned off, the connection between the operation power supply circuit 8 and the battery is cut off, the voltage Vb output from the power supply circuit 8 decreases, and the power supply to IC1, IC2, etc. stops. I do.

また、この時の監視回路12の入力信号Bは“L"レベル
になるが、入力信号Aは“H"レベルであるので、監視回
路12の入力状態は第1表のの状態に相当する。従って
出力信号Cは変化せずに“L"レベルであり、CPU3へのバ
ックアップ用の電源供給は継続して行われる。
At this time, the input signal B of the monitoring circuit 12 becomes "L" level, but since the input signal A is at "H" level, the input state of the monitoring circuit 12 corresponds to the state shown in Table 1. Therefore, the output signal C remains at the “L” level without change, and the backup power supply to the CPU 3 is continuously performed.

また、電圧Vbの低下はポート端子P1のレベルが“L"レ
ベルになることによりCPU3へ伝えられ、CPU3はこの“L"
レベルを検出すると、その動作モードを低消費電力モー
ドであるパワーダウンモードにする。このため、バッテ
リからの供給電流はCPU3の内部RAMのデータの保持のみ
に消費されるようになり、バッテリ電源の節約が図られ
る。
The decrease in the voltage Vb is transmitted to the CPU 3 when the level of the port terminal P1 becomes “L” level.
When the level is detected, the operation mode is set to the power down mode which is a low power consumption mode. For this reason, the supply current from the battery is consumed only for holding the data in the internal RAM of the CPU 3, thereby saving the battery power.

次に、再度イグニッションキースイッチがオン操作さ
れると、動作用電源回路8からは電圧Vbが再度出力され
るようになり、IC1、IC2等への電源供給が再開される。
この時、入力信号A、Bは共に“H"レベルとなり、監視
回路12の入力状態は第1表のの状態に相当する。従っ
て出力信号Cは変化せずに“L"レベルのままである。こ
のため、CPU3へはバックアップ用電源回路6から電流が
供給され続け、内部RAMのデータは保持され続ける。
Next, when the ignition key switch is turned on again, the voltage Vb is output again from the operating power supply circuit 8, and the power supply to IC1, IC2, etc. is restarted.
At this time, the input signals A and B both become "H" level, and the input state of the monitoring circuit 12 corresponds to the state shown in Table 1. Therefore, the output signal C does not change and remains at the “L” level. For this reason, the current is continuously supplied to the CPU 3 from the backup power supply circuit 6, and the data in the internal RAM is maintained.

また、このイグニッションキースイッチのオン操作の
直後には、前述したようにトランジスタTR3によりCPU3
にリセットがかかるため、CPU3はパワーダウンモードか
ら復活して動作を開始し、ポート端子P2に状態を読み込
む。このとき、ポート端子P2は“L"レベルにあるため、
CPU3はトランジスタTR2が継続してオン状態であったと
判断し、今回のイグニッションキースイッチの操作はバ
ックアップ用電源回路6がバッテリに接続された直後の
初期時のものでないことを知る。
Immediately after the ignition key switch is turned on, the CPU TR3 is turned on by the transistor TR3 as described above.
Is reset, the CPU 3 resumes operation from the power-down mode, starts operation, and reads the state to the port terminal P2. At this time, since the port terminal P2 is at the “L” level,
The CPU 3 determines that the transistor TR2 has been continuously turned on, and knows that the current operation of the ignition key switch is not the initial operation immediately after the backup power supply circuit 6 is connected to the battery.

このため、内部RAMデータの状態を保持する必要を知
り、内部RAMデータのイニシャライズ処理は行わずに内
部RAMデータをそのままの状態に保って所定の処理を再
開する。
For this reason, it is necessary to keep the state of the internal RAM data, and the internal RAM data is not initialized, and the internal RAM data is kept as it is, and a predetermined process is restarted.

そして、引き続くイグニッションキースイッチのオン
・オフ操作によって以上の動作が繰り返される。つま
り、キースイッチのオフ時にはIC1、IC2等への電源供給
は停止されると共にCPU3はパワーダウンモードとなり、
バッテリの消費電流は低減され、しかも、CPU3の内部RA
Mデータは保持され続ける。
The above operation is repeated by the subsequent on / off operation of the ignition key switch. In other words, when the key switch is turned off, the power supply to IC1, IC2, etc. is stopped, and the CPU 3 enters the power down mode.
Battery current consumption is reduced, and the internal RA
M data continues to be retained.

また、キースイッチがオン時には、CPU3は保持された
内部RAMデータを用いながら所定処理を実行する。
When the key switch is turned on, the CPU 3 executes a predetermined process using the held internal RAM data.

このような状態において、何んらかの原因、例えば外
部からのノイズが印加されることによってCPU3にラッチ
アップ現象が生じると、バックアップ用電源回路6を介
するバッテリからの供給電流が増大して過電流を生じ、
この過電流は電流検出回路11により検出される。電流検
出回路11はこの過電流を検出すると、抵抗R11への出力
信号を“L"レベルに変化させ、この“L"レベル変化は遅
延されて信号Aに伝えられる。
In such a state, if a latch-up phenomenon occurs in the CPU 3 due to some cause, for example, application of external noise, the supply current from the battery via the backup power supply circuit 6 increases, resulting in excessive current. Produce a current,
This overcurrent is detected by the current detection circuit 11. When the current detection circuit 11 detects this overcurrent, it changes the output signal to the resistor R11 to "L" level, and this "L" level change is delayed and transmitted to the signal A.

なお、ラッチアップ現象が検出されて信号Aが“L"レ
ベルに変化しても信号Cは“H"レベルを維持するために
過電流は引き続いて流れるが、イグニッションキースイ
ッチがオン状態では、通常オルタネータが十分な電力を
発電しているために、バッテリが放電してしまうことは
ない。
Note that, even if the latch-up phenomenon is detected and the signal A changes to the “L” level, the overcurrent continues to flow because the signal C maintains the “H” level. Since the alternator is generating sufficient power, the battery will not be discharged.

そして、イグニッションキースイッチをオフ操作する
と動作用電源回路8から出力されていた電圧Vbが低下
し、入力信号Bは“L"レベルになる。したがって、この
時の監視回路12の入力状態は第1表のの状態になるの
で出力信号Cが“H"レベルとなる。その結果、TR2がオ
フ状態となってCPU3への電源供給は断たれ、CPU3のラッ
チアップ現象が解消されると共に、バッテリからの供給
電流は僅かとなる。したがって、CPU3のラッチアップ時
にバッテリが放電してしまうこともない。
Then, when the ignition key switch is turned off, the voltage Vb output from the operating power supply circuit 8 decreases, and the input signal B becomes "L" level. Therefore, the input state of the monitoring circuit 12 at this time is as shown in Table 1, and the output signal C becomes "H" level. As a result, the TR2 is turned off, the power supply to the CPU 3 is cut off, the latch-up phenomenon of the CPU 3 is eliminated, and the supply current from the battery becomes small. Therefore, the battery is not discharged when the CPU 3 latches up.

また、再度イグニッションキースイッチがオン操作さ
れると、CPU3のラッチアップ現象は解消されているの
で、バックアップ用電源回路6をバッテリへ接続する初
期時と同様にしてCPU3は動作を開始し、所定の処理を行
うことになる。
Further, when the ignition key switch is turned on again, the latch-up phenomenon of the CPU 3 has been eliminated, so that the CPU 3 starts operating in the same manner as in the initial state when the backup power supply circuit 6 is connected to the battery, and the predetermined operation is started. Processing will be performed.

このような構成によれば、CPU3のラッチアップ現象は
電流検出回路11により過電流として検出され、引き続い
てイグニッションキースイッチがオフ操作されると動作
用電源回路8の出力は低下し、トランジスタTR2はオフ
される。
According to such a configuration, the latch-up phenomenon of the CPU 3 is detected as an overcurrent by the current detection circuit 11, and when the ignition key switch is subsequently turned off, the output of the operation power supply circuit 8 decreases, and the transistor TR2 is turned off. Turned off.

したがって、CPU3にラッチアップ現象が生じるとバッ
テリからCPU3への電流供給が断たれ、ラッチアップ現象
によってバッテリが放電してしまうことがない。
Therefore, when a latch-up phenomenon occurs in the CPU 3, the current supply from the battery to the CPU 3 is cut off, and the battery does not discharge due to the latch-up phenomenon.

(発明が解決しようとする課題) 上記した従来技術では、電流検出回路11が、少なくと
も電流検出抵抗、差動増幅器、比較回路等の構成
要素を必要とするために回路構成が複雑となり、装置の
小形化、高信頼性化が困難であるという問題があった。
(Problems to be Solved by the Invention) In the above-described conventional technology, the circuit configuration becomes complicated because the current detection circuit 11 requires at least components such as a current detection resistor, a differential amplifier, and a comparison circuit. There is a problem that it is difficult to reduce the size and increase the reliability.

さらに、電源供給監視回路12も多数のデジタルICを必
要とするため、これが装置の小形化、高信頼性化を妨げ
るという問題があった。
Furthermore, since the power supply monitoring circuit 12 also requires a large number of digital ICs, there is a problem that this hinders miniaturization and high reliability of the device.

本発明の目的は、上記した問題点を解決して、小型か
つ簡単な構成で、信頼性の高いバッテリ電源供給回路を
提供することにある。
An object of the present invention is to solve the above-mentioned problems and to provide a highly reliable battery power supply circuit with a small and simple configuration.

(課題を解決するための手段) 上記した目的を達成するために、本発明では、バック
アップ電流を出力するバックアップ用電源回路と、バッ
クアップ用電源回路とマイクロプロセッサとの間に直列
接続され、制御信号に応答して閉じられるスイッチング
手段と、バックアップ用電源回路とマイクロプロセッサ
との間に直列接続され、バックアップ電流に応じて出力
電圧を降下させる抵抗体と、イグニッションキースイッ
チのオン操作によりバッテリに接続され、バッテリから
の電流をマイクロプロセッサおよびその周辺回路装置に
出力する動作用電源回路と、前記抵抗体の出力電圧に応
じた電流を、動作用電源回路からの出力電流に加算する
手段と、前記加算された和電流が予定値以上であると前
記制御信号を発生する制御信号発生手段とを具備し、前
記制御信号発生手段は、前記和電流が予定値未満である
と制御信号の発生を停止して前記スイッチング手段を開
き、マイクロプロセッサへのバックアップ電流の供給を
禁止するようにした点に特徴がある。
(Means for Solving the Problems) In order to achieve the above object, according to the present invention, a backup power supply circuit for outputting a backup current, a series connection between the backup power supply circuit and the microprocessor, and a control signal A switching means that is closed in response to the power supply, a resistor that is connected in series between the backup power supply circuit and the microprocessor, reduces the output voltage according to the backup current, and is connected to the battery by turning on an ignition key switch. An operation power supply circuit for outputting a current from a battery to a microprocessor and its peripheral circuit device; a means for adding a current corresponding to an output voltage of the resistor to an output current from the operation power supply circuit; Control signal generating means for generating the control signal when the sum current is equal to or greater than a predetermined value. Wherein the control signal generating means stops generating a control signal when the sum current is less than a predetermined value, opens the switching means, and inhibits supply of a backup current to the microprocessor. There are features.

(作用) 上記した構成によれば、マイクロプロセッサにラッチ
アップ現象が生じて大きなバックアップ電流が流れる
と、抵抗体による電圧降下によって抵抗体の出力電圧に
応じた電流がほぼ零となる。
(Operation) According to the above configuration, when a large backup current flows due to a latch-up phenomenon occurring in the microprocessor, a current corresponding to the output voltage of the resistor becomes substantially zero due to a voltage drop by the resistor.

したがって、引き続いてイグニッションキースイッチ
がオフ操作されると和電流がほぼ零となるので、制御信
号発生手段は制御信号の出力を停止してバックアップ用
電源回路からマイクロプロセッサへのバックアップ電流
の供給を禁止する。
Therefore, when the ignition key switch is subsequently turned off, the sum current becomes substantially zero, so that the control signal generation means stops outputting the control signal and inhibits the supply of the backup current from the backup power supply circuit to the microprocessor. I do.

(実施例) 次に本発明について図面を参照して以下に詳述する。(Example) Next, the present invention will be described in detail below with reference to the drawings.

第1図は本発明の一実施例を表すブロック図であり、
第2図と同一の符号は同一または同等部分を表している
ので、その説明は省略する。
FIG. 1 is a block diagram showing an embodiment of the present invention.
Since the same reference numerals as those in FIG. 2 indicate the same or equivalent parts, the description thereof will be omitted.

同図において、常時バッテリに接続されたバックアッ
プ用の電源回路6の出力電流は、抵抗R20を介してトラ
ンジスタTR2にエミッタ電流として入力される。トラン
ジスタTR2のコレクタ電流はCPU3へバックアップ用の電
流として供給されると共に、ダイオードD2および抵抗R2
1を介してトランジスタTR4のベースに供給される。
In the figure, the output current of the backup power supply circuit 6 constantly connected to the battery is input to the transistor TR2 via the resistor R20 as the emitter current. The collector current of the transistor TR2 is supplied to the CPU 3 as a backup current, while the diode D2 and the resistor R2
The signal is supplied to the base of the transistor TR4 via 1.

また、トランジスタTR4のベースには、動作用電源回
路8の出力電流が、ダイオードD1および抵抗R22を介し
てさらに供給され、TR4のコレクタにはトランジスタTR2
のベース電流が入力される。
The output current of the operating power supply circuit 8 is further supplied to the base of the transistor TR4 via the diode D1 and the resistor R22, and the collector of the transistor TR2 is supplied to the collector of the transistor TR4.
Is input.

このような構成において、本装置の動作について以下
に詳述する。
In such a configuration, the operation of the present apparatus will be described in detail below.

先ず、バックアップ用電源回路6にバッテリを接続す
ると、バッテリから出力された12Vの供給電圧は5Vの安
定化された電圧Vaに変換されて出力される。
First, when a battery is connected to the backup power supply circuit 6, a 12V supply voltage output from the battery is converted into a 5V stabilized voltage Va and output.

このとき、動作用電源回路8の出力電圧は0Vであるた
めトランジスタTR4にはベース電流が供給されず、TR4は
オフ状態である。また、トランジスタTR4がオン状態と
ならない限りトランジスタTR2のベース電位は“H"レベ
ルを維持し、ベース〜エミッタ間には電位差が生じない
ためにトランジスタTR2はオフ状態にある。従って、バ
ックアップ用電源回路6のバッテリへの接続時にはCPU3
へは電源が供給されず、バッテリの消費電流は僅かなも
のである。
At this time, since the output voltage of the operating power supply circuit 8 is 0 V, no base current is supplied to the transistor TR4, and the transistor TR4 is off. Unless the transistor TR4 is turned on, the base potential of the transistor TR2 is maintained at the "H" level. Since no potential difference occurs between the base and the emitter, the transistor TR2 is off. Therefore, when the backup power supply circuit 6 is connected to the battery, the CPU 3
Is not supplied with power, and the current consumption of the battery is very small.

次に、バックアップ用電源回路6のバッテリへの接続
後にイグニッションキースイッチをオン操作すると、動
作用電源回路8へバッテリから電源が供給され、電源回
路8からは5Vに安定化された電圧Vbが出力されてIC1、I
C2等へ供給される。
Next, when the ignition key switch is turned on after the backup power supply circuit 6 is connected to the battery, power is supplied from the battery to the operation power supply circuit 8, and the voltage Vb stabilized at 5 V is output from the power supply circuit 8. Being IC1, I
Supplied to C2 etc.

また、電圧Vbの立ち上がりによって、ダイオードD1、
抵抗R22を介してトランジスタTR4にベース電流が供給さ
れるのでTR4がオン状態となる。従って、トランジスタT
R2のベース電位は低下してベース〜エミッタ間には電位
差が生じ、ベース電流が流れてトランジスタTR2はオン
状態となる。
Also, the rise of the voltage Vb causes the diode D1,
Since the base current is supplied to the transistor TR4 via the resistor R22, the transistor TR4 is turned on. Therefore, the transistor T
The base potential of R2 drops, causing a potential difference between the base and the emitter, causing a base current to flow, turning on the transistor TR2.

このため、CPU3へはバックアップ用電源回路6および
抵抗20を介してバッテリから電源が供給される。このと
き、抵抗R20によって生じる電圧降下が、例えば0.1V程
度となるようにその抵抗値を設定すれば、CPU3の動作電
圧は確保され、その動作に不都合が生じることはない。
Therefore, power is supplied to the CPU 3 from the battery via the backup power supply circuit 6 and the resistor 20. At this time, if the resistance value is set so that the voltage drop caused by the resistor R20 is, for example, about 0.1 V, the operating voltage of the CPU 3 is ensured, and no inconvenience occurs in the operation.

また、このときTR4にはコレクタ電流が流れるので、
抵抗R13およびコンデンサC4による積分回路の時定数に
より定まる所定時間だけ遅延されてCPU3のポート端子P2
が“L"レベルになる。
At this time, a collector current flows through TR4.
The port terminal P2 of CPU3 is delayed by a predetermined time determined by the time constant of the integrating circuit by the resistor R13 and the capacitor C4.
Becomes “L” level.

また、動作用電源回路8がバッテリに接続されて電圧
Vbが確立される際には、トランジスタTR3は抵抗14、コ
ンデンサC5の積分回路の時定数により定まる所定時間だ
けオン状態となり、CPU3のリセット端子Rには所定時間
だけ“H"レベルの信号が入力される。
The operating power supply circuit 8 is connected to a
When Vb is established, the transistor TR3 is turned on for a predetermined time determined by the time constant of the integrating circuit of the resistor 14 and the capacitor C5, and an “H” level signal is input to the reset terminal R of the CPU 3 for a predetermined time. Is done.

CPU3はこの“H"レベル信号を検出すると、記憶された
プログラムの実行を開始する。なお、抵抗R14、コンデ
ンサC5による積分回路の時定数は、抵抗R13、コンデン
サC4による積分回路の時定数よりも小さく設定されてお
り、このため、CPU3のリセット端子Rへのリセットはポ
ート端子P2の“L"レベル変化よりも早く行われる。
When detecting the "H" level signal, the CPU 3 starts executing the stored program. The time constant of the integrating circuit formed by the resistor R14 and the capacitor C5 is set to be smaller than the time constant of the integrating circuit formed by the resistor R13 and the capacitor C4. This is performed earlier than the “L” level change.

プログラムの実行が開始されると、CPU3は直ぐにポー
ト端子P2の状態を読み込むが、トランジスタTR4のコレ
クタ電位の“L"レベル変化は上述したように積分回路に
より遅延されているため、CPU3は“H"レベルを読み込む
ことになる。このため、CPU3はバックアップ用電源回路
6がバッテリに接続された直後の初期リセット状態であ
ると判定し、CPU3の内部RAMをクリアするイニシャライ
ズ処理を実行してから所定の処理に移行する。
When the execution of the program is started, the CPU 3 immediately reads the state of the port terminal P2. However, since the change in the “L” level of the collector potential of the transistor TR4 has been delayed by the integration circuit as described above, the CPU 3 "The level will be read. For this reason, the CPU 3 determines that it is in the initial reset state immediately after the backup power supply circuit 6 is connected to the battery, executes an initialization process for clearing the internal RAM of the CPU 3, and then proceeds to a predetermined process.

次に、イグニッションキースイッチがオフ操作される
と動作用電源回路8とバッテリとの接続は断たれ、電源
回路8から出力されていた電圧Vbは低下してIC1、IC2等
への電源供給は停止する。
Next, when the ignition key switch is turned off, the connection between the operation power supply circuit 8 and the battery is cut off, the voltage Vb output from the power supply circuit 8 decreases, and the power supply to IC1, IC2, etc. stops. I do.

このとき、トランジスタTR2がオン状態であるために
ダイオードD2、抵抗R21を介してトランジスタTR4にはベ
ース電流が供給され続けるのでTR4はオン状態を維持す
る。したがって、トランジスタTR2もオン状態を維持
し、CPU3へのバックアップ用の電源供給は継続して行わ
れる。
At this time, since the transistor TR2 is on, the base current continues to be supplied to the transistor TR4 via the diode D2 and the resistor R21, so that the transistor TR4 remains on. Therefore, the transistor TR2 also maintains the ON state, and the backup power supply to the CPU 3 is continuously performed.

また、電圧Vbの低下はポート端子P1のレベルが“L"レ
ベルになることによりCPU3へ伝えられ、CPU3はこの“L"
レベルを検出すると、その動作モードを低消費電力モー
ドであるパワーダウンモードにする。このため、バッテ
リからの供給電流はCPU3の内部RAMのデータの保持のみ
に消費されるようになり、バッテリ電源の節約が図られ
る。
The decrease in the voltage Vb is transmitted to the CPU 3 when the level of the port terminal P1 becomes “L” level.
When the level is detected, the operation mode is set to the power down mode which is a low power consumption mode. For this reason, the supply current from the battery is consumed only for holding the data in the internal RAM of the CPU 3, thereby saving the battery power.

次に、再度イグニッションキースイッチがオン操作さ
れると、動作用電源回路8とバッテリとの接続が復活
し、電源回路8からは電圧Vbが再度出力されるようにな
り、IC1、IC2等への電源供給が再開される。
Next, when the ignition key switch is turned on again, the connection between the operation power supply circuit 8 and the battery is restored, and the voltage Vb is output again from the power supply circuit 8, and the voltage to the IC1, IC2, etc. Power supply is resumed.

この時、ダイオードD1、抵抗R22を介してトランジス
タTR4にベース電流が再び供給されるが、トランジスタT
R4にはダイオードD2、抵抗R21を介してベース電流が供
給され続けていたのでTR4はオン状態を維持しており、C
PU3へはバックアップ用電源回路6から電源が供給され
続けて内部RAMのデータは保持されている。
At this time, the base current is supplied again to the transistor TR4 via the diode D1 and the resistor R22, but the transistor T4
Since the base current was continuously supplied to R4 via the diode D2 and the resistor R21, TR4 maintained the on state, and C
Power is continuously supplied to the PU3 from the backup power supply circuit 6, and the data in the internal RAM is held.

また、このイグニッションキースイッチのオン操作の
直後には、前述したようにトランジスタTR3によりCPU3
にリセットがかかるため、CPU3はパワーダウンモードか
ら復活して動作を開始し、ポート端子P2の状態を読み込
む。このとき、ポート端子P2は“L"レベルなので、CPU3
はトランジスタTR4が継続してオン状態であったと判断
し、今回のイグニッションキースイッチの操作はバック
アップ用電源回路6がバッテリに接続された直後の初期
時のものでないことを知る。
Immediately after the ignition key switch is turned on, the CPU TR3 is turned on by the transistor TR3 as described above.
Is reset, the CPU 3 resumes operation from the power-down mode, starts operation, and reads the state of the port terminal P2. At this time, since the port terminal P2 is at the “L” level, the CPU3
Determines that the transistor TR4 has been continuously turned on, and knows that the current operation of the ignition key switch is not the initial operation immediately after the backup power supply circuit 6 is connected to the battery.

このため、内部RAMデータの状態を保持する必要を知
り、内部RAMデータのイニシャライズ処理は行わずに内
部RAMデータをそのままの状態に保って所定の処理を再
開する。
For this reason, it is necessary to keep the state of the internal RAM data, and the internal RAM data is not initialized, and the internal RAM data is kept as it is, and a predetermined process is restarted.

そして、引き続くイグニッションキースイッチのオン
・オフ操作によって以上の動作が繰り返される。つま
り、キースイッチのオフ時にはIC1、IC2等への電源供給
は停止されると共にCPU3はパワーダウンモードとなり、
バッテリの消費電流は低減され、しかも、CPU3の内部RA
Mデータは保持され続ける。
The above operation is repeated by the subsequent on / off operation of the ignition key switch. In other words, when the key switch is turned off, the power supply to IC1, IC2, etc. is stopped, and the CPU 3 enters the power down mode.
Battery current consumption is reduced, and the internal RA
M data continues to be retained.

また、キースイッチがオン時には、CPU3は保持された
内部RAMデータを用いながら所定処理を実行する。
When the key switch is turned on, the CPU 3 executes a predetermined process using the held internal RAM data.

このような状態において、何んらかの原因、例えば外
部からのノイズが印加されることによってCPU3にラッチ
アップ現象が生じると、バックアップ用電源回路6を介
するバッテリからの供給電流は増大して過電流を生じ、
この過電流により抵抗20では大きな電圧降下が生じる。
この結果、トランジスタTR2のエミッタ電位およびコレ
クタ電位はほとんど0Vになってしまい、ダイオードD2、
抵抗R21を介してのトランジスタTR4へのベース電流供給
が行われなくなってしまう。
In such a state, if a latch-up phenomenon occurs in the CPU 3 due to some cause, for example, application of external noise, the supply current from the battery via the backup power supply circuit 6 increases and becomes excessive. Produce a current,
Due to this overcurrent, a large voltage drop occurs in the resistor 20.
As a result, the emitter potential and the collector potential of the transistor TR2 become almost 0 V, and the diode D2,
The base current supply to the transistor TR4 via the resistor R21 will not be performed.

そして、イグニッションキースイッチをオフ操作する
と動作用電源回路8から出力されていた電圧Vbは低下
し、ダイオードD1、抵抗22を介してのトランジスタTR4
へのベース電流供給も行われなくなってしまう。
When the ignition key switch is turned off, the voltage Vb output from the operating power supply circuit 8 decreases, and the transistor TR4 via the diode D1 and the resistor 22 is turned off.
The base current supply to the power supply is not performed.

したがって、トランジスタTR4がオフ状態となってト
ランジスタTR2のベース電位が“H"レベルになるとTR2が
オフ状態となってCPU3への電源供給は断たれる。この結
果、CPU3のラッチアップ現象が解消されると共に、バッ
テリからの供給電流も僅かなものとなり、CPU3のラッチ
アップ時にバッテリが放電してしまうこともない。
Therefore, when the transistor TR4 is turned off and the base potential of the transistor TR2 becomes "H" level, the transistor TR2 is turned off and the power supply to the CPU 3 is cut off. As a result, the latch-up phenomenon of the CPU 3 is eliminated, and the supply current from the battery becomes small, so that the battery is not discharged when the CPU 3 latches up.

また、再度イグニッションキースイッチがオン操作さ
れると、CPU3のラッチアップ現象は解消されているの
で、バックアップ用電源回路6をバッテリへ接続する初
期時と同様にしてCPU3は動作を開始し、所定の処理を行
うことになる。
Further, when the ignition key switch is turned on again, the latch-up phenomenon of the CPU 3 has been eliminated, so that the CPU 3 starts the operation in the same manner as in the initial stage of connecting the backup power supply circuit 6 to the battery, and performs the predetermined operation. Processing will be performed.

なお、上記した実施例では、抵抗R20をバックアップ
用電源回路6とトランジスタTR2との間に接続するもの
として説明したが、本発明はこれのみに限定されるもの
ではなく、TR2とCPU3との間であって、ダイオードD2へ
の分岐点よりTR2側に接続するようにしても良い。
In the embodiment described above, the resistor R20 is described as being connected between the backup power supply circuit 6 and the transistor TR2. However, the present invention is not limited to this. However, it may be connected to the TR2 side from the branch point to the diode D2.

(発明の効果) 以上の説明から明らかなように、本発明によれば、小
型かつ簡単な構成で、信頼性の高いバッテリ電源供給回
路を提供できるようになる。
(Effects of the Invention) As is clear from the above description, according to the present invention, a highly reliable battery power supply circuit with a small and simple configuration can be provided.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例による回路構成を表すブロッ
ク図、第2図は従来技術の回路構成を表すブロック図で
ある。 3……CPU、6……バックアップ用電源回路、8……動
作用電源回路、TR2、TR3、TR4……トランジスタ、D1、D
2……ダイオード
FIG. 1 is a block diagram showing a circuit configuration according to an embodiment of the present invention, and FIG. 2 is a block diagram showing a circuit configuration of the prior art. 3 ... CPU, 6 ... Backup power supply circuit, 8 ... Operation power supply circuit, TR2, TR3, TR4 ... Transistor, D1, D
2 …… Diode

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H02J 9/00 - 9/06Continuation of front page (58) Field surveyed (Int.Cl. 6 , DB name) H02J 9/00-9/06

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】常時バッテリに接続され、バックアップ電
流を出力するバックアップ用電源回路と、 バックアップ用電源回路とマイクロプロセッサとの間に
直列接続され、制御信号に応答して閉じられるスイッチ
ング手段と、 バックアップ用電源回路とマイクロプロセッサとの間に
直列接続され、バックアップ電流に応じて出力電圧を降
下させる抵抗体と、 イグニッションキースイッチのオン操作によりバッテリ
に接続され、バッテリからの電流をマイクロプロセッサ
およびその周辺回路装置に出力する動作用電源回路と、 前記抵抗体の出力電圧に応じた電流を、動作用電源回路
からの出力電流に加算する手段と、 前記加算された和電流が予定値以上であると前記制御信
号を発生する制御信号発生手段とを具備し、 前記制御信号発生手段は、前記和電流が予定値未満であ
ると制御信号の発生を停止して前記スイッチング手段を
開き、マイクロプロセッサへのバックアップ電流の供給
を禁止することを特徴とするバッテリ電源供給回路。
A backup power supply circuit which is always connected to a battery and outputs a backup current; a switching means which is connected in series between the backup power supply circuit and the microprocessor and is closed in response to a control signal; A resistor connected in series between the power supply circuit and the microprocessor for reducing the output voltage according to the backup current, and connected to the battery by turning on the ignition key switch, the current from the battery is transferred to the microprocessor and its surroundings. An operation power supply circuit that outputs to the circuit device; a unit that adds a current corresponding to an output voltage of the resistor to an output current from the operation power supply circuit; and that the added sum current is greater than or equal to a predetermined value. Control signal generating means for generating the control signal, wherein the control signal generating means The sum current stops the generation of the control signal is less than a predetermined value to open said switching means, battery power supply circuit and inhibits the supply of the backup current to the microprocessor.
【請求項2】常時バッテリに接続され、バックアップ電
流を出力するバックアップ用電源回路と、 エミッタにバックアップ用電源回路が接続され、コレク
タにマイクロプロセッサが接続されて、ベース電流に応
答してエミッタ・コレクタ間を導通状態とする第1のト
ランジスタと、 バックアップ用電源回路とマイクロプロセッサとの間に
直列接続され、バックアップ電流に応じて出力電圧を降
下させる抵抗体と、 イグニッションキースイッチのオン操作によりバッテリ
に接続され、バッテリからの電流をマイクロプロセッサ
およびその周辺回路装置に出力する動作用電源回路と、 前記抵抗体の出力電圧に応じた電流を、動作用電源回路
からの出力電流に加算する手段と、 エミッタ接地され、コレクタが前記第1のトランジスタ
のベースに接続され、前記加算された和電流をベース電
流とする第2のトランジスタとを具備し、 第2のトランジスタは、ベース電流が予定値以上である
とエミッタ・コレクタ間を導通状態として第1のトラン
ジスタのベース電流を流し、予定値未満であるとエミッ
タ・コレクタ間を遮断状態として前記ベース電流の流れ
を禁止し、前記第1のトランジスタのエミッタ・コレク
タ間を遮断状態とすることを特徴とするバッテリ電源供
給回路。
2. A backup power supply circuit which is always connected to a battery and outputs a backup current, a backup power supply circuit is connected to an emitter, a microprocessor is connected to a collector, and an emitter / collector is responsive to a base current. A first transistor having a conductive state between the first and second transistors, a resistor connected in series between the backup power supply circuit and the microprocessor, for reducing an output voltage according to the backup current, and a battery connected to the battery by turning on an ignition key switch. An operating power supply circuit that is connected and outputs a current from a battery to a microprocessor and its peripheral circuit device; and a unit that adds a current corresponding to an output voltage of the resistor to an output current from the operating power supply circuit; The emitter is grounded and the collector is connected to the base of the first transistor. A second transistor having the added sum current as a base current, wherein the second transistor conducts between the emitter and the collector when the base current is equal to or more than a predetermined value, and the first transistor A battery, wherein when the current is less than a predetermined value, the emitter-collector state is cut off, the base current flow is inhibited, and the emitter-collector state of the first transistor is cut off. Power supply circuit.
【請求項3】前記抵抗体の抵抗値は、マイクロプロセッ
サが正常時のバックアップ電流により降下された出力電
圧がマイクロプロセッサをバックアップするのに十分で
あり、マイクロプロセッサがラッチアップ時のバックア
ップ電流により降下された出力電圧に応じた電流が前記
予定値未満となるように設定されたことを特徴とする請
求項1または請求項2記載のバッテリ電源供給回路。
3. The resistance value of the resistor is such that the output voltage dropped by the backup current when the microprocessor is normal is sufficient to back up the microprocessor, and the microprocessor drops by the backup current when latched up. 3. The battery power supply circuit according to claim 1, wherein a current corresponding to the output voltage is set to be less than the predetermined value.
JP2215326A 1990-08-15 1990-08-15 Battery power supply circuit Expired - Fee Related JP2809840B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2215326A JP2809840B2 (en) 1990-08-15 1990-08-15 Battery power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2215326A JP2809840B2 (en) 1990-08-15 1990-08-15 Battery power supply circuit

Publications (2)

Publication Number Publication Date
JPH04101636A JPH04101636A (en) 1992-04-03
JP2809840B2 true JP2809840B2 (en) 1998-10-15

Family

ID=16670448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2215326A Expired - Fee Related JP2809840B2 (en) 1990-08-15 1990-08-15 Battery power supply circuit

Country Status (1)

Country Link
JP (1) JP2809840B2 (en)

Also Published As

Publication number Publication date
JPH04101636A (en) 1992-04-03

Similar Documents

Publication Publication Date Title
JP2850544B2 (en) Integrated circuit device
US6397338B2 (en) Power management circuit that qualifies powergood disposal signal
JP3742474B2 (en) Computer system having an audio device
JP3031293B2 (en) Power-on reset circuit
US5140183A (en) Rush current prevention circuit
US5212664A (en) Information card with dual power detection signals to memory decoder
JP2809840B2 (en) Battery power supply circuit
US5986442A (en) Load drive device having short-circuit protection function
JP2000276267A (en) Electronic control unit for vehicle
JP3535520B2 (en) Reset circuit
JP2923985B2 (en) EEPROM device
JP3488757B2 (en) Power supply circuit for electronic equipment
JPH0734623B2 (en) Battery power supply circuit
JPH1078834A (en) Power voltage detecting circuit and ic card equipped with the same
JPH02188131A (en) Battery power supply circuit
JP2522689Y2 (en) Computer voltage monitoring circuit
KR920009810B1 (en) Isdn telephone system
JP4465787B2 (en) Audio signal processing circuit
JPH06253531A (en) Lcd bias power supply circuit
JP2571589Y2 (en) Watchdog detection control circuit
JPS6234359Y2 (en)
JPH0333170Y2 (en)
KR950008457B1 (en) S-ram back-up circuit using transistor
JP3178129B2 (en) Memory backup protection device
CN112650384A (en) Low-power-consumption dormancy awakening control circuit and control circuit of multiple power domains

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees