JPH02187841A - メモリバッファ管理方式 - Google Patents
メモリバッファ管理方式Info
- Publication number
- JPH02187841A JPH02187841A JP1007339A JP733989A JPH02187841A JP H02187841 A JPH02187841 A JP H02187841A JP 1007339 A JP1007339 A JP 1007339A JP 733989 A JP733989 A JP 733989A JP H02187841 A JPH02187841 A JP H02187841A
- Authority
- JP
- Japan
- Prior art keywords
- memory buffer
- memory
- execution means
- buffers
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 202
- 239000000872 buffer Substances 0.000 title claims abstract description 173
- 238000007726 management method Methods 0.000 claims description 38
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリバッファ管理方式に関し、特に電子計算
機システムにおける主記憶五のメモリバ、7フア並びを
管理するメモリバッファ管理方式に関する。
機システムにおける主記憶五のメモリバ、7フア並びを
管理するメモリバッファ管理方式に関する。
従来、この種のメモリバッファ管理方式では、メモリバ
ッファを必要とするソフトウェアであるメモリバッファ
必要実行手段の優先度(一般的に、オペレーティングシ
ステムに係るメモリバッファ必要実行手段は優先度が高
く、ユーザプログラムに係るメモリバッファ必要実行手
段は優先度が低い)が考慮されずに主記憶上のメモリバ
ッファ並び内のメモリバッファがなくなるまでメモリバ
ッファ必要実行手段に対してメモリバッファが提供され
、メモリバッファ並び内のメモリバッフ7がなくなった
後にメモリバッファを要求するメモリバッファ必要実行
手段に対してはその優先度の高低にかかわらず他のメモ
リバッファ必要実行手段に提供されているメモリバッフ
ァが返還されるまでメモリバッファ提供待ち状態に設定
する処理が行われていた。
ッファを必要とするソフトウェアであるメモリバッファ
必要実行手段の優先度(一般的に、オペレーティングシ
ステムに係るメモリバッファ必要実行手段は優先度が高
く、ユーザプログラムに係るメモリバッファ必要実行手
段は優先度が低い)が考慮されずに主記憶上のメモリバ
ッファ並び内のメモリバッファがなくなるまでメモリバ
ッファ必要実行手段に対してメモリバッファが提供され
、メモリバッファ並び内のメモリバッフ7がなくなった
後にメモリバッファを要求するメモリバッファ必要実行
手段に対してはその優先度の高低にかかわらず他のメモ
リバッファ必要実行手段に提供されているメモリバッフ
ァが返還されるまでメモリバッファ提供待ち状態に設定
する処理が行われていた。
上述した従来のメモリバッファ管理方式では、メモリバ
ッファ必要実行手段に対するメモリバッファのklの際
にメモリバッファ必要実行手段の優先度が考慮されてい
ないので、優先度の低いメモリバッファ必要実行手段に
対してメモリバッファが提供されてメモリバッファがな
(なった後に優先度の高いメモリバッファ必要実行手段
によりメモリバッファの提供が要求された場合に、優先
度の高いメモリバッファ必要実行手段がメモリバッファ
提供待ち状態に設定されてしまうという欠点がある。
ッファ必要実行手段に対するメモリバッファのklの際
にメモリバッファ必要実行手段の優先度が考慮されてい
ないので、優先度の低いメモリバッファ必要実行手段に
対してメモリバッファが提供されてメモリバッファがな
(なった後に優先度の高いメモリバッファ必要実行手段
によりメモリバッファの提供が要求された場合に、優先
度の高いメモリバッファ必要実行手段がメモリバッファ
提供待ち状態に設定されてしまうという欠点がある。
また、上述の欠点により、優先度の低いメモリバッファ
必要実行手段が異常の発生等に起因してメモリバッファ
を返還できずに処理を停止した場合に、停止した処理を
再実行させるために実行されるべき優先度の高いメモリ
バッファ必要実行手段を動作させることができないとい
う事態が生じ、永久にメモリバッファの返還が行われず
電子計算機システムがストールしてしまうという欠点が
ある。
必要実行手段が異常の発生等に起因してメモリバッファ
を返還できずに処理を停止した場合に、停止した処理を
再実行させるために実行されるべき優先度の高いメモリ
バッファ必要実行手段を動作させることができないとい
う事態が生じ、永久にメモリバッファの返還が行われず
電子計算機システムがストールしてしまうという欠点が
ある。
本発明の目的は、上述の点に鑑み、メモリバッファ必要
実行手段に対するメモリバッファの提供の際にメモリバ
ッファ必要実行手段の優先度を考慮することができ、メ
モリバッファ提供待ち状態のまま電子計算機システムが
ストールすることを防止できるメモリバッファ管理方式
を提供することにある。
実行手段に対するメモリバッファの提供の際にメモリバ
ッファ必要実行手段の優先度を考慮することができ、メ
モリバッファ提供待ち状態のまま電子計算機システムが
ストールすることを防止できるメモリバッファ管理方式
を提供することにある。
(課題を解決するだめの手段〕
本発明のメモリバッファ管理方式は、主記憶上のメモリ
バッファ並びを管理するメモリバッファ管理方式におい
て、メモリバッファ並び内の現在のメモリバッファ数を
記録しているメモリバッファ管理情報部と、メモリバッ
ファ必要実行手段にメモリバッファを提供する際に前記
メモリバッファ管理情報部に記録されている現在のメモ
リバッファ数に基づいて当該メモリバッファ必要実行手
段にメモリバッファを提供したと仮定した場合の残りの
メモリバッファ数を計算しその残りのメモリバッファ数
および当該メモリバッファ必要実行手段の優先度に基づ
き当該メモリバッファ必要実行手段にメモリバッファを
提供することおよび当該メモリバッファ必要実行手段を
メモリバッファ提供待ち状態に設定することのいずれか
を行うメモリバッファ管理実行手段とを有する。
バッファ並びを管理するメモリバッファ管理方式におい
て、メモリバッファ並び内の現在のメモリバッファ数を
記録しているメモリバッファ管理情報部と、メモリバッ
ファ必要実行手段にメモリバッファを提供する際に前記
メモリバッファ管理情報部に記録されている現在のメモ
リバッファ数に基づいて当該メモリバッファ必要実行手
段にメモリバッファを提供したと仮定した場合の残りの
メモリバッファ数を計算しその残りのメモリバッファ数
および当該メモリバッファ必要実行手段の優先度に基づ
き当該メモリバッファ必要実行手段にメモリバッファを
提供することおよび当該メモリバッファ必要実行手段を
メモリバッファ提供待ち状態に設定することのいずれか
を行うメモリバッファ管理実行手段とを有する。
本発明のメモリバッファ管理方式では、メモリバッファ
管理情報部がメモリバッファ並び内の現在のメモリバッ
ファ数を記録し、メモリバッファ管理実行手段がメモリ
バッファ必要実行手段にメモリバッファを提供する際に
メモリバッファ管理情報部に記録されている現在のメモ
リバッファ数に基づいて当該メモリバッファ必要実行手
段にメモリバ・7フアを提供したと仮定した場合の残り
のメモリバッファ数を計算しその残りのメモリバッファ
数および当該メモリバッファ必要実行手段の優先度に基
づき当該メモリバッファ必要実行手段にメモリバッファ
を提供することおよび当該メモリバッファ必要実行手段
をメモリバッファ提供待ち状態に設定することのいずれ
かを行う。
管理情報部がメモリバッファ並び内の現在のメモリバッ
ファ数を記録し、メモリバッファ管理実行手段がメモリ
バッファ必要実行手段にメモリバッファを提供する際に
メモリバッファ管理情報部に記録されている現在のメモ
リバッファ数に基づいて当該メモリバッファ必要実行手
段にメモリバ・7フアを提供したと仮定した場合の残り
のメモリバッファ数を計算しその残りのメモリバッファ
数および当該メモリバッファ必要実行手段の優先度に基
づき当該メモリバッファ必要実行手段にメモリバッファ
を提供することおよび当該メモリバッファ必要実行手段
をメモリバッファ提供待ち状態に設定することのいずれ
かを行う。
次に、本発明について図面を参照して説明する。
第1図は、本発明のメモリバッファ管理方式の一実施例
の構成を示すブロック図である。本実施例のメモリバッ
ファ管理方式は、中央処理装置1と、主記憶4とを含ん
で構成されている。
の構成を示すブロック図である。本実施例のメモリバッ
ファ管理方式は、中央処理装置1と、主記憶4とを含ん
で構成されている。
中央処理装置1上では、メモリバッファ並び5の管理を
行うメモリバッファ管理実行手段2と、メモリバッファ
(メモリバッファ5−1.5−25−3.・・・、
5−n (正整数)中のメモリバッファ)を必要とす
るソフトウェアであるメモリバッファ必要実行手段3−
1.3−2.・・・、3−m(正整数)とが実行されて
いる。
行うメモリバッファ管理実行手段2と、メモリバッファ
(メモリバッファ5−1.5−25−3.・・・、
5−n (正整数)中のメモリバッファ)を必要とす
るソフトウェアであるメモリバッファ必要実行手段3−
1.3−2.・・・、3−m(正整数)とが実行されて
いる。
主記憶4は、メモリバッファ5−1.5−2゜5−3.
・・・、5−nからなるメモリバッファ並び5と、メモ
リバッファ並び5を管理するための管理悄f8(メモリ
バッファ並び5内の現在のメモリバッファ数(メモリバ
ッファ必要実行手段3−1 。
・・・、5−nからなるメモリバッファ並び5と、メモ
リバッファ並び5を管理するための管理悄f8(メモリ
バッファ並び5内の現在のメモリバッファ数(メモリバ
ッファ必要実行手段3−1 。
3−2.・・・、3−mにまだ提供されていないメモリ
バッファ5〜1.5−2.5−3 ・・・、5−n中
のメモリバッファの個数)やメモリバッファ51.5−
2.5−3.=・、5−nに関するレジスタ(図示せず
)の管理情報等)を記録しているメモリバッファ管理情
報部6とを含んで構成されている。
バッファ5〜1.5−2.5−3 ・・・、5−n中
のメモリバッファの個数)やメモリバッファ51.5−
2.5−3.=・、5−nに関するレジスタ(図示せず
)の管理情報等)を記録しているメモリバッファ管理情
報部6とを含んで構成されている。
第2図を参照すると、メモリバッファ管理実行手段2の
処理は、残りのメモリバッファ数計算ステップ11と、
残りのメモリバッファ数識別ステップ12と、メモリバ
ノフプ堤供ステップ13と、メモリバッファ管理情報部
管理情頓更新ステップ14と、メモリバッファ必要実行
手段優先度識別ステップ15と、残りのメモリバッファ
数0以上識別ステップ16と、メモリバッファ提供待ち
状態設定ステップ17とからなる。
処理は、残りのメモリバッファ数計算ステップ11と、
残りのメモリバッファ数識別ステップ12と、メモリバ
ノフプ堤供ステップ13と、メモリバッファ管理情報部
管理情頓更新ステップ14と、メモリバッファ必要実行
手段優先度識別ステップ15と、残りのメモリバッファ
数0以上識別ステップ16と、メモリバッファ提供待ち
状態設定ステップ17とからなる。
次に、このように構成された本実施例のメモリバッファ
管理方式の動作について説明する。なお、ここではメモ
リバッファ必要実行手段3−2よりメモリバッファ5−
1.5−2.5−3.・・・、5n中のメモリバッファ
の提供の要求が発生した場合(この場合に、メモリバッ
ファ必要実行手段3−1にはすでにメモリバッファが提
供されているものとする)の動作について説明する。
管理方式の動作について説明する。なお、ここではメモ
リバッファ必要実行手段3−2よりメモリバッファ5−
1.5−2.5−3.・・・、5n中のメモリバッファ
の提供の要求が発生した場合(この場合に、メモリバッ
ファ必要実行手段3−1にはすでにメモリバッファが提
供されているものとする)の動作について説明する。
中央処理装置1上で実行されているメモリバッファ必要
実行手段3−2より中央処理装置l上で実行されている
メモリバッファ管理実行手段2にメモリバッファの提供
の要求が生じると、メモリバッファ管理実行手段2は以
下に示す処理を行う(第2図参照)。
実行手段3−2より中央処理装置l上で実行されている
メモリバッファ管理実行手段2にメモリバッファの提供
の要求が生じると、メモリバッファ管理実行手段2は以
下に示す処理を行う(第2図参照)。
まず、メモリバッファ必要実行手段3−2が要求するメ
モリバッファ数とメモリバッファ管理情報部6に記録さ
れている現在のメモリバッフ1数とに基づいて、メモリ
バッファ必要実行手段3−2にメモリバッファを提供し
たと仮定した場合の提供後の残りのメモリバッファ数(
上述の提供後にまだ提供されていないメモリバッファ5
−185−2.5−3.・・・、5−n中のメモリバッ
ファの個数)を計算する(ステップ11)。
モリバッファ数とメモリバッファ管理情報部6に記録さ
れている現在のメモリバッフ1数とに基づいて、メモリ
バッファ必要実行手段3−2にメモリバッファを提供し
たと仮定した場合の提供後の残りのメモリバッファ数(
上述の提供後にまだ提供されていないメモリバッファ5
−185−2.5−3.・・・、5−n中のメモリバッ
ファの個数)を計算する(ステップ11)。
次に、ステップ11で計算した残りのメモリバッファ数
が一定数(あらかじめ設定されている一定数)よりも多
いか否かを識別する(ステップ12)。
が一定数(あらかじめ設定されている一定数)よりも多
いか否かを識別する(ステップ12)。
この識別で残りのメモリバッファ数が一定数よりも多い
場合には、メモリバッファ必要実行手段3−2に要求個
数分のメモリバッファ(メモリバッファ並び5内のメモ
リバッファ5−1.5−25−3.・・・、5−n中の
要求個数分のメモリバッファ)を提供しくステップ13
)、現在のメモリバッファ数等のメモリバッファ管理情
報部6の管理情報を更新しくステップ14)、処理を終
了する。
場合には、メモリバッファ必要実行手段3−2に要求個
数分のメモリバッファ(メモリバッファ並び5内のメモ
リバッファ5−1.5−25−3.・・・、5−n中の
要求個数分のメモリバッファ)を提供しくステップ13
)、現在のメモリバッファ数等のメモリバッファ管理情
報部6の管理情報を更新しくステップ14)、処理を終
了する。
ステップ12の識別で残りのメモリバッファ数が一定数
以下である場合には、メモリバッファ必要実行手段3−
2の優先度(この場合の優先度は高いか低いかのいずれ
かである)を識別する(ステップ15)。
以下である場合には、メモリバッファ必要実行手段3−
2の優先度(この場合の優先度は高いか低いかのいずれ
かである)を識別する(ステップ15)。
この識別でメモリバッファ必要実行手段3−2の優先度
が低い場合には、メモリバッファ必要実行手段3−2を
メモリバッファ提供待ち状態に設定する(ステップ17
)。
が低い場合には、メモリバッファ必要実行手段3−2を
メモリバッファ提供待ち状態に設定する(ステップ17
)。
ステップ15の識別でメモリバッファ必要実行手段3−
2の優先度が高い場合には、ステップ11で計算した残
りのメモリバッファ数が0以上であるか否かを識別する
(ステップ16)。
2の優先度が高い場合には、ステップ11で計算した残
りのメモリバッファ数が0以上であるか否かを識別する
(ステップ16)。
この識別で残りのメモリバッファ数が0以上である場合
には、メモリバッファ必要実行手段3−2に要求個数分
のメモリバッファを提供しくステップ13)、メモリバ
ッファ管理情報部6の管理情報を更新しくステップ14
)、処理を終了する。
には、メモリバッファ必要実行手段3−2に要求個数分
のメモリバッファを提供しくステップ13)、メモリバ
ッファ管理情報部6の管理情報を更新しくステップ14
)、処理を終了する。
ステップ16の識別で残りのメモリバッファ数が0未満
である場合には、メモリバッファ必要実行手段3−2を
メモリバッファ提供待ち状態に設定する(ステップ17
)。
である場合には、メモリバッファ必要実行手段3−2を
メモリバッファ提供待ち状態に設定する(ステップ17
)。
上述のメモリバッファ管理実行手段2による処理におい
てメモリバッファ必要実行手段3−2がメモリバッファ
提供待ち状態に設定された場合には、メモリバッファが
提供されている他のメモリバッファ必要実行手段(例え
ば、メモリバソファ必要実行手段3−1)から不要とな
ったメモリバッファが返還される際に、メモリバッファ
管理実行手段2によりメモリバッファ必要実行手段32
のメモリバッファ提供待ち状態が解除されてメモリバッ
ファ必要実行手段3−2に関する第2図に示す処理が再
開される。
てメモリバッファ必要実行手段3−2がメモリバッファ
提供待ち状態に設定された場合には、メモリバッファが
提供されている他のメモリバッファ必要実行手段(例え
ば、メモリバソファ必要実行手段3−1)から不要とな
ったメモリバッファが返還される際に、メモリバッファ
管理実行手段2によりメモリバッファ必要実行手段32
のメモリバッファ提供待ち状態が解除されてメモリバッ
ファ必要実行手段3−2に関する第2図に示す処理が再
開される。
以上説明したように本発明は、メモリバッファ必要実行
手段にメモリバッファを提供する際に優先度の高いメモ
リバッファ必要実行手段のためにメモリバッファを残し
ておくことを可能にすることにより、優先度の低いメモ
リバッファ必要実行手段にメモリバッファを提供したた
めに優先度の高いメモリバッファ必要実行手段がメモリ
バッファ提供待ら状態に設定される事態を避けることが
できるという効果がある。
手段にメモリバッファを提供する際に優先度の高いメモ
リバッファ必要実行手段のためにメモリバッファを残し
ておくことを可能にすることにより、優先度の低いメモ
リバッファ必要実行手段にメモリバッファを提供したた
めに優先度の高いメモリバッファ必要実行手段がメモリ
バッファ提供待ら状態に設定される事態を避けることが
できるという効果がある。
したがって、優先度の低いメモリバッファ必要実行手段
がメモリバッファを返還できずに処理を停止した場合に
この処理を再実行させるために実行される優先度の高い
メモリバッファ必要実行手段の動作が保証され、メモリ
バッファ提供待ち状態のまま電子計算機システムがスト
ールすることを防止できるという効果がある。
がメモリバッファを返還できずに処理を停止した場合に
この処理を再実行させるために実行される優先度の高い
メモリバッファ必要実行手段の動作が保証され、メモリ
バッファ提供待ち状態のまま電子計算機システムがスト
ールすることを防止できるという効果がある。
第1図は本発明の一実施例の構成を示すブロック図、
第2図は第1図中のメモリバッファ管理実行手段の処理
を示す流れ図である。 図において、 1・・・中央処理装置、 2・・・メモリバッファ管理実行手段、3−1 3−2
.−、 3−m ・・・メモリバッファ必要実行手段、 4・・・主記憶、 5・・・メモリバッファ並び、 5−1. 5−2. 5−3. ・=、 5−n・・
・メモリバッファ、 6・・・メモリバッファ管理情報部である。
を示す流れ図である。 図において、 1・・・中央処理装置、 2・・・メモリバッファ管理実行手段、3−1 3−2
.−、 3−m ・・・メモリバッファ必要実行手段、 4・・・主記憶、 5・・・メモリバッファ並び、 5−1. 5−2. 5−3. ・=、 5−n・・
・メモリバッファ、 6・・・メモリバッファ管理情報部である。
Claims (1)
- 【特許請求の範囲】 主記憶上のメモリバッファ並びを管理するメモリバッフ
ァ管理方式において、 メモリバッファ並び内の現在のメモリバッファ数を記録
しているメモリバッファ管理情報部と、メモリバッファ
必要実行手段にメモリバッファを提供する際に前記メモ
リバッファ管理情報部に記録されている現在のメモリバ
ッファ数に基づいて当該メモリバッファ必要実行手段に
メモリバッファを提供したと仮定した場合の残りのメモ
リバッファ数を計算しその残りのメモリバッファ数およ
び当該メモリバッファ必要実行手段の優先度に基づき当
該メモリバッファ必要実行手段にメモリバッファを提供
することおよび当該メモリバッファ必要実行手段をメモ
リバッファ提供待ち状態に設定することのいずれかを行
うメモリバッファ管理実行手段と を有することを特徴とするメモリバッファ管理方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1007339A JPH02187841A (ja) | 1989-01-13 | 1989-01-13 | メモリバッファ管理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1007339A JPH02187841A (ja) | 1989-01-13 | 1989-01-13 | メモリバッファ管理方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02187841A true JPH02187841A (ja) | 1990-07-24 |
Family
ID=11663185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1007339A Pending JPH02187841A (ja) | 1989-01-13 | 1989-01-13 | メモリバッファ管理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02187841A (ja) |
-
1989
- 1989-01-13 JP JP1007339A patent/JPH02187841A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8990510B2 (en) | Read-copy update system and method | |
US9177027B2 (en) | Database management system and method | |
US6006247A (en) | Method and system for scheduling threads and handling exceptions within a multiprocessor data processing system | |
US5469571A (en) | Operating system architecture using multiple priority light weight kernel task based interrupt handling | |
US7734879B2 (en) | Efficiently boosting priority of read-copy update readers in a real-time data processing system | |
US7810096B2 (en) | Computer executing multiple operating systems | |
US10459761B2 (en) | Enabling real-time CPU-bound in-kernel workloads to run infinite loops while keeping RCU grace periods finite | |
KR970016979A (ko) | 다중 처리 시스템에서 타스크의 큐잉 시스템 및 방법 | |
US8141089B2 (en) | Method and apparatus for reducing contention for computer system resources using soft locks | |
JPH0533410B2 (ja) | ||
US10732841B2 (en) | Tracking ownership of memory in a data processing system through use of a memory monitor | |
CA1304513C (en) | Multiple i/o bus virtual broadcast of programmed i/o instructions | |
JP2821345B2 (ja) | 非同期i/o制御方式 | |
JPH02187841A (ja) | メモリバッファ管理方式 | |
US20210382748A1 (en) | Hardware-accelerated computing system | |
JPH04167152A (ja) | 空きメモリ管理方式 | |
JPS6125249A (ja) | 排他制御方式 | |
JP2926873B2 (ja) | 計算機システム | |
JPH05241861A (ja) | オペレーティングシステムの空きメモリ管理方式 | |
y Igor et al. | Bu er Management in Active, Real-Time Database Systems | |
JPH04195539A (ja) | システムコール処理方式 | |
JPH10171666A (ja) | タスク制御ブロック管理機構及びその管理方法 | |
JPS59189452A (ja) | デ−タ処理装置用キユ−構造 | |
JPH05100937A (ja) | フアイルアクセス方式 |