JPH02183690A - Burst gate control circuit - Google Patents
Burst gate control circuitInfo
- Publication number
- JPH02183690A JPH02183690A JP1003148A JP314889A JPH02183690A JP H02183690 A JPH02183690 A JP H02183690A JP 1003148 A JP1003148 A JP 1003148A JP 314889 A JP314889 A JP 314889A JP H02183690 A JPH02183690 A JP H02183690A
- Authority
- JP
- Japan
- Prior art keywords
- burst
- signal
- circuit
- output
- burst gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000605 extraction Methods 0.000 claims abstract description 10
- 230000002401 inhibitory effect Effects 0.000 claims abstract 2
- 238000000926 separation method Methods 0.000 claims description 14
- 230000005764 inhibitory process Effects 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 4
- 239000000284 extract Substances 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 12
- 238000005070 sampling Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、カラーテレビジョン受像機の色信号よりバー
スト部分のみを抜取り、APC検波、キラー検波等に用
いるパーストゲート制御回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a burst gate control circuit that extracts only the burst portion from a color signal of a color television receiver and uses it for APC detection, killer detection, etc.
従来の技術
近年、ビデオテープレコーダ(VTR)の普及により、
カラーテレビ受信機においてカラーテレビ放送の受信の
みでなく、VTRの再生信号の受信に対応することが必
要になってきた。Conventional technology In recent years, with the spread of video tape recorders (VTR),
It has become necessary for color television receivers to be able to receive not only color television broadcasts but also VTR playback signals.
以下図面を参照しながら、従来のパーストゲート回路に
ついて説明を行なう。A conventional burst gate circuit will be explained below with reference to the drawings.
第2図は従来のパーストゲート回路を示すものである。FIG. 2 shows a conventional burst gate circuit.
第2図において1は複合映像信号より水平同期信号のみ
を分離する水平同期分離回路である。2は水平同期信号
を用いて複合映像信号のバンクポーチの部分にあるバー
スト信号を抜取るためのパーストゲート発生回路である
。3はバーストゲートパルス発生回路2の出力であるバ
ーストゲートパルスを用いて色信号に含まれるバースト
のみを抜取る回路である。4はバースト抜取されたバー
ストのみを用いて、クロマ回路の色同期に用いるAPC
検波あるいはキラーに用いる、キラー検波を行なう部分
を総称したバースト検波回路である。In FIG. 2, reference numeral 1 denotes a horizontal synchronization separation circuit that separates only the horizontal synchronization signal from the composite video signal. Reference numeral 2 denotes a burst gate generation circuit for extracting a burst signal in the bank porch portion of the composite video signal using a horizontal synchronizing signal. Reference numeral 3 denotes a circuit that uses the burst gate pulse output from the burst gate pulse generation circuit 2 to extract only the burst included in the color signal. 4 is an APC used for color synchronization of the chroma circuit using only the extracted bursts.
This is a burst detection circuit that is used for detection or killer detection, and is a general term for the part that performs killer detection.
以上のように構成されたパーストゲート回路の動作の説
明を行なう、バーストゲートパルス発生回路2では水平
同期分離回路1の水平同期分離出力を微分をするなどし
てバーストゲートパルスを作成している。そしてバース
ト抜取回路3にて色信号に含まれるバースト部分のみを
抜取り、バースト検波回路4で種々の検波を行なう。The operation of the burst gate circuit configured as described above will be explained.The burst gate pulse generation circuit 2 generates burst gate pulses by differentiating the horizontal synchronization separation output of the horizontal synchronization separation circuit 1. Then, a burst extraction circuit 3 extracts only the burst portion included in the color signal, and a burst detection circuit 4 performs various detections.
発明が解決しようとする課題
しかしながら上記のような構成では第3図(B)に示す
ようにVTR再生時に垂直同期信号の開始位!から5〜
8H前にあるヘッドの切替位置以降、水平同期信号間隔
が正規の状態からずれる、あるいはバーストの位相がヘ
ッド切替以前の状態と異なる等して、第3図(C)に示
すようにこの垂直同期信号の開始位置から5〜8H前か
ら、垂直同期信号の開始から3H前にある等化パルス期
間までの期間、バースト検波出力は、正常の状態から大
きくずれてしまい、その乱れが画面上部、すなわち垂直
同期信号と後の等化パルス期間が終って画が見えはじめ
るところまで影響し、画面上部で色相が変わる等の課題
を有していた。Problems to be Solved by the Invention However, with the above configuration, as shown in FIG. From 5 to
After the head switching position 8H ago, the horizontal synchronization signal interval deviates from the normal state, or the burst phase differs from the state before the head switching, and this vertical synchronization occurs as shown in Figure 3 (C). During the period from 5 to 8H before the signal start position to the equalization pulse period 3H before the start of the vertical synchronization signal, the burst detection output deviates greatly from the normal state, and the disturbance appears at the top of the screen, i.e. This affected the image even after the vertical synchronization signal and subsequent equalization pulse period ended, causing problems such as the hue changing at the top of the screen.
本発明は上記課題に鑑み、カラーテレビの画面上部で色
相等が変わることのない、すなわちVTRのヘッド切替
以降バースト検波出力が乱れないようにすることのでき
る、パーストゲート制御回路を提供するものである。In view of the above-mentioned problems, the present invention provides a burst gate control circuit that can prevent the hue etc. from changing at the top of the screen of a color television, that is, can prevent the burst detection output from being disturbed after switching the VTR head. be.
課題を解決するための手段
この目的を達成するために本発明のバーストゲト制御回
路は、複合映像信号より垂直同期信号を分離する垂直同
期分離回路と、前記垂直同期分離回路の出力でリセット
され、水平同期信号あるいは水平パルスあるいは水平発
振器出力を計数するカウンタと、色信号に含まれるバー
ストを抜取るためのバーストゲートパルス発生回路と、
前記バーストゲートパルス発生回路の出力を用いて、色
信号中に含まれるバーストを抜取るバースト抜取回路と
、前記カウンタの出力を用いてパーストゲートを禁止す
るための禁止パルスを発生する禁止パルス発生回路から
構成されている。Means for Solving the Problems To achieve this object, the burst gate control circuit of the present invention includes a vertical synchronization separation circuit that separates a vertical synchronization signal from a composite video signal, and a vertical synchronization separation circuit that is reset by the output of the vertical synchronization separation circuit, and a counter for counting synchronization signals or horizontal pulses or horizontal oscillator output; a burst gate pulse generation circuit for extracting bursts included in the color signal;
a burst extraction circuit that uses the output of the burst gate pulse generation circuit to extract bursts included in the color signal; and an inhibition pulse generation circuit that uses the output of the counter to generate an inhibition pulse for prohibiting burst gates. It consists of
作用
この構成によって、前記禁止パルス発生回路において、
垂直同期信号の開始位置の約10水平期期間前から所定
の位置(垂直同期信号の終りの部分あるいは、垂直同期
信号に続く等化パルスの終りの部分等)までの禁止パル
スを発生し、この禁止パルスを用いて、バーストゲート
パルス発生回路からの出力をバースト抜取回路に通さな
いようにするなどの手段を用いて、VTR再生時に垂直
同期信号の開始位置から5〜8H前にあるヘッドの切替
位置以降にあるバースト抜取をやめることにより、VT
Rのヘッド切替以降バースト検波の大きな乱れを発生さ
せることなく、画面上部の色相変化などをなくすことが
できる。Effect: With this configuration, in the inhibition pulse generation circuit,
An inhibit pulse is generated from approximately 10 horizontal periods before the start position of the vertical synchronization signal to a predetermined position (such as the end of the vertical synchronization signal or the end of the equalization pulse following the vertical synchronization signal), and By using a means such as using a prohibition pulse to prevent the output from the burst gate pulse generation circuit from passing through the burst sampling circuit, it is possible to switch the head located 5 to 8 hours before the start position of the vertical synchronization signal during VTR playback. By stopping the burst extraction after the position, the VT
After switching the R head, it is possible to eliminate hue changes at the top of the screen without causing large disturbances in burst detection.
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。第1図は本発明の一実施例におけるパースト
ゲート制御回路の構成を示すものである。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 shows the configuration of a burst gate control circuit in an embodiment of the present invention.
なお、従来例と同じ1〜4については第2図と同じ番号
を付し説明を省略する。Note that the same numbers 1 to 4 as in the conventional example are given the same numbers as in FIG. 2, and the explanation thereof will be omitted.
第1図において5は垂直同期信号を分離する垂直同期分
離回路である。6は垂直同期分離回路5の出力でリセッ
トされ、水平パルスあるいは、水平同期信号、あるいは
水平発振器出力をカウントするカウンター、7は禁止パ
ルス発生回路、8は禁止パルス発生回路7の出力を放送
受信時(テレビ)には通さず、ビデオ時にのみ通す論理
回路、9はバーストゲートパルス発生回路2の出力をオ
ン/オフするスイッチである。In FIG. 1, 5 is a vertical synchronization separation circuit for separating vertical synchronization signals. 6 is a counter that is reset by the output of the vertical synchronization separation circuit 5 and counts horizontal pulses, horizontal synchronization signals, or horizontal oscillator outputs, 7 is a prohibition pulse generation circuit, and 8 is a counter that receives the output of the prohibition pulse generation circuit 7 during broadcast reception. 9 is a switch that turns on/off the output of the burst gate pulse generation circuit 2.
以上のように構成されたパーストゲート制御回路にって
い、以下その動作について説明する。The operation of the burst gate control circuit configured as described above will be explained below.
まず垂直同期分離回路5の垂直同期分離出力から垂直同
期信号(n番目の垂直同期信号)のみを抜き出し、カウ
ンター6をリセットする。カウンター6ではここから次
の(n+1)番目の垂直同期信号の開始位置よりIOH
前、すなわち252.5H(262,5H−10H−2
52,5H)をカウントし、禁止パルス発生回路7に、
セントパルスを入力する。First, only the vertical synchronization signal (nth vertical synchronization signal) is extracted from the vertical synchronization separation output of the vertical synchronization separation circuit 5, and the counter 6 is reset. Counter 6 starts IOH from the start position of the next (n+1)th vertical synchronization signal.
before, i.e. 252.5H (262,5H-10H-2
52, 5H), and the prohibition pulse generation circuit 7
Enter cent pulse.
すると禁止パルス発生回路7では(n+1)番目の垂直
同期信号の前10H目よりパルスが立上る。Then, in the inhibit pulse generating circuit 7, a pulse rises from the 10th H before the (n+1)th vertical synchronizing signal.
次にカウンタ6は(n+1)番目の垂直同期信号でリセ
ットされたあと、6H(垂直同期信号期間と垂直同期信
号の後の等化パルス期間)カウントしたところで禁止パ
ルス発生回路7にリセットパルスを入力する。すると禁
止パルス発生回路7の出力パルスは立下る。このように
禁止パルス発生回路7では垂直同期信号の開始10H前
から立上り、垂直同期信号の開始後6H後で立下るパル
スを発生ずる。Next, after the counter 6 is reset by the (n+1)th vertical synchronization signal, a reset pulse is input to the prohibition pulse generation circuit 7 after counting 6H (the vertical synchronization signal period and the equalization pulse period after the vertical synchronization signal). do. Then, the output pulse of the inhibit pulse generating circuit 7 falls. In this manner, the inhibit pulse generating circuit 7 generates a pulse that rises 10H before the start of the vertical synchronization signal and falls 6H after the start of the vertical synchronization signal.
次に禁止パルス発生回路7の出力を論理回路8へ入力す
る。ここではテレビ/ビデオ切替信号により禁止パルス
発生回路7の出力をスイッチ9へ出力するかどうかを決
める論理回路である。すなわちテレビ放送受信時にはテ
レビ側の論理信号が論理回路8に入力され、論理回路8
の出力はスイッチ9をオンしつづけるような出力を出す
、すなわちこれにより、スイッチ9はオンしつづけ、バ
ースト抜取回路3はバーストゲートパルス発生回路2の
出力のま、まバースト抜取りを行なう。Next, the output of the inhibit pulse generating circuit 7 is input to the logic circuit 8. Here, it is a logic circuit that determines whether or not to output the output of the inhibit pulse generating circuit 7 to the switch 9 based on the television/video switching signal. In other words, when receiving television broadcasting, a logic signal from the television is input to the logic circuit 8;
outputs an output that keeps the switch 9 on, that is, the switch 9 keeps on, and the burst extraction circuit 3 performs burst extraction while maintaining the output of the burst gate pulse generation circuit 2.
次にVTRの信号を入力したときには、ビデオ側の論理
信号が論理回路8に入力され、このときは禁止パルス発
生回路7の出力パルスがあるときのみ(立上りから立下
りまでの間)スイッチ9をオフするような出力を出す、
これによりバースト抜取回路3は、前記垂直同期信号の
開始10H前から垂直同期信号の開始後6Hまでの間バ
ースト抜取りが禁止される。Next, when the VTR signal is input, the logic signal on the video side is input to the logic circuit 8, and at this time, the switch 9 is pressed only when there is an output pulse from the inhibit pulse generation circuit 7 (from the rising edge to the falling edge). output an output that turns off the
As a result, the burst extraction circuit 3 is prohibited from extracting bursts from 10H before the start of the vertical synchronization signal to 6H after the start of the vertical synchronization signal.
以上のように本実施例によれば、VTR再生傷号0水平
同期信号あるいはバースト信号の周波数や位相の乱れて
いる、ヘッド切替前から、水平同期信号あるいはバース
ト信号の安定するところまでの期間バースト抜取を禁止
し、バースト検波を安定に保ち、画面上部での色相変化
をなくすことができる。As described above, according to this embodiment, the period from before head switching to when the frequency or phase of the horizontal synchronizing signal or burst signal is disturbed until the horizontal synchronizing signal or burst signal stabilizes. It is possible to prohibit sampling, keep burst detection stable, and eliminate hue changes at the top of the screen.
なお本実施例ではバースト抜取の禁止を垂直同期信号の
前10Hからはじめ、垂直同期信号の後6H後に終るよ
うにしたが、バースト抜取の禁止の開始位置はVTRの
ヘッド切替よりも前であり、終りはヘッド切替後信号が
安定し、画面上部に影響の出ないところであればどこに
設定してもよい。In this embodiment, the prohibition of burst sampling starts 10H before the vertical synchronization signal and ends 6H after the vertical synchronization signal, but the starting position of prohibition of burst sampling is before the head switching of the VTR, The end may be set anywhere as long as the signal is stable after head switching and the upper part of the screen is not affected.
発明の効果
以上のように本発明は、垂直同期分離出力でリセットさ
れ、水平パルス等を計数するカウンタと、前記カウンタ
出力で、VTRのヘッド切替前から、水平同期信号ある
いはバースト信号の安定するところまでの期間バースト
抜取を禁止したことにより、VTR再生時の画面上部で
の色相変化をなくすことができ、その実用的効果は大な
るものかある。Effects of the Invention As described above, the present invention provides a counter that is reset by a vertical synchronization separation output and counts horizontal pulses, etc., and a point where the horizontal synchronization signal or burst signal is stabilized even before the head of the VTR is switched using the counter output. By prohibiting burst sampling for the period up to this point, it is possible to eliminate hue changes at the top of the screen during VTR playback, and this has a great practical effect.
第1図は本発明のパーストゲート制御回路の一実施例の
ブロック図、第2図は従来のパーストゲート制御回路の
ブロック図、第3図→A、B、CはVTRのヘッド切替
に関する説明図である。
2・・・・・・バーストゲートパルス発生回路、3・・
・・・・バースト抜取回路、5・・・・・・垂直同期分
離回路、6・・・・・・カウンター、7・・・・・・禁
止パルス発生回路、8・・・・・・論理回路。Fig. 1 is a block diagram of an embodiment of the burst gate control circuit of the present invention, Fig. 2 is a block diagram of a conventional burst gate control circuit, and Fig. 3 → A, B, and C are explanatory diagrams regarding head switching of a VTR. It is. 2... Burst gate pulse generation circuit, 3...
... Burst sampling circuit, 5 ... Vertical synchronization separation circuit, 6 ... Counter, 7 ... Inhibition pulse generation circuit, 8 ... Logic circuit .
Claims (2)
期分離回路と、前記垂直同期分離回路の出力でリセット
され水平同期信号あるいは水平パルスあるいは水平発振
器出力を計数するカウンタと、色信号に含まれるバース
ト信号を抜取るためのバーストゲートパルス発生回路と
、前記バーストゲートパルス発生回路の出力を用いて、
色信号中に含まれるバースト信号を抜取るバースト抜取
回路と、前記カウンタの出力を用いてバーストゲートを
禁止する禁止パルスを発生する禁止パルス発生回路を具
備し、ビデオテープレコーダ再生信号の垂直同期信号の
前のヘッド切替位置より、ヘッド切替が安定しかつテレ
ビジョンの画面上部に影響を与えない位置までバースト
ゲートを禁止するようにしたことを特徴とするバースト
ゲート制御回路。(1) A vertical synchronization separation circuit that separates the vertical synchronization signal from the composite video signal, a counter that is reset by the output of the vertical synchronization separation circuit and counts the horizontal synchronization signal, horizontal pulse, or horizontal oscillator output, and a counter that is included in the color signal. Using a burst gate pulse generation circuit for extracting a burst signal and the output of the burst gate pulse generation circuit,
A burst extraction circuit extracts a burst signal contained in a color signal, and an inhibition pulse generation circuit generates an inhibition pulse for inhibiting a burst gate using the output of the counter. A burst gate control circuit is characterized in that the burst gate is prohibited from the previous head switching position to a position where head switching is stable and does not affect the upper part of a television screen.
オテープレコーダの再生信号を受信する場合とを切り替
えるスイッチ出力を用い、ビデオテープレコーダの再生
信号を再生する場合のみ、バーストゲートの禁止を行う
ことを特徴とする請求項(1)記載のバーストゲート制
御回路。(2) Use a switch output to switch between receiving color television broadcasts and receiving playback signals from a video tape recorder, and prohibit burst gates only when playing back playback signals from a video tape recorder. The burst gate control circuit according to claim 1, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1003148A JP2697063B2 (en) | 1989-01-10 | 1989-01-10 | Burst gate control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1003148A JP2697063B2 (en) | 1989-01-10 | 1989-01-10 | Burst gate control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02183690A true JPH02183690A (en) | 1990-07-18 |
JP2697063B2 JP2697063B2 (en) | 1998-01-14 |
Family
ID=11549268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1003148A Expired - Fee Related JP2697063B2 (en) | 1989-01-10 | 1989-01-10 | Burst gate control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2697063B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5928116A (en) * | 1982-08-09 | 1984-02-14 | Mitsubishi Electric Corp | Photocoupler |
-
1989
- 1989-01-10 JP JP1003148A patent/JP2697063B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5928116A (en) * | 1982-08-09 | 1984-02-14 | Mitsubishi Electric Corp | Photocoupler |
Also Published As
Publication number | Publication date |
---|---|
JP2697063B2 (en) | 1998-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4353088A (en) | Coding and decoding system for video and audio signals | |
US4424532A (en) | Coding and decoding system for video and audio signals | |
US4336553A (en) | Method of coding audio and video signals | |
US4963969A (en) | Automatic gain control device | |
GB2026278A (en) | Television frame synchronizer having a write-inhibit circuit | |
GB1068881A (en) | Improvements in and relating to television apparatus | |
CA2035794A1 (en) | Apparatus for carrying out y/c separation | |
JPS5511618A (en) | Reproduced signal process system for rotary magnetic medium recorder/reproducer | |
GB1509336A (en) | Colour video reproducing apparatus | |
JPH02183690A (en) | Burst gate control circuit | |
JPS59191970A (en) | Picture receiver | |
US5175620A (en) | Synchronism detecting circuit utilizing pulse width | |
JP2605441B2 (en) | Vertical period pulse output device | |
JPS6269778A (en) | Television signal clamping device | |
JPS59193680A (en) | Automatic discriminating system of television broadcast system | |
JPS594283A (en) | Slice level control circuit in character signal extracting circuit | |
JPH05103345A (en) | Video disk player | |
KR940011032B1 (en) | Automatic tuning device | |
JP2549673Y2 (en) | Teletext playback device | |
JP2808104B2 (en) | Color image signal processing device | |
JPH0134511B2 (en) | ||
JPS54161231A (en) | Color television receiver | |
JPH03245679A (en) | Gate method for horizontal synchronizing signal | |
JP2604424B2 (en) | Sync separation circuit | |
JPH04307872A (en) | Nonstandard synchronizing signal detecting circuit and television receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |