JPH02178973A - Manufacture of lateral schottky diode - Google Patents
Manufacture of lateral schottky diodeInfo
- Publication number
- JPH02178973A JPH02178973A JP33153888A JP33153888A JPH02178973A JP H02178973 A JPH02178973 A JP H02178973A JP 33153888 A JP33153888 A JP 33153888A JP 33153888 A JP33153888 A JP 33153888A JP H02178973 A JPH02178973 A JP H02178973A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- anode
- semiconductor substrate
- contact opening
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- -1 Phosphorus ion Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアノードとカソードが同一平面上に形成される
横型ショットキータイオートの製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a horizontal Schottky tie auto in which an anode and a cathode are formed on the same plane.
従来の横型ショットキーダイオードの一般的な製造方法
としては、半導体基板上に形成された酸化シリコン膜に
カソード領域の開孔を行い、半導体基板と同一導電型の
不純物を選択的に拡散又はイオン注入法等により導入し
、抵抗性接触を得たのち、アノード領域の開孔部を形成
し、しがる後このアノード開孔部上にショットキー金属
膜を形成し、次いてアノード電極、カソード電極を形成
する方法かある。The general manufacturing method for conventional lateral Schottky diodes involves opening a cathode region in a silicon oxide film formed on a semiconductor substrate, and selectively diffusing or ion-implanting impurities of the same conductivity type as the semiconductor substrate. After forming a resistive contact by forming a resistive contact, an aperture in the anode region is formed, and then a Schottky metal film is formed on the anode aperture, and then an anode electrode and a cathode electrode are formed. Is there a way to form it?
従来例を図面を参照して説明する。A conventional example will be explained with reference to the drawings.
第３図（ａ）〜（ｃ）は従来例を説明するための工程順
に配置した半導体チップの縦断面図である。FIGS. 3(a) to 3(c) are vertical cross-sectional views of semiconductor chips arranged in the order of steps for explaining a conventional example.
第３図＜ａ）に示すように、シリコンからなるＮ型半導
体基板ＩＣ上に酸化シリコン膜２ｃを形成し写真食刻法
にてカソードコンタクト開孔４Ｃを形成し、Ｎ型半導体
基板］、Ｃと同電導型の不純物例えばリン、砒素等を熱
拡散、イオン注入法等により選択的に導入しカソードコ
ンタク１〜領域６Ｃを形成する。このカン−１’コンタ
クト領域はカソード例の抵抗性接触を実現する為の不純
物層で一般的に］０１７〜１０２０ｃｍ″′３の程度の
不純物濃度を有しておれば充分である。As shown in FIG. 3 <a), a silicon oxide film 2c is formed on an N-type semiconductor substrate IC made of silicon, and a cathode contact opening 4C is formed by photolithography. An impurity of the same conductivity type as phosphorus, arsenic, etc. is selectively introduced by thermal diffusion, ion implantation, etc. to form cathode contacts 1 to 6C. This can-1' contact region is an impurity layer for realizing a resistive contact in the cathode example, and it is generally sufficient that it has an impurity concentration of about 0.17 to 10.0 cm'''3.
しかる後、第３図（ｂ）に示すようにアノードコンタク
ト開孔部３Ｃを開孔する。この場合すてに開孔されてい
るカソードコンタクト開孔と位置合ぜが必要であるが、
アノード領域とカソード領域の距離が近い程抵抗値が小
さくなり良好なタイオート特性が得られるが近すきすぎ
ると電極を形成する際短絡する危険が生ずる為、ザブミ
クロンオーターての精密な位置合せ精度か要求される。Thereafter, an anode contact opening 3C is opened as shown in FIG. 3(b). In this case, alignment with the cathode contact holes that have already been made is required, but
The closer the distance between the anode region and the cathode region, the lower the resistance value and good tie-out characteristics can be obtained. However, if they are too close together, there is a risk of short circuit when forming the electrodes, so the precise positioning accuracy using the Zabmicron automatic or required.
次に、第３図（Ｃ）に示すように、アノ−）・コンタク
１〜開孔上にショッ１〜キー金属膜６Ｃを形成し、しか
る後アノード電極７Ｃ，カソード電極８Ｃを形成する。Next, as shown in FIG. 3(C), a shot 1 to a key metal film 6C are formed on the anode contact 1 to the opening, and then an anode electrode 7C and a cathode electrode 8C are formed.
上述した従来の横型ショットキータイオードの製造方法
は、カソードコンタクト開孔を設はカソード領域の拡散
層を形成したのちアノードコンタクト開孔を設けるので
、カソードコンタクト開孔との位置合せを行うがタイオ
ード特性を向上さぜる為にカソードコンタクト開孔にて
きるたけ近接させる必要があるのて、その位置合せ精度
を充分にとるのが難しいという欠点がある。さらにカソ
ードコンタクト領域を高濃度のＮ型不純物例えばリン、
砒素等を熱拡散、イオン注入等により形成する為、酸化
シリコン膜上に高濃度のガラス層か形成される。あるい
は酸化シリコン膜の表面近傍の不純物濃度か高くなる。In the conventional manufacturing method of the horizontal Schottky diode described above, the cathode contact hole is formed after forming the diffusion layer in the cathode region, and then the anode contact hole is formed. In order to improve the characteristics, it is necessary to place the contact hole as close as possible to the cathode contact hole, so there is a drawback that it is difficult to achieve sufficient positioning accuracy. Furthermore, the cathode contact region is doped with a high concentration of N-type impurity, such as phosphorus.
Since arsenic or the like is formed by thermal diffusion, ion implantation, etc., a highly concentrated glass layer is formed on the silicon oxide film. Alternatively, the impurity concentration near the surface of the silicon oxide film increases.
この為、アノードコンタクト開孔を形成する際に高濃度
のガラス層は通常の熱酸化膜に比へ数倍エラチンクレー
トが早く、テーパー状にエツチングされ易くなり、カソ
ードコンタクト開化の面積を均一に形成するのに困難を
有し、この間孔面積のはらつきによりショットキー接合
のばらつきの要因になるという欠点かある。For this reason, when forming an anode contact hole, a highly concentrated glass layer elastomizes several times faster than a normal thermal oxide film, making it easier to be etched into a tapered shape, making the area of the cathode contact hole uniform. It has the disadvantage that it is difficult to form, and the variation in the area of the holes causes variations in the Schottky junction.
本発明の目的はカソードコンタクト領域に対して一定の
位置に所定の形状及び面積のショットキー接合を形成し
良好なタイオート特性を実現できる横型ショットキーダ
イオードの製造方法を提供することにある。An object of the present invention is to provide a method for manufacturing a horizontal Schottky diode that can form a Schottky junction of a predetermined shape and area at a fixed position with respect to the cathode contact region and realize good tie-out characteristics.
本発明の横型ショットキーダイオードの製造方法は、半
導体基板上に絶縁膜を形成したのち選択的に除去するこ
とにより、アノードコンタクト開孔及びカソードコンタ
クト開孔を同時に形成する工程と、前記アノードコンタ
クト開孔とその近傍にのみフォトレジスト膜を被覆させ
る工程と、前記カソードコンタクト開孔部に前記半導体
基板と同一導電型の不純物をイオン注入により導入する
工程と、前記アノ−１〜コンタクト開孔部とその近傍を
被覆したフォトレジスト膜を除去した後、露出した前記
半導体基板の表面にショッ１へキー金属を被着する工程
とを含むというものである。The method for manufacturing a horizontal Schottky diode of the present invention includes the steps of simultaneously forming an anode contact hole and a cathode contact hole by forming an insulating film on a semiconductor substrate and then selectively removing it; a step of coating only the hole and its vicinity with a photoresist film; a step of introducing an impurity of the same conductivity type as the semiconductor substrate into the cathode contact opening by ion implantation; After removing the photoresist film covering the vicinity thereof, the method includes the step of depositing a key metal onto the exposed surface of the semiconductor substrate in a shot 1.
アノードコンタクト開孔とカソードコンタクト開化は同
時に形成されるので、位置合せをする必要がない為相対
位置のばらつきは少なくなる。さらに高濃度のカラス層
の影響による開孔部絶縁膜のテーパー形状は発生ぜず、
アノード、カソード共に寸法精度よく加工てき、アノー
ド側の寸法精度のばらつきによるショットキー特性のば
らつきと、アノードとカソードの距離のばらつきによる
タイオード特性のばらつきが極めて小さなものになり、
良好なダイオードが得られる。Since the anode contact hole and the cathode contact hole are formed at the same time, there is no need for alignment, and variations in relative position are reduced. Furthermore, the tapered shape of the insulating film in the opening area does not occur due to the influence of the highly concentrated glass layer.
Both the anode and cathode have been processed with high dimensional accuracy, and the variations in Schottky characteristics due to variations in dimensional accuracy on the anode side and the variations in diode characteristics due to variations in the distance between the anode and cathode have become extremely small.
A good diode can be obtained.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順に配置した半導体チップの縦断面図であ
る。FIGS. 1(a) to 1(d) are longitudinal cross-sectional views of semiconductor chips arranged in the order of steps for explaining a first embodiment of the present invention.
まず、第１−図（ａ、 ）に示すように、シリコンから
なるＮ型半導体基板１ａ上に酸化シリコン膜２ａを形成
し、写真食刻法等にてアノードコンタクト開孔３ａとカ
ソードコンタクト４ａを同時に形成する。Ｎ型半導体基
板１ａ上の酸化シリコン膜２ａは一般的な熱酸化法で得
られ５００ ｎｍ−１１０００ｎ程度の厚さを有する。First, as shown in FIG. 1 (a, ), a silicon oxide film 2a is formed on an N-type semiconductor substrate 1a made of silicon, and an anode contact opening 3a and a cathode contact 4a are formed by photolithography or the like. form at the same time. The silicon oxide film 2a on the N-type semiconductor substrate 1a is obtained by a general thermal oxidation method and has a thickness of about 500 nm-11000 nm.
これらの開孔の寸法は要求されるダイオード特性によっ
て決定されるか、数μｍ〜数１．Ｑ）１ｍ程度の幅を有
しており、本実施例ではそれぞれ１個の開孔部を有する
り゛イオードの製造方法について述べるが、複数個並へ
て設計される場合もある。The dimensions of these apertures are determined by the required diode characteristics, and range from several micrometers to several micrometers. Q) The diode has a width of about 1 m, and in this example, a method for manufacturing a diode each having one opening will be described, but a plurality of diodes may be designed in parallel.
次いて、第１図（１））に示す如く、フォ１ヘレシス１
〜膜５をアノードコンタク１〜開孔とその近傍のみに被
覆させる。フォトレジスト膜５はイオン注入の際のアノ
ードコンタクト開孔へのマスキングとして用いるものて
、膜厚は厚い程マスキンク効果が良く一般的にはポジタ
イプのフォトレジストて比較的粘度の高いものを選べは
１μｍ以上の膜厚が得られ、その目的は充分に達せられ
る。又この場合一般的にはフォトレジストをアノードコ
ンタクト開孔とその近傍のみを被覆させるため、マスク
の位置合ぜが必要であるが前述した従来方法の位置合せ
に比べ単にアノードコンタクト開孔を保護被覆するたけ
て良いのて、大して精度は必要でなく位置合せは容易で
ある。Next, as shown in FIG. 1 (1)),
- The membrane 5 is coated only on the anode contact 1 - the opening and its vicinity. The photoresist film 5 is used as a mask for the anode contact hole during ion implantation, and the thicker the film, the better the masking effect.Generally, a positive type photoresist with a relatively high viscosity is selected, and the thickness is 1 μm. The above film thickness can be obtained, and the purpose can be fully achieved. In addition, in this case, since the photoresist is generally used to cover only the anode contact hole and its vicinity, mask alignment is required, but compared to the alignment in the conventional method described above, it is necessary to simply cover the anode contact hole with a protective coating. Since it is easy to use, great precision is not required and alignment is easy.
次いて、第１図（ｃ）に示す如く、Ｎ型半導体基板１ａ
と同一電導型の不純物例えばリン、砒素等をイオン注入
１０により導入し、カソードコンタクト領域６ａを形成
する。このカソードコンタクト領域はカソード（則のオ
ーミックコンタク１〜が得られる為の不純物層て一般的
に１０１７〜コ−０２０ｃｍ″′３の程度の不純物濃度
を有していれば充分である。又このイオン注入の際にア
ノードコンタクト開孔３ａはずでに開孔されているが、
）オドレジスト膜５によりアノードコンタクト開孔３ａ
とその近傍を被覆しであるのでアノード側にはイオン注
入される事なく不純物濃度は変らない
次いで、第１図（ｄ）に示す如く、前述したフォトレジ
ストＭ５を除去した後、例えばＴｉＭｏ等からなるショ
ッ１〜キー金属膜７ａをアノードコンタクト開孔上に蒸
着、スパッタ等により形成ししかる後、例えばＡｆｆｌ
、Ａｕ、Ａｇ等からなる電極金属を蒸着、スパッタ等に
より被着整形してアノード電極８ａ、カソード電極９ａ
を形成することにより、横型ショッＩ・キータイオー１
へか得られる。Next, as shown in FIG. 1(c), an N-type semiconductor substrate 1a
An impurity having the same conductivity type as, for example, phosphorus or arsenic is introduced by ion implantation 10 to form a cathode contact region 6a. It is sufficient for this cathode contact region to have an impurity concentration of approximately 1017 to 020 cm'''3 as an impurity layer for obtaining an ohmic contact of the cathode (1 to 1). Although the anode contact hole 3a has already been opened during the injection,
) Anode contact opening 3a formed by the odoresist film 5
Since the ions and the vicinity thereof are coated, ions are not implanted on the anode side and the impurity concentration remains unchanged.Next, as shown in FIG. After forming the key metal film 7a on the anode contact hole by vapor deposition, sputtering, etc., for example, Affl.
, Au, Ag, etc. are deposited and shaped by vapor deposition, sputtering, etc. to form an anode electrode 8a and a cathode electrode 9a.
By forming horizontal shop I/Kitaio 1
I can get it.
第２図は本発明の第２の実施例を説明するための横型シ
ョットキータ゛イオートを集積回路に搭載した半導体チ
ップの縦断面である。FIG. 2 is a vertical cross-section of a semiconductor chip in which a horizontal Schottky diode is mounted on an integrated circuit for explaining a second embodiment of the present invention.
第２図においてＰ型半導体基板１１にＮ”型埋込層１２
を形成し、その上にＮ型エピタキシャル層］３を形成し
、集積回路上の他の素子と分離するため、Ｐ＋型拡散層
］４をＰ型半導体基板１１に充分到達する深さ迄拡散し
て得られた半導体基板を用い、以後前述した第１の実施
例に準じた工程を経て集積回路に搭載された横型ショッ
トキータイオードが得られる。In FIG. 2, an N'' type buried layer 12 is formed on a P type semiconductor substrate 11.
An N-type epitaxial layer]3 is formed thereon, and in order to isolate it from other elements on the integrated circuit, the P+-type diffusion layer]4 is diffused to a depth sufficient to reach the P-type semiconductor substrate 11. Using the semiconductor substrate obtained in this manner, a horizontal Schottky diode mounted on an integrated circuit is obtained through subsequent steps similar to those of the first embodiment described above.
この実施例ではカソード電極の開孔が複数に設けられて
いるがアノード電極も複数の開孔を備えてもよいのであ
るか、更には集積回路内に横型ショッｌ−キーダイオー
ド素子か複数個搭載される場合が多いので、アノードコ
ンタクト開孔とカソードコンタクト開孔の位置合せ工程
を有していない本発明の特色はより一層大きく発揮され
る。In this example, the cathode electrode has multiple openings, but the anode electrode may also have multiple openings. Furthermore, it is possible to incorporate multiple horizontal Schottky diode elements into the integrated circuit. Therefore, the feature of the present invention, which does not include the step of aligning the anode contact hole and the cathode contact hole, is even more prominent.
以上説明したように本発明は、半導体基板上に絶縁膜を
形成したのち選択的に除去することにより、アノードコ
ンタクト開孔及びカソードコンタクト開孔を同時に形成
する工程と、前記アノード開孔とその近傍にのみフォト
レジスト膜を被覆させる工程と、前記カソードコンタク
ト開孔部に前記半導体基板と同一導電型の不純物をイオ
ン注入により導入する工程を有することにより従来例の
欠点である横型ショットキータイオードの位置合せ精度
のばらつきを皆無にすることができ、又、アノードコン
タクト開孔を設ける際に絶縁膜上の高濃度ガラス層のエ
ツチングレートによる寸法精度のばらつきもなく、同時
開孔により得られたアノード開孔部の寸法精度を保つこ
とができるので、ばらつきを極めて小さくでき、良好な
特性の横型ショットキーダイオードを再現性よく製造で
きるという効果がある。As explained above, the present invention includes a step of simultaneously forming an anode contact hole and a cathode contact hole by forming an insulating film on a semiconductor substrate and then selectively removing it, and This method eliminates the disadvantages of the conventional lateral Schottky diode by including the step of coating only the photoresist film on the cathode contact hole, and the step of introducing impurities of the same conductivity type as the semiconductor substrate into the cathode contact opening by ion implantation. It is possible to completely eliminate variations in alignment accuracy, and when forming anode contact holes, there is no variation in dimensional accuracy due to the etching rate of the high concentration glass layer on the insulating film. Since the dimensional accuracy of the opening can be maintained, variations can be made extremely small, and horizontal Schottky diodes with good characteristics can be manufactured with good reproducibility.
第１図（ａ）〜（ｄ、 ）は本発明の第１−の実施例を
説明するための製造工程順に配置した半導体チップの縦
断面図、第２図は本発明の第２の実施例を説明するため
の半導体チップの縦断面図、第３図（ａ）〜（ｃ）は従
来の例を説明するための製造工程順に配置した半導体チ
ップの縦断面図である。
１ ａ、 １ ｃ −＝ Ｎ型半導体基板、９ａ、９
ｂ９ｃ・・カソード電極、２ａ、２ｂ、２ｃ・・酸化シ
リコン膜、］０・・・リンイオン、３ ａ、 、 ３
ｃ アノードコンタクト開孔、１−１・・・Ｐ型半導
体基板、４、ａ、４ｃ ・カソードコンタクト開孔、
１−２Ｎ＋型埋込層、５・・・フォ１〜レジスト膜、］
３・・Ｎ型エピタキシャル層、６ａ、６ｂ、６ｃ・・カ
ソードコンタクト領域、１４・・・Ｐ＋型拡散層、７ａ
７ｂ ７ｃ・・・ショットキー金属膜、８ａ、８ｂ８
Ｃ・アノード電極。FIGS. 1(a) to (d) are longitudinal sectional views of semiconductor chips arranged in the order of manufacturing steps to explain the first embodiment of the present invention, and FIG. FIGS. 3(a) to 3(c) are longitudinal sectional views of semiconductor chips arranged in the order of manufacturing steps to explain a conventional example. 1 a, 1 c −= N-type semiconductor substrate, 9 a, 9
b9c... Cathode electrode, 2a, 2b, 2c... Silicon oxide film, ]0... Phosphorus ion, 3 a, , 3
c Anode contact hole, 1-1...P-type semiconductor substrate, 4, a, 4c - Cathode contact hole,
1-2N+ type buried layer, 5...F1~resist film,]
3...N-type epitaxial layer, 6a, 6b, 6c...cathode contact region, 14...P+ type diffusion layer, 7a
7b 7c... Schottky metal film, 8a, 8b8
C. Anode electrode.
Claims (1)
ことにより、アノードコンタクト開孔及びカソードコン
タクト開孔を同時に形成する工程と、前記アノードコン
タクト開孔とその近傍にのみフォトレジスト膜を被覆さ
せる工程と、前記カソードコンタクト開孔部に前記半導
体基板と同一導電型の不純物をイオン注入により導入す
る工程と、前記アノードコンタクト開孔部とその近傍を
被覆したフォトレジスト膜を除去した後、露出した前記
半導体基板の表面にショットキー金属を被着する工程と
を含むことを特徴とする横型ショットキーダイオードの
製造方法。A step of simultaneously forming an anode contact hole and a cathode contact hole by forming an insulating film on a semiconductor substrate and then selectively removing it, and coating only the anode contact hole and its vicinity with a photoresist film. a step of introducing an impurity of the same conductivity type as the semiconductor substrate into the cathode contact opening by ion implantation, and removing the photoresist film covering the anode contact opening and its vicinity; A method for manufacturing a horizontal Schottky diode, comprising the step of depositing Schottky metal on the surface of the semiconductor substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33153888A JPH02178973A (en) | 1988-12-29 | 1988-12-29 | Manufacture of lateral schottky diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33153888A JPH02178973A (en) | 1988-12-29 | 1988-12-29 | Manufacture of lateral schottky diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02178973A true JPH02178973A (en) | 1990-07-11 |
Family
ID=18244778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33153888A Pending JPH02178973A (en) | 1988-12-29 | 1988-12-29 | Manufacture of lateral schottky diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02178973A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294919A (en) * | 2006-03-30 | 2007-11-08 | Ngk Insulators Ltd | Semiconductor element |
| JP2008172212A (en) * | 2006-12-15 | 2008-07-24 | Semiconductor Energy Lab Co Ltd | Method of fabricating semiconductor device |
-
1988
- 1988-12-29 JP JP33153888A patent/JPH02178973A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294919A (en) * | 2006-03-30 | 2007-11-08 | Ngk Insulators Ltd | Semiconductor element |
| JP2008172212A (en) * | 2006-12-15 | 2008-07-24 | Semiconductor Energy Lab Co Ltd | Method of fabricating semiconductor device |
| US8030193B2 (en) | 2006-12-15 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4499656A (en) | Deep mesa process for fabricating monolithic integrated Schottky barrier diode for millimeter wave mixers | |
| CA1082373A (en) | Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps | |
| GB1573496A (en) | Bipolar transistors and method of manufacturing the same | |
| JP3098848B2 (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| US9537017B2 (en) | Process for forming a planar diode using one mask | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| US3948694A (en) | Self-aligned method for integrated circuit manufacture | |
| US5100812A (en) | Method of manufacturing semiconductor device | |
| KR100203307B1 (en) | A method of manufacturing laser diode | |
| EP0174986A1 (en) | Process for forming and locating buried layers. | |
| US4464825A (en) | Process for fabrication of high-speed radiation hard bipolar semiconductor devices | |
| JPH02178973A (en) | Manufacture of lateral schottky diode | |
| US6140194A (en) | Method relating to the manufacture of a semiconductor component | |
| KR100249168B1 (en) | Manufacturing method of semiconductor device | |
| USRE30282E (en) | Double master mask process for integrated circuit manufacture | |
| JPH02105574A (en) | Manufacture of lateral schottky diode | |
| KR100198671B1 (en) | Method of forming buried layer of bipolar transistor | |
| KR100257525B1 (en) | Method for forming transistor | |
| JPH03203374A (en) | Manufacture of semiconductor device | |
| JP2594697B2 (en) | Method for manufacturing semiconductor device | |
| JPH045860A (en) | Schottky diode | |
| JP2976950B2 (en) | Method for manufacturing semiconductor device | |
| JPS59205752A (en) | Semiconductor integrated circuit containing schottky barrier diode | |
| JPS6040696B2 (en) | Manufacturing method of semiconductor device | |
| JPS60140759A (en) | Manufacture of semiconductor device |