JPH02178749A - 仮想記憶計算システムのページ不在割込制御方式 - Google Patents

仮想記憶計算システムのページ不在割込制御方式

Info

Publication number
JPH02178749A
JPH02178749A JP63335418A JP33541888A JPH02178749A JP H02178749 A JPH02178749 A JP H02178749A JP 63335418 A JP63335418 A JP 63335418A JP 33541888 A JP33541888 A JP 33541888A JP H02178749 A JPH02178749 A JP H02178749A
Authority
JP
Japan
Prior art keywords
page
instruction
interruption
buffer
absence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63335418A
Other languages
English (en)
Inventor
Takayoshi Hamano
濱野 隆芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP63335418A priority Critical patent/JPH02178749A/ja
Publication of JPH02178749A publication Critical patent/JPH02178749A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は仮想記憶計ロシステムにおCノる仮想記憶問罪
に関し、特に仮想記f!計算システムのぺ一ジ不在割込
制御方式に関する。
〔従来の技術〕
一般に、仮想記4a計偉システムは、第4図に示すよう
に、仮想メモリ40上のページ「)i、ページPn、p
n+tに配置され゛た命令を、1記憶装置にに1り付け
するとともに、イの主記憶装置から命令の先取り(プリ
フェッチ)を行っている。
ここで、上記主起f!装置から命令を先取りしようとし
た際に、当該命令が1記@装置に存在しない場合は、イ
の命令を含んでいるページをページ・インするようにし
ている。
−1えば、主記憶装置にベージPi1ページPnが存在
し、ページPn+1が存在していない場合、命令「をプ
リフェッチしようとした際に、この命令Fを含んでいる
ページpn+1がページ不在であるため、当該ページを
、2次記I!i装置から1記憶装置にページ・インする
ようにしていた。
C発明が解決しようとする課題〕 ところで、上記従来のf想記[1シスデムでは、命令先
取りの際にページ不在が発生したル】合は、無条件にペ
ージ不在割込みを北1して、不在を起こしたページをペ
ージ・インυるようにしている。
このため、例えば、第4図に示したように、現在実行さ
れている命令Cの次に実行されるべく命令りが、命令X
へのジVンI命令であり、命令「をブリフェッチ1Jべ
き指示が8れている場合には、制ulIが命令Xに移る
ので、ページ不在割込みを¥を生しなく’UもJ、いこ
とになるが、このような場合でも、ブリフエッヂされる
べく命令Fが配置されているページPn+1(ページ不
在を起こしているページ)をページ・インしているため
、システムとしては、不必要なページ不在υ1込みを実
行しなければならず、大きな負荷になってしようことが
あるという欠点があった。
本発明は上記欠点を解瀦し、システムの負荷を軽減する
ことのできる仮想記憶計算システムのべ一ジ不在割込υ
l111方式を提供1Jることを目的と1Jる。
(課題を解決覆るための1段) 本発明は、先取りされた命令を保持する保持手段の保持
内容が空になり、かつ次ざのページに属するコードデー
タにコンl−u−ルが移ること4!−認識した後、ペー
ジ不在311込を発生するようにしたものである。
(作用) 本発明では、保持手段(バッファメモリ)がエンプティ
(EnDtV )でページクロス(Page cros
s)が発生じた場合において、次のページがページ不在
の時は、ページ不在2,11り込みをn1する。
一方、バッファ・メモリがノット・1ンブテイ(Not
 Euty )でページクロス(Paqe cross
)が発生した場合にJりいて、次のページがページ不在
のり5は、バッファメモリに対するリフィルをしないま
まで実行を続行し、バッフアメしりがエンプティ(El
mllltY )になり次のの令がページ不在を起こし
たページの1行目の命令(データ)が命令の最初のもの
である場合、あるいは命令を実行している最中に必要な
命令が当該バッファ・メモリに入っでいない場合には、
ページ不在割り込みを発生する。〔実施例) 以下、本発明に係る仮想記憶計算システムのページ不在
割込1IIIJl11方式の実施例を添付図面を参照し
て説明する。
第1図は、本発明に係るページ不在割込制御方式を適用
した仮想記憶4算システムの一実施例を示す概略411
賊図である。同図において、仮想記憶fflシステムは
、仮想メモリ1と、実メモリ2と、命令バッファ3と、
命令処III部4とを有している。
仮想メモリ1には、湧定の命令シーケンスが、ベージP
i1ベージPn1ページPn+1に配置されている。こ
こで、例えば、ページPiには命令X、Y、Z、ページ
Pnには命令A、B、・E 。
ページPn+1には命令F、Gがそれぞれ配置されてい
る。なお、ページP nどp n +1は仮想メモリ1
上でI続している。
この仮想メモリ1上のページPi、ページpnは、第1
図に示すように大メモリ2に存在するベージPi1ペー
ジPnに対応しており、またpntlは実メモリ2には
(f(iしていない。
命令処理部4は、ブリフェッチ(p r e −f e
tch)の際のポインタ(以下、PPCという)5によ
って指示された先取りサベd命令を、実メモリ2から読
み出して命令バッフ?3に格納するとともに、ブーグラ
ム・カウンタ(以下、PCという)6によって指示され
た次に実行ケベき命令を、命令バッフ773から取り出
して111v釈し、実↑了する。
次に、上記仮想記憶訓0システムのページ不在V[込処
i!!!動作を説明Jる。
なお、実施例では、マイクロコードの実t−iにより、
ページ不在割り込み処理を行うようにしており、」−ド
フエッチに関連覆るページ不在割り込みは、リフィル・
トラップ(Ilcfill Trap ) 、ページ終
了v1つ込み(E OP : [nd Of Page
 1ntcrrUOt >が発生し、予め設定された条
件になった際に発生するように設定されている。
上記リフィル・トラップは、次命令の分岐の際に発生す
るように設定されている。この時のトラツブロケーショ
ンは、命令バッファ3が、1ンプアイ(空き)の場合と
、エンプティでない場合とでは異なっでいる。
方、ページ終了311り込み(ユ、第1図に承りように
、PPC5による先取りづべさ命令への指示が、ページ
P nに配置されている8命令から、ページPn→1に
配置されている命令「に移った際に、セットされたペー
ジ終了にjり込みごットに基づいて発生ずるように設定
°されている。この時のページ終了刈り込みロケーシ」
ンし上記トラップログ−ジョンの場合と同様に、命令バ
ッフ?3がエンプティの場合ど、1ン/テイぐない場合
とて゛は貨なっている。
通11:;のリフィル・トラップ4よ、EOPビットが
セラ1−されていない状態でのりフィル・1−ランプに
五り実JQされている。1〜ラツプ・ロケーションがエ
ンプティの場合ど、エンプティでない場合とに分かれて
いるの番ユ、実装上の一例であって、勿論同−ロケーシ
」ンでもゼ4わない。
1つのマクロ(Macro)インストラクシ」ン終了の
際、フイクL]コードは次命令への分岐を行う命令バッ
ファ3に充分なωのコードが龍い場合、リフィル・トラ
ップが発生しコントロールは特定のトラップ・ロケ−シ
ロンに移り、当該命令バッファ3内の保持内容に応じて
コードデータのフ1ツゾが行われる。
以上が通常の場合、すなわら、基本的なりフィル!11
!f#である。
次に、上述したように基本的なりフィル動作を行ってい
くと、上記第1図に示すように、先取りすべき命令が、
次ページpn+1の命令「をポイントする場合がある。
この場合のページ不在割り込み処理は、命令バッファ3
の保持状態に応じた2つの場合に分かれる。
最初に、命令バッファ13内が全て空き゛の状態(コー
ドデータなし)の場合について説明する。
命令処理部4は、第2図に示すように、先取りIJべき
命令が、実メモリ2に存在しているか否か、つまりペー
ジP n )1が実メモリ2に存在しているか否かを判
断しくステップ20)、存在している揚台は、命令バッ
ファ3に対してリフィルを行う。
つまり、命令バッフ7・3の保持内容がF![0(先入
れ先出)されるように詰めて、実メモリ2から先取りタ
ベさ゛命令を読み出して命令バッファ3に格納づる(ス
テップ21)。
一方、ステップ20において、先取りずべき命令が、実
メモリ2に?f在しない場合は、ページ不在となるため
ページ不合^11込が発生りることになり(ステップ2
2)、命令処理部4は、ページ不在の原因となったペー
ジP n→1をページ・インする。
次に、命令バッファ3内にコードゲータが存在する状態
で、上述したようにベージクロスが発生した場合の実行
について説明する。
命令処理部4は、第3図に示すJ、うに、先取りケベき
命令が、実メモリ2上に存在しているか否かを判断しく
ステップ30)、存在している場合は、上記ステップ2
1の処理と同様に、命令バッファ3に対してリフィルを
行う(ステップ31)。
一方、ステップ30において、先取りサベき命令が、実
メモリ2に存在しない場合、命令処理部4は、ページ終
了割り込みビットをセットし、命令バッファ3に対する
リフィルを行わず、その命令バッファー3から命令を取
り出して実行を続行する(ステップ32)。
ページ終了削り込みビットがセットされた命令バッフ1
3は、リフィルが行われないので、次命令がジャンプ命
令でない限り、必ずリフィル・トラップが発生する。こ
の場合のトラップは、通常のりフィル・トラップと区別
してページ終了v1り込みと呼び、ページ終了割り込み
ビットを反映したロケーションを持つ(勿論、このロケ
ーションは、通常のりフィル・トラップのロケーション
と°同一にして、レジスタ等のチエツクにより、このペ
ージ終了割り込みの状態を識別しても構わない)。
次に、ページ終了v1つ込みが発生した場合の処理につ
いて説明する。
まず命令バッファ3がエンプティの場合にはべ一ジ不在
割り込みが発生されることになる。勿論、この時ページ
不在は認識されたので、EOP (ページ終了割り込み
)ビットはクリアされる。一方、命令バッフ13がエン
プティでない場合は、命令バッファ3に対するリフィル
を行わないで実行を続行する。
このように51!L理を実行していくと、次に示すよう
に2通りの状態が考えられる。
Jなわち、 ■先取りすべき命令Fが、次の命令の最初である場合、
つまり命令Fが、ページpn+1の1行目の命令である
場合(第1図9照)。
■命令を実行している最中に必要な命令コード(データ
)が当該命令バッファ3に入っていない場合、つまり、
ページpnにおける命令Eどページpn+1における命
令Fとで1つの命令であって、ページpn+1における
命令Fが命令バッファ3に入っていない場合(第1図参
照)。
このように上記■および■の状態になった時は、コント
ロールは確実にvacant (空き)のページpn+
1に移っていくことになるので、ページ不在割り込みを
北生ザることになる。
なJ3、上記■の場合、命令バッファ・上ンブティ・ト
ラップのように、トラップとし′C設定されている。
さらに、上述し!こりフィル・トラップJ3よびページ
終了pJり込みが発生した場合におけるページ不在割り
込み処理において、ρ令バッフ?3に対するリフィルを
行わないで実行を続行づる場合は、ページpn+1をペ
ージ・インした後に、再スタートができるように、例え
ばPO2、図示しないスタック・ポインタ等の内容を廿
−ブしてJ3<必要があることは言うまでもない。
続いて、例えば、現在実行されている命令Cの次に実行
される命令りが、ページp i 1.: jjける命令
Xへのジャンプ命令となっていて、PPC’5のポイン
タが命令[を指示していた場合のページ不在81Jり込
み処理について説明する。
なお命令バッファ3には、命令C,D、[が保持されて
いるとする。この場合のりフィル動作は、ページ終了削
り込みでドライブされることになる。
従って、上述したように命令「以降のりフィルは行われ
ず、実行が進められる。
この場合、ページPiは実メモリ3に存在しているので
、次に実行される命令りでは、ジャンプ命令なのでコン
トロールはページPiの命令Xに移る。すなわち、命令
Xからのコードデータのプリフェッチが次に行われるこ
とにより、ページ不在311り込みは発生しない。従っ
て、命令処理部4は、命令「ではなく命令Xに対してυ
1lllを行うことになり、P P C5によって指示
されていた命令「を3むページPn+1がページ不在を
起こしていたとしても、[EOPビットがセットされて
いるため、ページPn+1に対重るページ・インは行わ
ない。
ところが、従来では、上述したように次に実行される命
令りがページPiにおける命令Xへのジャンプ命令とな
っていて、PP−05のポインタが命令Fを指示してい
た場合は、命令Fを必要とすべく、当該命令Fを含むペ
ージpn41に対するページ・インを行っていた。この
ページ・インは、命令りがジャンプ命令である場合、全
く不要なものである。
上記実施例では、先取り命令の保持に命令バッフ戸を用
いたが、プリフェッチ・キューを用いても良い。
上記実施例によれば、現在実行中の命令の次に実行され
るべく命令りが、ページPiにおける命令Xへのジャン
プ命令どなっていて、PPC5のポインタがページ不在
どなっているページp n +1に配置されている命令
「を指示していた場合であっても、この時は当該ページ
p n +1に対Jるページ・インは行われないので、
システムの負荷を軽減することができる。
〔発明の効果〕
以上説明したように本発明によれば、不必要なページ不
在割込みを抑制し、システムの負荷を軽減することがで
き、システムの実行効率を向トさせることができる。
【図面の簡単な説明】
第1図は本発明に係るページ不在割り込み制御方式を適
用した仮想記憶計静システムの一実施例を示づ”概略構
成図、第2図および第3図はページ不在処理紡nを示す
フL1−チャート、第4図は従来の仮想記憶H1f3シ
スデムを説明りるための説明図である。 1・・・仮想メモリ、2・・・実メモリ、3・・・命令
バッフ1.4・・・命令処理部、5・・・ポインタ、6
・・・プ[1グラム・カウンタ。 第2図 第3図 りじ−メEIJ 第1図 イ反恩、メモ、す 第4図

Claims (1)

  1. 【特許請求の範囲】 先取りされた命令を保持する保持手段から命令を読み出
    して実行する仮想記憶計算システムにおいて、 前記保持手段の保持内容が空になり、かつ次ぎのページ
    に属するコードデータにコントロールが移ることを認識
    した後、ページ不在割込を発生するようにした ことを特徴とする仮想記憶計算システムのページ不在割
    込制御方式。
JP63335418A 1988-12-28 1988-12-28 仮想記憶計算システムのページ不在割込制御方式 Pending JPH02178749A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63335418A JPH02178749A (ja) 1988-12-28 1988-12-28 仮想記憶計算システムのページ不在割込制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63335418A JPH02178749A (ja) 1988-12-28 1988-12-28 仮想記憶計算システムのページ不在割込制御方式

Publications (1)

Publication Number Publication Date
JPH02178749A true JPH02178749A (ja) 1990-07-11

Family

ID=18288332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63335418A Pending JPH02178749A (ja) 1988-12-28 1988-12-28 仮想記憶計算システムのページ不在割込制御方式

Country Status (1)

Country Link
JP (1) JPH02178749A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5776235A (en) * 1996-10-04 1998-07-07 Dow Corning Corporation Thick opaque ceramic coatings
US5780163A (en) * 1996-06-05 1998-07-14 Dow Corning Corporation Multilayer coating for microelectronic devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780163A (en) * 1996-06-05 1998-07-14 Dow Corning Corporation Multilayer coating for microelectronic devices
US5776235A (en) * 1996-10-04 1998-07-07 Dow Corning Corporation Thick opaque ceramic coatings

Similar Documents

Publication Publication Date Title
US9104425B2 (en) Apparatus and method for handling exception events
JP3753743B2 (ja) 先進のプロセッサにおけるメモリ・データ・エリアシング方法および装置
JP3615770B2 (ja) アドレスされた構成部分の思索の失敗を検出するメモリ・コントローラ
US5742822A (en) Multithreaded processor which dynamically discriminates a parallel execution and a sequential execution of threads
EP1316887A2 (en) System and method for dynamically patching code
JP2006048164A (ja) 情報処理装置およびソフトウェアプリフェッチ制御方法
US11816347B1 (en) Creating virtual machine snapshots without interfering with active user sessions
JP2005050208A (ja) マルチタスクシステムにおけるメモリ管理方式およびタスク制御装置
US20060149940A1 (en) Implementation to save and restore processor registers on a context switch
JP2009258985A (ja) 情報処理装置およびエラー訂正方法
JP3621116B2 (ja) 先進のプロセッサのための変換メモリ保護装置
US20080065834A1 (en) Method to Prevent Operand Data with No Locality from Polluting the Data Cache
JPH02178749A (ja) 仮想記憶計算システムのページ不在割込制御方式
US20050125801A1 (en) Method and apparartus for context switching in computer operating systems
JP2009230479A (ja) マイクロプロセッサ
JP2671160B2 (ja) 例外処理方式
CN113672424B (zh) 修复异常任务的方法及装置
JP2562838B2 (ja) プロセッサ及びストアバッファ制御方法
JPH0133856B2 (ja)
JP2006099335A (ja) コンテキスト処理装置
JPH0554141B2 (ja)
JP2010224908A (ja) 情報処理装置およびデータ修復方法
JPH0833825B2 (ja) マイクロプロセッサ
GB2500844A (en) Selecting either base level or further level stack when processing data in current further level exception state above base level
JPH01226053A (ja) 論理アドレスキャッシュの制御方法