JPH02178714A - 電圧変動対策設備の運転制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は変電所等において、系統電圧変動を抑制する目
的で、分路リアクトル設備（以下ＳｈＲと略す）と進相
コンデンサ設備（以下ＳＣと略す）、およびサイリスタ
とリアクトルを接続した無効電力補償１１以下ＳＶＣと
略す）とを併設した電圧変動対策設備の運転制御方式に
関するものである。

［従来技術］ 変電所等において、ＳｈＲとＳＣとＳｖＣとを併設して
系統電圧変動を抑制する方策がとられている。

系統へのＳｈＲの投入により系統電圧を下げることがで
き、ＳＣの投入により系統電圧を上げることができ、ｓ
ｙｃの運転により、所定の電圧変動の範囲で系統電圧の
変動を抑制することができる。

これまでの前記設備の運用については次のような方法が
とられている。

（１）タイムシーケンス回路で予めの該系統における負
荷変動の状況に基づいて、５ｈＲ１ＳＣの開閉を個別に
行う。

（２）　ＳＣはＳＶＣにおける通電電流を検出し、これ
がＳｖＣの最大容量を１．０Ｐ、Ｕ（パーユニット）と
したとき、例えば０．ＩＰ、Ｕ（１０％）、又Ｇｔ０．
９Ｐ、Ｕ（１０％）が一定時間継続すれば、　ＳＣを順
次開閉する方法をとる。

（３）　ＳｈＲは系統電圧と基準値を比較し、一定値以
下、又は以上になれば開閉する。

［解決すべき課題］ （１）前記タイムシーケンス方法によるときは、突発的
な系統条件変化に対応できない。（定状時も精度良く制
御出来ない。） （２）　ＳＶＣの開閉をＳＶＣ電流のみの判定では受電
系統電圧が上昇し、ＳＶＣの最大容量を制御しても系統
電圧が設定以上の場合は、ＳＣを投入することになり、
逆に電圧は上昇する。

（３）　ＳｈＨの開閉を系統電圧のみの判定では、受電
系統電圧がゆっくり電圧低下するＳｖＣの制御仮定（最
終制御では設定電圧となる）では、適当なタイミングを
調整しないとＳｈＲが投入され、ハンチングを起す。

［発明の構成］ 本発明は上記課題を解決する目的でなされたものであり
、従来のＳｈＲ，ＳＣ開閑における誤制御を防止するた
め、ＳｈＲ，ＳＣの開閉を系統母線電圧とＳｖＣ電流を
アンド条件にとり、それぞれの開閉制御を行って設備の
運転制御を円滑に行うものである。

以下図面により本発明を説明する。

第１図は本発明の実施例を示す。電源１よりインピーダ
ンス２を介して接続された母線３に負荷４があるものと
する。

この負荷４による電圧変動に対し、ＳｈＲ設備２０、　
ＳＣ設備３０およびＳｖＣ主回路１Ｇが併設されている
。

ＳｈＲ設備２０は開閉器２１．分流リアクトル２２を複
数具えるものである。ＳＣ設備３０は開閉器３１．５Ｃ
３２を複数具えるものである。また、ＳＶＣ主回路１０
は、高インピーダンス変圧器１１と逆並列接続サイリス
タ！２の直列よりなるものである。

これらＳｈＲ設備２０．５ＣＩ）備３０およびＳＶＣ主
回［１１Ｇに対し、それぞれ鎖線で囲むＳｂＲ開閉制御
回路ａ、ＳＣ開閉制御回路す、電圧調節制御（以下ムＹ
Ｒという）回路７により、制御信号が形成される。

まず、前記ムＶＲ回路７を説明する。系統母線３に接続
されたＰＴ５の二次側に電圧検出器７１が接続され、こ
の系統母線電圧信号は母線基準電圧信号フ２と加算器７
３で減算され、ｓｕｉ計７４において積分され、ファン
クシーン回路７５を介して、ブロックシン付パルス発生
回路８に入力する。また電源同期検出回路６が前記パル
ス発生回路８に接続され、前記パルス発生回路８よりの
出力はサイリスタ１２のゲー）Ｇｌ、Ｇ、に入力する。

ＳｈＲ開閉制御回路ａについて、詳細に示す第２図によ
って説明する。

母線基準電圧信号フ２を差し引いた電圧信号を入力とし
、係数器２３を介して上、下限検出器２４に入力する。

この検出器２４では、プラス、マイナス５にの電圧許容
幅をもち、前記係数器２３よりの電圧信号が上限５％、
または下限５％のレベルに達したとき、信号Ｙｕ、また
はＹＬを出力し、後述のアンド回路（第３図参照）３５
２および３５１に出力すると同時に、検出器２４よりの
上限および下限出力側はアンド回路２５１および２５２
とそれぞれ接続され、これらアンド回路２５１および２
５２に後述のＳＣ開閉制御回路すの上、下限検出回路３
４よりの出力信号ＩＬｌ＋　またはＩＬの°出力があり
、且つ、検出器２４よりの上記説明のＶｕ、またはｖＬ
の出力があったとき、アンド回路２５１１又は２５２は
オンの状態となる。

これら上限側のアンド回路２５１、下限側のアンド回路
２５２の出力側はそれぞれタイマー２８を介して一定時
間後、ＳｈＲドライブ回路２７に接続され、上限側に信
号があるときは、ＳｈＲ投入の信号を出して開閉器２１
を閉じ、下限側に信号があるときは、ＳｈＲ開放の信号
を出して開閉器２１を開く。

ＳＣ開閉制御回路すについて詳細に示す第３図によって
説明する。

ＳＹＣ主回路１０の通電電流を検出するＣＴよりの電流
を入力として、ｓｙｃ電流検出回路３３が接続されてＳ
ｖＣについての通電電流信号が形成され、この電流検出
回路３３は上、下限検出器３４に接続される。この検出
器３４はＳｖＣの最大通電容量を１．０としたとき、上
限を０．９、下限を０．１に設定したものである。この
上限に通電電流信号が達したとき、信号ＩＵを発し、下
限に達したとき信号ＩＬを発する。上、下限検出器３４
の上限側および下限側はアンド回路３５１および３５２
に接続され、このアンド回路３５１および３５２にはそ
れぞれ第２図のＳｈＲ開閉開閉制御回路上、下限検出器
２４の下限側出力ＶＬｓ上限側出力ｖＵが入力し、ＩＵ
とＶＬが同時にありの状態で上限側アンド回路３５＋は
オンとなり、ＩＬとＹＩＪが同時にありの状態で下限側
アンド回路３５２はオンの状態となる。

アンド回路３５１．３５２の出力側はそれぞれタイマー
３８を介して、　ＳＣドライブ回路３７に接続され、上
限側に信号があるときは、一定時間後ＳＣ投入の信号を
出して開閉器３１を閉じ、下限側に信号があるときは、
ＳＣ開放の信号を出して開閉器３０を開く。

第１図でムＹＲ回路７のフ１ンクシーン回路７５でサイ
リスタ点弧制御角に変換された信号はブロックゾーン付
パルス発生回路８に入力し、点弧位相制御角に制限を付
けて出力されるが、第４図にブロックゾーン、ゲートパ
ルスを発生できる範囲を示す。

負荷時、系統電圧Ｗｅの変動をＳｖＣで制御するとき、
周知のように高インピーダンス変圧器■、又はリアクト
ルに対する通電制御を行い、系統母線電圧Ｖｅの上昇に
対しては５７０通電電流を増大させ、電圧降下に対して
は通電電流を減少することによって対応する。この場合
、通電制御のできる範囲は、系統母線電圧の最大波高値
となる位相＊ａ９０°の位相から１８０’までの間であ
る。位相９０°で通電電流は最大となり、ｔｓｏ’では
零となる。本発明では、通電電流の最大値の、例えば９
０％より１ｏｚとなる間の位相位置で通電制御が可能で
、これをはずれた８０％以上の電流を流すパルス位相位
置相当の場合は、ＳＶＣに９０％の電流を流し、１０％
以下の電流を流すパルス位相位置相当の場合は、　ｓｙ
ｃに電流を流さないものとする。

［動作コ 本発明の装置において、基本的にはＳＣの開閉はＳＶＣ
電流の存（例えば３０％以上）、無（例えば１０％以下
）を検出し、開閉制御する。

通常、ＳｖＣ電流が流れると系統母線電圧Ｗｅは低下す
るが、送り出しの受電電圧が設定値以上の場合はＳＣが
投入できないようアンド条件としている。

また、　ＳｈＲの開閉は系統母線電圧Ｖｅが設定値以上
または以下であれば検出し、開閉制御する。

系統電圧Ｖ＠がゆっくりと低下している場合はＳＶＣも
ゆっくり応答するので、ＳＹＣがカットオフ制御をして
いるときにＳｈＲを投入すれば、このときはハンチング
することになるのでＳＶＣ電流を検出し、８０％以上流
れておれば、ＳｈＨの投入が可能な条件に、　１０％以
下ではＳｈＲが開放するそれぞれアンド条件としている
。

ここで、ＳＣの開閉アンド条件は次のとおりまとめられ
る。

（主）ＳＶＣ電流電流３思 以下→投入 （主）ｓｙｃ電流１０９４以下＋（従）系統電圧設定以
上→開放 また、ＳｈＲの開閉アンド条件は次のとおりまとめられ
る。

（主）系統電圧設定以上＋（従）ＳＶＣ電流電流３思 思 以上、または１０％以下なることを検出しているが、第
４図に示す、系統電圧と同期関係にある鋸歯状波制御信
号において、ＳＶａ位相制御角βはＳＹＣ電流と比例す
るので、このＳＶＣ電流の発生を制御するＳＹＣ位相制
御角βを７１７２２．７回路７５より検出してこれが上
限又は上限のブロックゾーンにあることを検出して、ア
ンド条件とすることもできる。

サイリスタゲートパルスＧ．．Ｇ，とブロックゾ−ンの
上限、下限を比較し、それぞれ同一となって、はり付い
たとき（ＵＬ）信号、又は下限（ＬＬ）信号を出力する
。

［発明の効果コ 本発明は系統電圧、ＳＶＣ電流、又は位相制御角をアン
ド条件にし、　ＳＣ，５ｈｌｌの開閉を行うので、適切
な系統電圧安定化がはかれるばかりでなく、不要な開閉
器の動作を防ぐことができ装置の信頼性は上昇する。

【図面の簡単な説明】

第１図は本発明の実施例をブロック図で示す。 第２図は第１図のＳｈＲ開閉制御回路をプロ。 り図で示す。 第３図は第１図のＳＣ開閉制御回路をブロック図で示す
。 第４図は、第１図のブロックゾーン付パルス発生回路の
タイムチャートである。 ６・・・電源同期検出回路、７一ムＶＲ制御回路、８・
・・ブロックゾーン付パルス発生回路、１０・・・ＳＹ
Ｃ主回路、２Ｇ・−５ｈＲ設備、２３・・・係数器、２
４・・・上。 下限検出器、２５，２５１，２５２・・・アンド回路、
２１１ｉ、３Ｂ・・・タイマー、２７．３７・・・開閉
器ドライブ回路、３０・・・ＳＣ設備、３３・・・Ｓｖ
Ｃ電流検出回路、３４・・・上、下限検出器。 亨２　図 ｌ 葵３　図 ｚ

Claims (1)

【特許請求の範囲】
1. （１）分路リアクトル設備と、進相コンデンサ設備、お
   よびサイリスタとリアクトルを用いた無効電力補償装置
   からなる電圧変動対策設備において、系統電圧および前
   記無効電力補償装置の電流、または前記電流の発生を制
   御する位相制御角を検出し、前記系統電圧が設定された
   系統電圧の設定値の上限、または下限となること、およ
   び前記無効電力補償装置の電流が、該補償装置に設定さ
   れた通電電流の上限、または下限となることを条件とし
   て、分路リアクトル設備および進相コンデンサ設備を開
   閉することを特徴とする電圧変動対策設備の運転制御方
   式。