JPH02174470A

JPH02174470A - 撮像装置

Info

Publication number: JPH02174470A
Application number: JP63331462A
Authority: JP
Inventors: Koji Takahashi; 宏爾高橋; Katsuji Yoshimura; 克二吉村; Kenichi Nagasawa; 健一長沢
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1988-12-27
Filing date: 1988-12-27
Publication date: 1990-07-05
Anticipated expiration: 2013-05-13
Also published as: JP2749849B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は実質的なダイナミック・レンジの広い撮像装置
に関する。

〔従来の技術〕

撮像装置は、カメラ一体形ＶＴＲやスチル・ビデオ・カ
メラなどのビデオ・カメラ部として広く使用されている
。撮像管や固体撮像素子を用いるビデオ・カメラは旧来
の銀塩写真システムに比ベダイナミック・レンジが狭く
、従って、逆光時などには白とびゃ黒つぶれ（輝度レベ
ルが著しく高い又は低い部分の俗称）などが発生する。

従来のビデオ・カメラではこのような場合、手動又は逆
光補正ボタンの操作により絞りを２絞り分程度開放し、
光量を調節していた。

しかし、このような逆光補正を適切に行った場合でも、
主たる被写体が適正露光量であっても背景で白とびが発
生してしまい、背景が白いだけの画面になってしまう場
合がある。つまり、従来装置のように主被写体の露光量
が適正になるように光量調節するだけでは、撮像装置の
ダイナミック・レンジの狭さは解決されない。これを解
決する為に、例えばライン・スキャナを用いて静止画像
を電気信号に変換する従来の撮像装置では、同一被写体
から得られた露光量の異なる複数の画面から１つの画面
を合成するものが考えられている。これに類したものと
してＵＳＰ７９２７６８号、特開昭６１−２１９２７０
号等のものも知られている。

〔発明が解決しようとする課題〕

しかしながら、そのような撮像装置は静止画像を対象と
しており、ダイナミック・レンジの広い動画が得られる
ものではなかった。

このような問題点に鑑み、本発明は、実質的なダイナミ
ック・レンジを広くとり得り、且つ多様な画像が得られ
る撮像装置を提示することを目的とする。

〔課題を解決するための手段〕

本発明は上述の目的を達成するため、撮像手段と、該撮
像手段から露光量の異なる画像を交互に連続して出力さ
せる制御手段、該制御手段による交互の出力を補間処理
して同時並列出力する処理手段とを有することを特徴と
する。

〔作用〕

上記構成に於いて前記処理手段は前記制御手段による交
互の出力を補間処理して同時並列出力する。

〔実施例〕

以下、図面を参照して本発明の第１実施例を説明する、
第１図は、カメラ一体形ＶＴＲに本発明を適用した場合
の全体構成ブロック図を示す。

第１図において、１００はカメラ部、２００は処理部、
３００は記録部である。カメラ部１００において、光学
系１０１から入射した光線は絞り１０２により光量制限
され、撮像素子１０３に結像する。撮像素子１０３は撮
像管や、ＭＯＳ、ＣＣＤなどの半導体撮像素子からなる
。焦点駆動回路１０７、絞り駆動回路１０６及び撮像素
子駆動回路１０５は、カメラ制御回路１０８の制御の下
で、それぞれ光学系１０１、絞り１０２及び撮像素子１
０３を駆動する。カメラ信号処理回路１０４は通常のビ
デオ・カメラの信号処理回路と同様のγ補正その他の処
理を行う周知回路である。

カメラ部１００から出力される映像信号は、処理部２０
０のＡ／Ｄ変換器２０１でディジタル信号に変換され、
演算回路２０２で後述する画素データの変換が行われ、
Ｄ／Ａ変換器２０３でアナログ信号に戻され、記録部３
００に供給される。２０４は、演算回路２０２での演算
用の画像メモリであり、２０５はそのアドレッシング回
路である。アドレッシング回路２０５はカメラ部１００
の制御回路１０８からのタイミング信号に応じて画像メ
モリ２０４の書込、読出アドレス制御信号を出力する。

記録部３００では、Ｄ／Ａ変換器２０３からのアナログ
信号が公知の方法でＶＴＲレコーダ３０１に記録される
。

次に撮像素子１０３の動作を説明する。第２図はカメラ
部１００の、より詳細な構成ブロック図であり、第３図
はＮＴＳＣ信号を例にとった場合に、カメラ部１００の
タイミング・チャートを示す。フィールドφインデック
ス（Ｆｌ）信号は、ｌフレームを構成する奇（ＯＤＤ）
フィールドと偶（ＥＶＥＮ）フィールドとを区別するた
めの信号である。Ｖ　ＢＬＫ信号は垂直ブランキング信
号であり、Ｈ（高）の期間が有効画面、Ｌ（低）の部分
が垂直ブランキング期間に対応する。Ｔ　ｐｕｌｓｅは
撮像素子１０３の電荷蓄積時間制御のための信号であり
、例えばインターライン型ＣＣＤ撮像素子の場合には画
素出力を垂直転送用ＣＣＤに読み出すためのパルスであ
る。尚、Ｔ　ｐｕｌｓｅのａとｂの間には垂直転送用Ｃ
ＣＤ内の電荷を、ｂとａの間には垂直転送用ＣＣＤ内の
電荷を水平シフトレジスタに向けてテレビジョンシート
で転送する。アイリス・ゲート信号は、後述する自動露
出のための規準となる映像信号として、１／１０００秒
の蓄積信号か１／６０秒の蓄積信号のどちらを用いるか
を指定する信号である。

図示例では、垂直ブランキング期間の間に１７１０００
秒の蓄積を行い、次の有効画面期間にその１／１０００
秒蓄積信号を出力する。そして、１／１０００秒蓄積期
間の直後に実質１／６０秒の電荷蓄積を行い、次フィー
ルドの有効画面期間にそのｌ／６０秒蓄積信号を出力す
る。このようにして、各フィールド毎に、２種類（１／
１０００秒とｌ／６０秒）の蓄積時間の信号が交互に出
力される。

なお、第２図において、２０はカメラ信号処理回路１０
４からの信号（例えば映像信号）を受けて、露出制御の
ための制御信号を演算する公知のＡＥ制御回路、２２は
合焦制御のための制御信号を出力する公知のＡＦ制御回
路、２４は垂直ブランキング信号Ｖ　ＢＬＫを２分周す
る１／２分周回路である。２６．　２７はサンプル・ホ
ールド回路、２８はインバータ、２９゜３０は１／２分
周回路２４の出力又はインバータ２８によるその反転信
号のどちらでサンプリング・タイミングを決定するかを
選択するマニュアルのスイッチである。サンプル・ホー
ルド回路２６．　２７の出力はそれぞれ絞り駆動回路１
０６及び焦点駆動回路１０７に印加され、自動露出制御
、自動焦点調節が実行される。

上記のように、本発明ではｌフィールド毎に露光量の異
なる複数の画面の信号が得られるのでカメラ信号処理の
一部を変更している。即ち、第２図を用いてＡＥ処理を
説明する。撮像素子１０３から得られた信号は、ＡＥ制
御のために、カメラ信号処理回路１０４からＡＥ制御回
路２０に送られ、ＡＥ制御回路２０はＡＥ制御のサーボ
・ループが作動するように絞り駆動回路１０６に制御信
号を供給する。この制御信号は、撮像素子１０３の出力
が適当なダイナミック・レンジの範囲に入るように、即
ち明るいときには絞り１０２を絞り込ませ、暗いときに
は絞り１０２を開かせるように変化する。

しかし、光量が例えばフィールド毎などの周期で変化す
る場合には、適切なＡＥ動作は望めない。

というのは、ＡＥサーボの応答速度はフィールドやフレ
ーム周期の変化に比べると大変長いからである。従って
、ＡＥ動作の制御信号は交互に得られる異なる露光量の
画像の内の一方のみを用いるように腰定しておく。第２
図では、サンプル・ホールド回路２６を設け、また、ど
れか１つ（例えば１７６０秒）の画面に相当する制御信
号だけを選択するように、スイッチ２９でサンプル・タ
イミングを規定する。

第２図では垂直ブランキング（Ｖ　ＢＬＫ　）信号によ
りサンプリング・パルスを形成しており、１／２分周器
２４により、Ｖ　ＢＬＫ信号信号圧転する信号を形成し
、これをスイッチ２９のａ接点に接続し、当該分周器２
４の出力をインバータ２８で反転した信号をスイッチ２
９のｂ接点に接続している。従ってスイッチ２２でａ接
点側を選択すれば、ＯＤＤフィールド、１／１０００秒
蓄積信号がＡＥ小ループ御の基準となるサンプリング・
パルスがサンプル・ホールド回路２６に印加され、逆に
ｂ接点側を選択すれば、１／６０秒蓄積信号がＡＥ小ル
ープ御の基準となるサンプリング・パルスがサンプル・
ホールド回路２６に印加される。ＡＦ副制御ついてのＡ
Ｆ制御回路２２、サンプル・ホールド回路２７、スイッ
チ３０についても同様である。

さて、本発明の実施例では、１／１０００秒とｌ／６０
秒の組み合わせであり、約４段（２４倍）の光量変化で
あるので、例えばＣＣＤ撮像素子を用いたカメラの場合
、ＥＶＥＮフィールドでｌ／６０秒の蓄積時間を基準に
主被写体に露出を合わせると、そのＥＶＥＮフィールド
では背景に白とびが生じ易いのに対し、４段光量を少な
（したＯＤＤフィールドでは主被写体で黒つぶれが発生
することが多い。なお、この例は逆光補正時に背景側に
露出を合わせた場合を想定したもので、勿論、その場の
状況により１／１０００秒以外に設定しても良い。

本発明では、このような、一方のフィールドでの白とび
及び／又は黒つぶれを積極的に利用して、画面の改善を
行う。つまり白とび又は黒つぶれの生じる部分について
は、他のフィールドの対応部分（露出が異なるので黒つ
ぶれ又は白とびは生じていない。）で代替し、両フィー
ルドの信号を合成して最終的な映像信号とする。その基
本的考え方を、第４図を参照して説明する。第４図では
、主被写体を縦長の長方形で模式的に示している。第４
図でスルー（Ｔ）画とは撮像素子１０３からのリアルタ
イム出力をいい、メモリ（Ｍ）画又はメモリ出力とは画
像メモリ２０４に一旦記憶された直前フィールドの信号
をいう。スルー画ではＯＤＤフィールド毎に逆光時の主
被写体が黒つぶれになり、ＥＶ、ＥＮフィールド毎に背
景が白とびになっている。また、メモリ画では、ｌフィ
ールド期間遅延した信号からなるので、白とびと黒つぶ
れはスルー画とは異なるフィールドで生じている。

従って、スルー画とメモリ画とを適切に組み合わせれば
、白とび及び黒つぶれの無い良好な映像が得られること
になる。つまり各フィールド毎にスルー画及びメモリ画
の信号を所定の閾値と比較して、当該閾値より大きけれ
ば１１小さければＯとして、画素毎に白とび又は黒つぶ
れを判定する。

第６図はその閾値と、画素の輝度値、フィールドとの関
係を示す。第６図（ａ）の横軸は輝度レベル、縦軸は１
画面中の各輝度レベルの出現頻度を示す。

第６図（ａ）に示すように、閾値Ｔｈｌは黒つぶれを判
定できるように設定され、閾値Ｔｈ２は白とびを判定で
きるように設定される。即ち、Ｔｈｌ以下が黒つぶれで
あり、閾値Ｔｈ２以上が白とびと判定される。第６図（
ｂ）は各フィールドと閾値との関係を示す。上記の如＜
　ＯＤＤフィールドとＥＶＥＮフィールドでは白とびと
黒つぶれが交互するので、その判定用の閾値もフィール
ド毎に変更する。

このようにしてどのフィールドのどの画素部分が黒つぶ
れ又は白とびであるかを判定できるから、その判定結果
を用い、スルー画とメモリ画とで適正な露光量の画素信
号を選択できる。例えば、判定Ａと判定Ｂの論理積をと
り、ＯＤＤフィールドでは論理積が１である画素に対し
てはスルー画の信号を選択し、論理積がＯである画素に
対してはメモリ画の信号を選択し、ＥＶＥＮフィールド
ではその逆の関係にすることにより、第４図に示すよう
な選択フラグが得られる。第４図の最下段の絵はその選
択フラグによる合成画像を示す。この図で示すように主
被写体が等速度運動を行った場合を想定し、時間軸ズレ
が画像に及ぼす影響を確認したが、実用上このズレは無
視できることが分かった。

第５図は処理部２００の演算回路２０２において、上記
閾値Ｔｈｌ、Ｔｈ２との比較及び選択フラグを形成する
回路部分の詳細な構成例のブロック図を示す。Ｔｈ切換
制御信号は、Ｆｌ信号などのように、フィールド毎に“
Ｈ″、“Ｌ”が反転する信号であり、閾値発生回路５３
及びインバータ５１を介して第２の閾値発生回路５２に
印加される。閾値発生回路５２．５３はその切換信号に
応じて、第６図（ｂ）の関係の閾値Ｔｈｌ又は同Ｔｈ２
を発生する。比較回路５４．５５はそれぞれメモリ画、
スルー画と、閾値発生回路５２．５３からの閾値とを比
較し、判定結果としてのＡ信号、Ｂ信号を出力する。ア
ンド・ゲート５６はそのＡ信号とＢ信号の論理積をとり
、選択フラグ信号を出力する。スイッチ５７は当該選択
フラグ信号に従って切り換わり、メモリ画又はスルー画
の信号を選択する。

第５図（ｂ）は処理部２００の演算回路２０２において
、上記閾値Ｔｈｌ、Ｔｈ２との比較及び選択フラグを形
成する回路部分の構成ブロック図の他の例を示す。スイ
ッチ５０１．５０２はフィールド毎にＨ″。

“Ｌ”が反転する切換制御信号（例えばＦｌ信号）によ
って切換制御される。図示例では“Ｈ”の期間に、スイ
ッチ５０１はｂ接点に接続し、スイッチ５０２はＭ接点
に接続する。そして、“Ｌ″の期間では、スイッチ５０
１はａ接点に接続するが、スイッチ５０２はアンド回路
５０７の出力によっても切換制御される。２つの閾値発
生回路５０３，５０４は各々、第６図（ａ）に示す閾値
Ｔｈｌ、Ｔｈ２を発生する。比較回路５０５はメモリ２
０４の出力信号（メモリｏｕｔ）と閾値Ｔｈｌとを比較
して判定Ｂを出力し、比較回路５０６はＡ／Ｄ変換器２
０１の出力信号（スルー画）と閾値Ｔｈ２とを比較して
判定Ａを出力する。アンド回路５０７は比較回路５０５
．５０６の出力Ａ、　Ｂの論理積をとり、選択フラグと
して出力する。上記の如く、アンド回路５０７の出力に
よりスイッチ５０２の切換を制御する。

第４図（ｂ）は第５図（ｂ）に示した構成の動作を示す
図である。

図中メモリｉｎとはフィールド・メモリ（第５図（ｂ）
のメモリ２０４）に書込まれる画面であり、メモリｏｕ
ｔとは当該メモリから読み出される画面である。当該メ
モリ２０４には、ＯＤＤフィールド期間ではスルー画（
Ｔ）が直接書き込まれ、ＥＶＥＮフィールド期間には、
スルー画（Ｔ）とメモリｏｕｔである１フイールド前の
ＯＤＤフィールドの画面とが夫々所定の重み付けをされ
てから合成された画面が書き込まれる。

この場合、第３図の蓄積時間の欄にＡ、　Ｂとして示し
た異なる蓄積時間の信号を合成する際には、Ａ１とＢ１
、Ａ２とＢ２というような２つの画面を組み合わせて合
成し、例えばＢ、とＡ２という画面の組み合わせでの画
面合成を防止している。このようにすることにより合成
される２つの画面を得るための蓄積が行われる期間は互
いに近接しているので、ブレの少ない合成画面を得るこ
とことができる。

また、ＥＶＥＮフィールド期間では、閾値Ｔｈｌとメモ
リｏｕｔを比較し、閾値Ｔｈ２とスルー画とを比較し、
各入力データが各閾値より大きければ１、小さければ０
の判定を行い、上記スルー画（Ｔ）及びメモリｏｕｔに
対してそれぞれ判定Ａ及び判定Ｂとして各画素に対応す
る形で出力する。

この画素判定に従い、各々の画素領域についてスルー画
（Ｔ）、メモリｏｕｔで示した画像信号から信号を選択
する。その選択結果が第４図（ｂ）の最下段のＥＶＥＮ
フィールド期間の絵である。ＯＤＤフィールド期間では
１フイ一ルド期間前の出力画像（メモリｏｕｔ）が再び
出力される。

このように画面の合成を時間的に近接した画面間で行う
ことにより、移動物体においてもその境界で画像劣化が
生ずることがない。

尚、画面内で輝度が大きく異なる場合には、被写体と背
景という２つの領域に区分けできるが、その各領域内で
は、どちらか一方の蓄積時間の信号のみを用い、その各
領域内で蓄積時間の切換は行わない方が好ましい。なぜ
なら、第１に各領域内での適切な階調表現ができなくな
り、第２に各領域内の蓄積時間の境界線部分がちらつき
、見づらくなるからである。従って各領域内でのこのよ
うな頻繁な切換を避けるために、切換判断の基準となる
閾値を、周辺画素の情報を加味して適宜に設定すること
が好ましい。−例として、第６図（Ｃ）の如く閾値Ｔｈ
ｌ、Ｔｈ２にヒステリシス特性を持たせても良い。

即ち、例えば第５図（ａ）図示の閾値発生回路５２゜５
３をその切換信号に応じて、第６図（ｃ）の関係の閾値
Ｔｈｌ、Ｔｈｌ’　又は同Ｔｈ２．Ｔｈ２’　を発生す
るようにしておく。上記ヒステリシス特性としては、第
６図（Ｃ）のＴｈｌ以下の画素情報を受は取った時、閾
値をＴｈｌからＴｈｌ’　　（Ｔｈ’　＞Ｔｈ）に上げ
、比較器５４．５５の出力が容易には反転しないように
する。しかし、比較器５４．５５の出力が反転した後は
、閾値Ｔｈｌ’　からＴｈｌに戻す。Ｔｈ２についても
同様であり、Ｔｈ２を越える値を受は取った時に閾値Ｔ
ｈ２からＴｈ２’　　（Ｔｈ２’　＜Ｔｈ２）にする。

このようにすることにより主被写体と背景との分離がよ
り正確に行え、画面中の判断結果の孤立点が減少し、よ
り自然な画面合成が可能になる。また、主被写体と背景
との境界線にちらつきが出難くなり、より自然な画像が
得られる。

又、第５図（ａ）に示す様に２０３．５７と同様の回路
をもう一系統２０３’　、　５７’　　として設け、か
かる切換回路５７′　　には回路５７に入力する信号と
反転した信号を制御信号として入力することによって第
１出力と相補的な出力を第２出力として得ることが出来
る。

又、前述の第５図（ａ）において５１〜５６に示すブロ
ックを除き、第５図（Ｃ）に示す様な構成にすることに
よって、第５図（ｄ）に示す様な第１出力と第２出力と
の２系統の相補的な出力を得ることが出来る。

第７図は階調特性図を示す。同（ａ）の実線が通常のビ
デオ・カメラの特性図であり、１００％までは入出力が
リニアになっており、それ以上の入力（１００〜４００
％）に対してはＫＮＥＥ特性と呼ばれる傾きの緩い関係
となっている。この変化点をＰｌとすると、高速シャッ
タ時にはこの変化点がＰ２の位置に移行する。但しＰｌ
がｌ／６０秒で、Ｐ２が２段の露光量変化の１７２５０
秒であるとする。上述のように、ｌ／６０と１／１００
０のように４段の差のある場合には、第７図（ｄ）の（
１）と（５）の関係になる。因みに、第７図（ｄ）の（
１）はｌ／６０秒、（２）は１７１２５秒、（３）は１
７２５０秒、（４）は１１５００秒、（５）は１／１０
００秒とした場合の特性図でる。本発明によれば傾きの
違う２つの特性から好みのカーブを持つ特性を合成する
ことができる。第７図（ｂ）、　　（Ｃ）がその合成例
である。

具体的に階調特性の合成法を説明する。なお、線形部か
らＫＮＥＥ特性部への変化点ＰＩ　（低速シャッタ・ス
ピードの場合）と、Ｐ２（高速シャッタ・スピードの場
合）のどちらか一方が１００％点になるように制御する
場合を例にとる。第６図に示したように閾値を設け、画
面の白とび及び黒っぷれを判定するが、その閾値の設定
により階調特性が変化する。その変化の様子を第７図（
ｂ）に示す。

同図中（１）〜（３）の特性は、白とび判定用の閾値Ｔ
ｈ２を低い値から順次高い値へ変化させていった場合に
、スイッチ５７による画素切換で高速シャッタ側を選択
する位置が高輝度側に変化する様子を示す。

第５図（ａ）ではスイッチ５７により一方の画素信号を
選択しているが、対応する２画素のデータを演算処理し
て目的の信号を得てもよい。この方法につき、例えば、
第７図（ｂ）の特性（２）を基準として各種の演算方法
を選択した場合の特性変化を第７図（Ｃ）に示す。第７
図（ｃ）の特性（２）は第７図（ｂ）の特性（２）と同
じである。第７図（Ｃ）の特性（１）は、「白とび」判
定がなされた画素のデータと、別画面の対応画素のデー
タとを用い、平均値処理を行った場合を示す。例えば、
「白とび」と判定された対応する２画素のデータをそれ
ぞれり、、Ｄ２とし、処理結果をＤとすると、平均値処
理では、Ｄ＝　（Ｄ、＋Ｄ２）／２であり、減算処理で
はＤ＝Ｄ、−ｋ　（Ｄ、−Ｄ２）である。但し、ｋは設
定閾値に応じて変化させる。第７図（Ｃ）の特性（３）
ではｋは約１．８８である。このような平均値処理や減
算処理以外にも、定数加算、定数減算などの所謂オフセ
ット処理でもよく、またこれらを併用しても良い。

更には、主被写体を適正露光にした場合、背景の写り具
合（白とびの程度など）が好みに応じて調節自在となり
、より自然な描写や意図的な作画が可能になる。勿論逆
に、背景を適正露光にして、主被写体の黒つぶれの程度
を調節することもできる。これらの写り具合の調節範囲
は画素データの演算方法に加え、シャッタ・スピードの
組み合わせにより無数の広範囲の特性を得ることができ
る。

上記実施例では１秒間に実質３０枚の時間分解能になり
、フレーム蓄積ＣＣＤ撮像素子などと同程度になる。そ
こで、フィールド蓄積ＣＣＤ撮像素子と同程度の時間分
解能を実現すべく、ｌフィールドに２枚の画面を取り込
む実施例を説明する。その構成例の変更部分を第８図に
示し、タイミング・チャートを第９図に示す。本実施例
では通常のビデオ・レートより速い速度で撮像素子１０
３の信号を読み出し、それを時間軸変換して通常レート
に戻す。フィールド・メモリ９０．９１は各々１フイ一
ルド分の画像情報に相当する記憶容量を有しており、メ
モリ９０では１／１０００秒蓄積信号を１／１２０秒続
出タイミングと同時化するために１／１０００秒蓄積信
号の遅延を行い、メモリ９１では、１／１２０秒単位の
映像信号を１／６０秒単位のＮＴＳＣ信号に変更するた
めの２倍の時間伸長処理を行う。第９図中の（ａ）〜（
ｄ）は、第８図の信号（ａ）〜（ｄ）に対応している。

スイッチ５７は１／１２０秒蓄積信号と１／１０００蓄
積信号とを制御回路９２の出力に基づき切換えることに
より合成出力（Ｃ）を形成する。

このように構成することにより第９図（ｄ）の如（、フ
ィールド毎の時間分解能が得られる。

次に、制御回路１０８の他の詳細例を第１０図に示す。

マスター・クロック発生器４０は外部からの基準信号に
従い、制御回路１０８内部用のマスター・クロックを発
生する。ｌ　／　１０００シヤツタ用のクロック発生器
４１はそのマスター・クロックに従い高速用クロックを
発生し、ｌ／６０シヤツタ用のクロック発生器４２はそ
のマスター・クロックに従い低速用クロックを発生する
。スイッチ４５はフィールド毎に切り換わり、クロック
発生器４１及び同４２の出力を交互に駆動回路１０５に
印加する。ＡＥ制御信号発生器４３は、カメラ信号処理
回路１０４からの映像信号を基に、絞り制御のためのＡ
Ｅ制御信号を発生する。制御信号保持回路４４はその制
御信号を１フイ一ルド間保持する。スイッチ４６は、フ
ィールド毎に切り換わり、ＡＥ制御信号発生器４３の出
力及び制御信号保持回路４４による保持信号を交互に絞
り制御回路１０６に印加する。切換信号発生器４７は、
スイッチ４５．４６の切換をフィールド毎に制御する。

スイッチ４５．４６は同期して切り換わる。

この実施例では、低速用、高速用それぞれにクロック発
生器を設け、そのクロックを、フィールド毎の信号を発
生する切換信号発生器の出力信号により切り換えている
ので、回路構成及び動作が簡単になるという効果があり
、特に動画に適している。

以上の実施例では、撮像素子の蓄積時間を変化させるこ
とで異なる露光量の画面を生成したが、高速の絞り又は
シャッター装置等の露光制御を高速で変化させてもよく
、また、例えばＰＬＺＴなどのように、減光フィルタを
電気的に制御する方式等で実現してもよい。

以上の説明から容易に理解できるように、本発明によれ
ば、ダイナミック・レンジを実質的に広（することがで
き、例えば、逆光の場合であっても、主被写体のみなら
ず背景も、適正な露光量の画像が動画として得られるこ
とになる。

次に以上の実施例において、動画用のカメラの動作ルー
プは数秒のレスポンスになるように設定され、画面の急
激な変化を避けている。そこで、例えば１　／　ｌ　０
００秒と１／６０秒の露光時間をフィールド毎に切り換
えた場合には、第２図示のＡＥ小ループはおよそ１／２
５０秒の露光時間を連続して行った場合と同じ応答を示
す。これは定常的な誤差と見做せるので、露光量の違い
に応じたオフセット・バイアスをＡＥ小ループ付加する
ことでこの誤差を解消できる。第１１図はそのような第
２図示の回路の変更構成例である。８０がそのバイアス
を発生するバイアス発生回路、８１はＡＥ小ループ当該
バイアスを加算する加算器、８２はＡＦループに同様の
オフセット・バイアスを付加する加算器である。ＡＷＢ
についても同様とすることができる。

このようにすればＡＥ、ＡＦ或いはＡＷＢをほぼ一定の
サーボゲインで安定させることができる。

次に第１２図は本発明の第３実施例図、第１３図はその
動作タイミング図であり、第１〜第１１図と同じ符番の
ものは同じ要素を示す。カメラ信号処理回路１０４の出
力の内、輝度（Ｙ）信号（第１３図（ａ）に示す）は、
Ａ／Ｄ変換器１０９により４ｆＳＣ（ｆｓＣは色副搬送
波周波数）でサンプリングされ、８ビツトで量子化され
、スイッチ１１２のｂ接点に供給される。スイッチ１１
２のａ接点には、スイッチ１１６の出力である合成画面
が供給される。スイッチ１１６は、第３図のＦｌ信号（
又はこれと等価な信号）によりフィールド毎に、ＥＶＥ
Ｎフィールドではａ接点、ＯＤＤフィールドではｂ接点
に接続する。スイッチ１１２の出力はフィールド・メモ
リ１１３により１フイ一ルド期間分延長されてスイッチ
１１６のａ接点に供給される。スイッチ１１６のｂ接点
にはＡ／Ｄ変換器１０９の出力が供給される。スイッチ
１１６は、制御回路１２０から出力される選択フラグ（
第４図参照）により切り換えられる。スイッチ１１６の
出力はスイッチ１１２のａ接点に供給されると共に、Ｄ
／Ａ変換器１１８でアナログ信号に変換され、混合回路
１２５に供給され、輝度信号と混合されＶＴＲ２００で
記録される。

カメラ信号処理回路１０４の出力の内２つの色差信号（
Ｒ−Ｙ）、（Ｂ−Ｙ）（第１３図（Ｃ）、　　（ｄ））
は、スイッチ１１０により第１３図（ｅ）に示すタイミ
ングで切り換えられる。第１３図（ｆ）はスイッチ１１
０の出力を示す。スイッチ１】０の出力は、Ａ／Ｄ変換
器１１１により第１３図（ｇ）に示すタイミングの２ｆ
ｓｃのパルスでサンプリングされ、８ビツトで量子化さ
れ、スイッチ１１４のｂ接点に供給される。スイッチ１
１４、フィールド・メモリ１１５、スイッチ１１７及び
Ｄ／Ａ変換器１１９における処理は、Ｙ信号の場合と同
じである。但し、フィールド・メモリ１１５の容量はフ
ィールド・メモリ１１３の半分でよい。Ｄ／Ａ変換器１
１９の出力信号（第１３図（ｆ））は、サンプル◆ホー
ルド（Ｓ／Ｈ）回路１２１゜１２２により第１３図（ｈ
）、　　（ｉ）に示すタイミングでサンプリングされ、
同時化される。このサンプル・ホールドの後、図示しな
いロー・パス・フィルタを経て復元された（Ｒ−Ｙ）信
号（第１３図（Ｃ））及び（Ｂ−Ｙ）信号（第１３図（
ｄ））は、変調回路１２４でｆｓｃを直角二相変調する
。変調回路１２４の出力は混合回路１２５でＹ信号に多
重され、ＶＴＲ部２００にＮＴＳＣ信号として供給され
る。

第１４図は、第１２図の制御回路１２０の中の、選択フ
ラグを発生する回路部分を示す。閾値発生回路５０３．
５０４はそれぞれ、第６図に示す閾値Ｔｈｌ。

Ｔｈ２を発生ず４゜比較回路５０５はフィールド・メモ
リ１１３の出力信号（メモリｏｕｔ）と閾値Ｔｈｌとを
比較して判定Ａを出力し、比較回路５０６はＡ／Ｄ変換
器１０９の出力信号（スルー画）と閾値’ｒ　ｈ　２と
を比較して判定Ｂを出力する。アンド回路５０７は比較
回路５０５，５０６の出力Ａ、　　Ｂの論理積をとり、
オア回路５０９の一方の入力に印加する。オア回路５０
９の他方の入力にはＦＩ倍信号印加され、従って、ＯＤ
Ｄフィールドではオア回路５０９の出力はｒＨＪである
。

オア回路５０９の出力はＳ／Ｈ回路５１０により第１３
図（ｈ）又は（ｉ）に示すタイミングでサンプリングさ
れホールドされる。これは、第１３図に示すように、輝
度信号と色信号とでサンプリング周波数が異なるために
、サンプリングされた全ての輝度信号で選択フラグを形
成すると、例えば画面上の成るサンプリング・ポイント
の（Ｒ−Ｙ）信号はＡ／Ｄ変換器１０９の出力が選択さ
れているにもかかわらず、その箇所の（Ｂ−Ｙ）信号は
フィールド・メモリ１１３の出力が選択されるという不
都合が生じるからである。即ち、かかる不都合とは、蓄
積時間が異なる２画面の一方から（Ｒ−Ｙ）信号を得、
他方から（Ｂ−Ｙ）信号を得ることになるので、変調器
１２４から得られる色信号としては被写体の実際の色と
は異なるものとなってしまうという問題点が生じること
である。本実施例では、この点を解決するために、第１
４図に示すＳ／Ｈ回路５１０を設け、そのサンプリング
・レートをｆｓｃとしている。

尚、Ｓ／Ｈ回路５１０の出力はスイッチ１１６．　１１
７に印加され、ｒＨＪのときａ接点接続、ｒＬＪのとき
ｂ接点接続になる。

本実施例では、このような構成によって蓄積時間の異な
る２つの画面の一方からＲ−Ｙを得、他方からＢ−Ｙを
得て合成するという誤動作を防止することができる。

上記実施例では、所定の複数個のＹ判定信号から１つの
Ｃ選択信号（Ｓ／Ｈ回路５１０の出力に相当する）を生
成するために、第１４図において説明した回路を用いて
Ｙ判定信号（アンド回路５０７の出力に相当する）の１
つを代表値として用いたが、これ以外にも、判定結果の
数でＣ選択を行う多数決処理や、Ｙ信号の所定区間内の
平均値を判定することでＣ判定結果とする平均値処理に
よってＣ選択信号を生成してもよい。

このような本発明の実施例によればコンポーネント色信
号処理が可能になるので、従来に較べ、基本画質の向上
が図られ、全体としてより高画質の撮影を実現できる。

次に、第１５図〜第２１図を参照し、本発明の第４実施
例を説明する。

第１５図において、７１０は被写体、７１２は撮影レン
ズ、７１４は絞り、７１６は撮像素子である。撮影レン
ズ７１２より入射した被写体７１０からの光線は絞り７
１４により光量°規制され、撮像素子７１６の光電変換
面に入射する。、７１８は通常のビデオ・カメラと同様
にγ補正を始めとする各種の信号処理を行うカメラ信号
処理回路である。７２０は絞り７１４を制御する絞り制
御回路、７２２は撮像素子７１６を駆動する駆動回路で
ある。７２４はカメラ信号処理回路７１８の出力の一部
（例えば、画面中央部の信号）を通過させるゲート回路
、７２６は撮像素子の電荷蓄積時間を変更させるスピー
ド切換回路である。

カメラ信号処理回路７１８の出力はデコーダ７２８によ
り輝度（Ｙ）信号と、時分割多重ベースバンドの色差（
Ｃ）信号とに分離され、それぞれＡ／Ｄ変換器７３０Ｙ
、７３０Ｃを介して信号処理回路７３２Ｙ。

７３２Ｃに印加される。信号処理回路７３２Ｙ、　７３
２Ｃでは後述する画素データの変換が行われ、Ｄ／Ａ変
換器７３４Ｙ、７３４Ｃを介して出力処理回路７３６に
印加される。出力処理回路７３６は入力信号からコンポ
ジット・ビデオ信号を形成して出力する。

７３８はＹ信号から黒つぶれ、白とびの有無を判定する
判定回路であり、その判定結果に従い、スピード切換回
路７２６への切換指示信号、ゲート回路７２４への制御
信号などを供給する。

処理回路７３２Ｙ、７３２Ｃの詳細を説明する。第１６
図は処理回路７３２Ｙを示すが、処理回路７３２Ｃも基
本的に同じ構成でよい。第１６図において、Ａ／Ｄ変換
器７３０Ｙの出力はスイッチ７５０及び同７５８に印加
される。スイッチ７５０はノーマル・モード（撮影画像
に白とび、黒つぶれが無いとき）では常にｂ接点に接続
し、画素変換モード（撮影画像に白とび又は黒つぶれが
あるとき）では１／６０秒単位でａ接点、ｂ接点に交互
に接続する。尚、画素変換モードでは、駆動回路７２２
は、１／６０秒電荷蓄積及びｌ／１０００秒電荷蓄積を
フィールド交互に繰り返すように撮像素子７１６を駆動
し、スイッチ７５０は１／１０００秒蓄積画に対してａ
接点に接続し、１７６０秒蓄積画に対してｂ接点に接続
する。スイッチ７５０のｂ接点の１７６０秒蓄積画は判
定回路７３８及びマルチプレクサ７５６に供給される。

マルチプレクサ７５６は、ノーマル・モード時には、毎
フィールド供給される１７６０秒蓄積画を出力し、画素
変換モード時には、奇数フィールドで、スイッチ７５０
のｂ接点からの１７６０秒蓄積画と、フィールド・メモ
リ７５４からの１／１０００秒蓄積画との間で画素変換
を行って、その画素変換画像を出力し、偶数フィールド
では、フィールド・メモリ７５４からの画素変換済みの
画像をそのまま出力する。スイッチ７５８は通常はａ接
点に接続するが、垂直ブランキング期間にはｂ接点に接
続する。

これはインターレース信号を形成するためである。

画素変換モード時のスイッチ７５２、フィールド・メモ
リ７５４及びマルチプレクサ７５６の動作を第１７図を
参照してより詳しく説明する。第１７図（ａ）はスイッ
チ７５０．７５２に対する切換制御信号であり、ｒＨＪ
のときはａ接点に、ｒＬＪのときはｂ接点に接続する。

同（ｂ）はスイッチ７５８に対する切換制御信号であり
、「Ｈ」のときａ接点に、ｒＬＪのときｂ接点に接続す
る。同（ｃ）は撮像素子７１６の電荷蓄積動作を示し、
ａｎ、　　ｌ）ｎは電荷蓄積時間（この例では１７１０
００秒とｌ／６０秒）を代表する。同（ｄ）は撮像素子
７１６の出力を示す。同（ｅ）はフィールド・メモリ７
５４に書き込まれる信号、同（ｆ）はフィールド・メモ
リ７５４から読み出される信号、同（ｇ）はマルチプレ
クサ７５６の出力を示す。尚、フィールド・メモリ７５
４は書込と同時に続出をも行えるタイプのメモリである
。

１７１０００秒蓄積画であるａ、はフィールド・メモリ
７５４により１フイ一ルド期間遅延され、マルチプレク
サ７５６により、次フィールドの１７６０秒蓄積画ｂ１
との間で画素変換が施される。その画素変換後の画像Ｍ
ＩＸ−１はスイッチ７５８に供給されると共にスイッチ
７５２を介してフィールド・メモリ７５４に書き込まれ
る。画像ＭＩＸ−１はｌフィールド期間遅延されてマル
チプレクサ７５６に印加される。このとき、マルチプレ
クサ７５６には画像ＭＩＸ−ＩＬか供給されないので、
マルチプレクサ７５６は再び画像ＭＩＸ−１をスイッチ
７５８に出力する。

以後、同様の処理が行われ、マルチプレクサ７５６はＭ
ＩＸ−１，ＭＩＸ−１，ＭＩＸ−２，ＭＩＸ−２，−・
・を出力する。尚、ａ、とｂｌで画素変換を行った後、
次フィールドです、とａ２の間で画素変換を行うことに
より時間分解能を高めることも考えられるが、ｂｌとａ
２では時間的なズレが大きく、動画像において不都合が
生じる可能性が高い。

第１８図は判定回路７３８の具体例の構成ブロック図を
示す。処理回路７３２Ｙ　（具体的にはスイッチ７５０
のｂ接点）からのｌ／６０秒蓄積のＹ信号は、平均値算
出回路７６０と、白とび検出のための比較回路７６２と
に印加される。平均値算出回路７６０は、例えば第２０
図や第２１図のように画面を複数の領域に分割し、各領
域の輝度レベルの平均値を算出して演算回路７６４に供
給する。演算回路７６４は各領域の平均値の最大値と最
小値との差を計算し、その計算値が所定値より大きいと
きには画素変換モード、所定値以下のときにはノーマル
・モードとなるように、スピード切換回路７２６に制御
信号を供給する。演算回路７６４は例えば、通常のマイ
クロコンピュータからなる。また、平均値算出回路７６
０で算出された各領域の平均輝度レベルは絞り調整のた
めの測光枠の決定用にも利用でき、演算回路７６４は、
測光枠情報をウィンドウ発生回路７６６に出力する。

比較回路７６２は、処理回路７３２ＹからのＹ信号を閾
値切換器７６８からの閾値と比較し、閾値以下のときｒ
ＬＪ、閾値より大きいときｒＨＪを出力する。初期状態
では閾値切換器７６８は第１９図に示す閾値Ｔｈ２を選
択しており、比較回路７６２の出力が一旦ｒＨＪになる
と、選択闇値をＴｈｌに切り換え、また、比較回路７６
２の出力がｒＬＪになると、再びＴｈ２を選択する。こ
のようなヒステリシス特性を持たせることにより、ノイ
ズのような孤立点で頻繁に自とびと判定されることを防
止できる。比較回路７６２の出力は、Ｙ制御信号として
処理回路７３２Ｙに、Ｃ制御信号として処理回路７３２
Ｃに供給される。処理回路７３２Ｙ、７３２Ｃは、比較
回路７６２の出力がｒＬＪのときは１７６０秒蓄積画を
、ｒＨＪのときには１／１０００秒蓄積画を選択する。

判定回路７３８において、入力輝度信号として１／１０
００秒蓄積画を用い、黒つぶれを判定する構成を採用し
てもよいが、白とびの検出の方が黒つぶれの検出よりも
正確に行うことができ、且つ、ノーマル・モード／画素
変換モードの切換は同じ蓄積条件で行う必要があるので
、上記実施例では、判定回路７３８に１７６０秒蓄積画
を入力している。

以上の説明から容易に理解できるように、本実施例によ
れば、逆光時において主被写体のみならず背景までも適
正露出で撮影することができ、ダイナミック・レンジを
実質的に拡げることができる。

また、通常撮影時の輝度レベルを監視し、適正露光時に
は通常撮影を行うようにすることで、適正露光時には時
間解像度の劣化が生じない。

又、本実施例に依れば単一の撮像素子から蓄積時間の異
なる２系統の出力を並列的に得ることが出来るので種々
の応用を望むことが出来る。又、本実施例では２系統示
したがこれに限らず３系統以上でもよい。

〔発明の効果〕

本発明に依れば実質的なダイナミックレンジを広（とり
得り、且つ多様な画像を得ることが出来る。

【図面の簡単な説明】

第１図は本発明の第１実施例を用いたカメラ一体形ＶＴ
Ｒの構成ブロック図、第２図は第１図のカメラ部の制御
回路１０８の具体的構成例のブロック図、第３図は撮像
素子の動作タイミング・チャート、第４図（ａ）、　　
（ｂ）はそれぞれ本発明のよる画像処理の概念の第１１
第２の例を示す図、第５図（ａ）。（ｂ）、　　（Ｃ）は夫々第１図の演算回路２０２の具
体的構成ブロックの第１１第２、第３の構成側図、第５
図（ｄ）は第５図（ｃ）のタイミング・チャート、第６
図（ａ）、　　（ｂ）、　　（ｃ）は白とび及び黒つぶ
れ判定の閾値の決定法を説明する図、第７図（ａ）〜（
ｄ）は階調特性図、第８図は本発明の第２実施例の要部
ブロック図、第９図はそのタイミング・チャート、第１
０図は第１図の制御回路１０８の他の一例である。第１Ｉ図は第２図示回路の変形例を示す図、第１２図は
本発明の第３実施例を用いたカメラ一体形ＶＴＲの構成
ブロック図、第１３図は第１２図の信号波形図、第１４
図は第１２図の制御回路１２０の選択フラグ形成回路部
分の具体的構成例のブロック図、第１５図は本発明の第
４実施例の全体構成のブロック図、第１６図は第１５図
の処理回路７３２Ｙの構成ブロック図、第１７図は第１
５図のタイミング・チャート、第１８図は第１５図の判
定回路７３８の構成ブロック図、第１９図は判定回路の
基準閾値のヒステリシス特性、第２０図及び第２１図は
平均値算出回路７６０の領域分割側図である。１００・・・カメラ部２００・・・処理部３００・・・記録部＠５Ｖ（ダ）（し）ｖＩイｉ斐イ酊コ艷７Ｖ１１３かう艷１４区鞄ｚ１０

Claims

【特許請求の範囲】

撮像手段と、該撮像手段から露光量の異なる画像を交互
に連続して出力させる制御手段、該制御手段による交互
の出力を補間処理して同時並列出力する処理手段とを有
することを特徴とする撮像装置。