JPH02167598A

JPH02167598A - 電子楽器

Info

Publication number: JPH02167598A
Application number: JP1015157A
Authority: JP
Inventors: Akira Nakada; 中田　皓; Takeshi Adachi; 健足立
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1989-01-26
Filing date: 1989-01-26
Publication date: 1990-06-27
Also published as: JPH0474719B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、鍵数よりも少ない発音チャンネル（楽音発
生チャンネル）を設け、押圧鍵をいずれかの発音チャン
ネルに割当てて発音させるようにした電子楽器の改良に
関する。

〔従来の技術〕

近年、鍵盤部の配線の簡易化、回路部のＬＳＩ化、音源
回路数の削減、等によるコストの低減化のために、鍵数
よりもはるかに少ない発音チャンネルを設け、押圧鍵の
みを発音チャンネルのいずれかに割当てて発音させるよ
うにした電子楽器が開発され実施されている。ところで
、一般にメロディ演奏に使用されることが多い上鍵盤と
、一般に伴奏に使用されることが多い下鍵盤とを具える
電子楽器にあっては、上鍵盤音と下鍵盤音の音色を異な
らせるのが普通であり、そのために上鍵盤用の複数の発
音チャンネルと下鍵盤用の複数の発音チャンネルとを夫
々独立に構威しなければならない。そのようなタイプの
電子楽器としては、例えば特開昭５４−２８６１４号に
開示されたものが知られている。上鍵盤用及び下鍵盤用
の発音チャンネル数は同時最大発音数（例えば１０前後
）に見合った数だけ夫々設けなければならない。これは
、上鍵盤のみを両手で演奏したり、あるいは下鍵盤のみ
を両手で演奏することがあるためである。しかし、上鍵
盤と下鍵盤を使用した一般的な演奏形態は、上鍵盤を用
いて一方の手（右手）でメロディ演奏を行ない、下鍵盤
を用いて他方の手（左手）で伴奏演奏を行なうものであ
る。その場合、上鍵盤用発音チャンネル及び下鍵盤用発
音チャンネル共、実際に利用される発音チャンネル数は
全チャンネル数（同時最大発音数）よりもかなり少なく
なり（ｌ乃至３チャンネル程度）、多くの利用されない
発音チャンネルが無駄となる。

他方、鍵盤を一段しか持たない電子楽器においても鍵域
分割によって高音側鍵域でメロディを演奏し低音側鍵域
で伴奏を演奏し、夫々を異なる音色で発音することが実
施されている。その種の電子楽器においては、メロディ
及び伴奏に夫々対応して複数の発音チャンネルを夫々独
立に設けているが、各々のチャンネル数はそれほど多く
ないのが普通である。これは、利用されない発音チャン
ネルが生じる無駄を防ぐためである。しかし、予定され
た演奏態様（例えばメロディはｌ音、伴奏は同時に３音
）の枠を外れて、自由な演奏（例えばメロデイ音色で同
時に多数の音を演奏するような）を行なおうとする場合
、限られた少数のメロディ用発音チャンネルしかない電
子楽器においては演奏が不可能になるという不都合が生
じる。

〔発明が解決しようとする課題〕

この発明は上述の点に鑑みてなされたもので、限られた
数の発音チャンネルを演奏形態に応じて効率的に利用す
ることによりコストの低減化及び演奏性能の向上を図る
と共に、限られた数の鍵及び発音チャンネルを極めて効
率的に利用して自動伴奏機能を実現することができるよ
うにした電子楽器を提供しようとするものである。

〔課題を解決するための手段〕

この発明に係る電子楽器は、Ｎ個の鍵と、任意の鍵に対
応する楽音の発生を割当てることが可能であり、割当て
られた任意の鍵に対応する任意の音高の楽音信号を発生
することが可能なＭ個（但しＭ＜Ｎ）の楽音発生チャン
ネルを具える楽音発生手段と、自動伴奏を選択するため
の自動伴奏選択手段と、前記鍵をに個（但し０≦ｋ（Ｎ
）の鍵からなる第１の鍵グループとｎ個（但しＯ　＜　
ｎ≦Ｎ−ｋ）の鍵からなる第２の鍵グループとにグルー
プ化し、前記には前記自動伴奏選択手段により自動伴奏
が選択されているか否かの演奏モードに応じて変更され
るものであり、それにより演奏モードに応じて異なる態
様で前記第１及び第２の鍵グループを設定する鍵グルー
プ設定手段と、前記チャンネルをｊ個（但しＯ≦ｊ　＜
Ｍ）のチャンネルからなる第１のチャンネルグループと
Ｍ−ｊ個のチャンネルからなる第２のチャンネルグルー
プとにグループ化し、前記ｊは前記演奏モードに応じて
変更されるものであり、それにより演奏モードに応じて
異なる態様でチャンネルグループを設定するチャンネル
グループ設定手段と、前記自動伴奏選択手段により自動
伴奏が選択されている場合は前記演奏モードとして分割
モードを指定する情報を発生し、他方、前記自動伴奏選
択手段により自動伴奏が選択されていない場合は前記演
奏モードとして共通モードを指定する情報を発生し、こ
の情報により前記ｊを変更することを前記チャンネルグ
ループ設定手段に指示すると共に前記ｋを変更すること
を前記鍵グループ設定手段に指示するグループ化指示手
段と、前記鍵グループ設定手段で判別された第１の鍵グ
ループの押圧鍵に対応する楽音の発生を前記チャンネル
グループ設定手段で設定された第１のチャンネルグルー
プ内のいずれかのチャンネルに割当て、前記鍵グループ
設定手段で判別された第２の鍵グループの押圧鍵に対応
する楽音の発生を前記チャンネルグループ設定手段で設
定された第２のチャンネルグループ内のいずれかのチャ
ンネルに割当てる割当て手段とを具えるものである。

そして、この発明によれば、前記鍵グループ設定手段は
、前記共通モードが指定されたときに＝Ｏとして前記鍵
を第２の鍵グループのみにグループ化し、他方、前記分
割モードが指定されたときはに＝所定値（但しＯを除く
）として夫々所定の鍵を第１及び第２の鍵グループにグ
ループ化する。

また、前記チャンネルグループ設定手段は、前記共通モ
ードが指定されたときｊ＝０として前記Ｍ個のチャンネ
ル全てを第２のチャンネルグループとし、他方、前記分
割モードが指定されたときはａ＝所定値（但し伴奏音を
構成する各音の数に対応する所定値）として各チャンネ
ルを第１及び第２のチャンネルグループにグループ化す
る。そして、前記割当て手段では、前記自動伴奏選択手
段により自動伴奏が選択されたときは、前記第１の鍵グ
ループの押圧鍵に基づき発生される伴奏音を構成する各
音のキー情報を前記第１のチャンネルグループ内のチャ
ンネルに割当てるようにし、また、前記楽音発生手段で
は、前記自動伴奏選択手段により自動伴奏が選択された
ときは、前記第１のチャンネルグループ内のチャンネル
で発生すべき楽音信号を自動伴奏発音タイミングパター
ンに従って発音制御するようにする。

〔作　　用〕

このように、自動伴奏が選択されているか否かに連動し
て分割モードまたは共通モードの演奏モードを指定する
ことにより、鍵グループ分けとチャンネルグループ分け
とが上述のように自動伴奏の選択／非選択に連動して行
われることになり、限られた数の鍵及び発音チャンネル
を極めて効率的に利用して自動伴奏機能を実現すること
ができるようになる。

また、前記チャンネルグループ設定手段では、分割モー
ドが指定されたときはｊ−所定値（但し伴奏音を構成す
る各音の数に対応する所定値）として各チャンネルを第
１及び第２のチャンネル数ループにグループ化するよう
にしたので、伴奏音用の第１のチャンネルグループのた
めに、「ｊ＝所定値」のチャンネルが自動伴奏に合わせ
て自動的に確保されることになり、このときのａは「伴
奏音を構成する各音の数に対応する所定値」であり、要
するに伴奏音を構成する各音を発音するに必要な数のチ
ャンネルが伴奏音用の第１のチャンネルグループのため
に自動的に確保されるのであり、反面、このことは第１
のチャンネルグループのチャンネル数を伴奏音を構成す
る各音を発音するに必要な数以上に広げないことを意味
するので、第２のチャンネルグループ（つまりメロディ
用のチャンネルグループ）にとってもメロデイ音の発音
に支障のない必要なチャンネル数を確保することができ
ることを意味する。従って、伴奏音及びメロデイ音の発
生に支障を来すことなく、限られた数の発音チャンネル
を有効に利用することができるのである。

以下、この発明を添付図面の実施例にもとづいて詳細に
説明しよう。

以下詳述する実施例においては、一段鍵盤を２つの鍵域
に分割し両鍵域の音色を異らせることができるようにし
た電子楽器にこの発明を適用した例が示されている。し
かし、一段鍵盤に限らず、上下鍵盤を具える電子楽器に
もこの発明が適用できることは勿論である。

実施例の全体構成説明第１図に示す電子楽器ＩＯは一段鍵盤式のものであり、
キースイッチ回路１１には一段鍵盤の各錘に対応するキ
ースイッチが配列されている。キーコーダ１２はキース
イッチ回路１１の各キースイッチのオン・オフ状態を検
出し、オンしているキースイッチ（押圧鍵）を表わすキ
ーコードＫＣを出力する。また、キーコーダ王２からは
、離鍵検出に利用されるキーオフ検査信号Ｘとキーコー
〔実施例〕ドＫＣの送出タイミングに同期した同期パルスＳＹも出
力される。

モードスイッチ回路１３は演奏形態（以下モードという
）を選択設定するためのスイッチを具えている。発音チ
ャンネルの利用モードは２つのモードから成る。１つは
、鍵盤の全鍵が同一音色（例えばメロディ系の音色）で
発音されるように全発音チャンネルを全鍵共通に利用す
るモードであり、仮りにこれを共通モード（ＳＰＬ）と
いう。

もう１つは、鍵盤を２つの鍵域に分割して両鍵域の音が
異なる音色（例えば高音側鍵域をメロディ系の音色、低
音側鍵域を伴奏系の音色）で発音されるように発音チャ
ンネルを分割して利用するモードであり、仮りにこれを
分割モード（ＳＰＬ）という。この実施例では上記２つ
の利用モード（ＳＰＬ、５ＰＬ）のための選択スイッチ
が直接設けられているのではなく、演奏機能選択スイッ
チによって選択された演奏機能に応じて自動的に発音チ
ャンネル利用モード（ＳＰＬ、５ＰＬ）が設定されるよ
うになっている。すなわち、自動ベースコード演奏（Ａ
ＢＣ）が選択されているとき分割モード（ＳＰＬ）とさ
れ、選択されていないとき共通モード（８ＰＬ］とされ
る。

モードスイッチ回路１３にかいては、自動ベースコード
演奏の機能の１つであるマインガードコード機能の選択
スイッチＦＣ−８Ｗとシングルフィンガー機能の選択ス
イッチ５Ｆ−８Ｗとが設けられている。フィンガードコ
ード機能選択スイッチＦＣ−８Ｗがオンされると、自動
ベースコード演奏のフィンガードコード機能選択信号Ｆ
Ｃが発生され、電子楽器１０においては所定の低音側鍵
域で押圧された鍵を伴奏音色で発音し、所定の高音側鍵
域で押圧された鍵をメロデイ音色で発音する。シングル
フィンガー機能選択スイッチ５Ｆ−８Ｗがオンされると
、シングルフィンガー機能選択信号ＳＦが発生され、電
子楽器１０にかいては所定の低音側鍵域で押圧された鍵
を根音として従音（根音に対して所定の音程関係にちる
音）を自動的に発生しこれらを伴奏音色で発音すると共
に、所定の高音側鍵域で押圧された鍵をメロデイ音色で
発音する。スイッチＦＣ−８Ｗ、５Ｆ−８Ｗが共にオフ
の場合は自動ベースコード演奏が選択されていす、鍵盤
の全鍵が同一音色（メロデイ音色）で発音される。尚、
ペース音に関する回路は、この発明とは無関係であるの
で第１図では図示を省略しである。

スイッチＦ’Ｃ−８Ｗ及び５Ｆ−８Ｗの出力はオア回路
１４に入力される。このオア回路１４の出力が分割モー
ドを表わす信号ＳＰＬとして利用され、更にインバータ
１５で反転した信号が共通モードを表わす信号ＳＰＬと
して利用される。オア回路１４の出力は遅延フリップフ
ロップ１６及び排他オア回路１７に入力される。遅延フ
リップフロップ１６の出力は排他オア回路１７の他の入
力に加わる。オア回路１４の出力が”１″から”Ｏ″に
、あるいは”０”から“１″に変化したとき、すなわち
発音チャンネル利用モードがＳＰＬからｙ丁不へ、ある
いはｙ丁■から８ＰＬへ変化したとき、排他オア回路１
７の出力は一時的に（クロックパルスφ、の１周期分）
“１″となる。排他オア回路１７の出力はワンショット
回路１８に加わり、パルス幅を拡大して出力される。こ
の実施例では１０μｓの時間幅に拡大されるようになっ
ている。ワンショット回路１８の出力は、モード切換時
のクリア信号ＭＣＣとして利用される。

スイッチｍ１ｎ−８Ｗ及び７ｔｈ−８Ｗは、シングルフ
ィンガー機能の際にコード（和音）種類を選択するため
のスイッチである。マイナ選択スイッチｍ　ｉ　ｎ　−
Ｓ　Ｗの出力はアンド回路１９及びノア回路２２に入力
され、セブンス選択スイッチ７ｔｈ−８Ｗの出力はアン
ド回路２０及びノア回路２２に入力される。ノア回路２
２の出力は、マイナでもセプンスでもないとき、すなわ
ちメジャーのとき”１″となり、アンド回路２１に入力
される。アンド回路１９〜２１の他の入力にはシングル
フィンガー機能選択スイッチ５Ｆ−８Ｗの出力が加えら
れる。アンド回路１９〜２１からはマイナ信号ｍｉｎ、
セブンス信号７ｔｈ、メジャー信号Ｍａｊが夫々出力さ
れる。

モードスイッチ回路１３から出力される信号Ｉ９− ＳＰＬ〜Ｍａｊは鍵域検出及び従音データ形成回路２３
に供給される。寸た、シングルフィンガー機能選択信号
５Ｆｌｌ−１：キーコーダ１２にも加わり、回路２３で
従音データを形成するための時間区間を指示するタイミ
ング信号ＡＢＣＴ’ｌｅ該キーコーダ１２から発生させ
る。寸た、発音チャンネル利用モードを表わす信号ＳＰ
Ｌ、ＳＰＬば、発音割当て処理手段であるチャンネルプ
ロセッサ２４にも供給され、発音割当て態様を変更する
ために利用される。

キーコーダ１２から発生された押圧鍵のキーコードＫＣ
は鍵域検出及び従音データ形成回路２３を経由してチャ
ンネルプロセッサ２４に供給される。鍵域検出及び従音
データ形成回路２６は、モード信号ＳＰＬ、ＳＰＬの状
態にもとづいて、分割モード（ＳＰＬ）の場合はキーコ
ードＫＣが低鍵域に属するかあるいは高鍵域に属するか
を検出する。高鍵域に属する場合は高鍵域信号ＹＵＫ（
鍵グループ信号）を発生し、低鍵域に属する場合は低鍵
域信号ＹＬＫ　（鍵グループ信号）を発生する。寸た、
共通モード（ＳＰＬ）のときは鍵域に関係なく高鍵域信
号ＹＵＫｔ−発生する。更に、回路２３では、シングル
フィンガー機能（ＳＦ）の場合に、根音に相当するキー
コードＫＣ及びコード（和音）種類を表わす信号ｍ　ｉ
、ｎ　、　７　ｔｈ、　ＭａＪにもとづいて従音のキー
コードを自動的に形成する。鍵域検出及び従音データ形
成回路２３から出力されるキーコードＫＣ＊　（キーコ
ーダ１２かものキーコードＫＣあるいは自動的に形成さ
れたキーコード）はチャンネルプロセッサ２４に供給さ
れる。

トーンジェネレータ部２５ば５つの発音チャンネル（Ｃ
ｈ１〜ｃｈ５　）　ｆ具備しており、チャンネルフロセ
ッサ２４はキーコードＫＣ＊をこれら発音チャンネルの
いずれかに割当てる処理を行なう。

チャンネルプロセッサ２４は割当て制御回路２６に付随
して割当て態様変更回路２７を含んでいる。

この割当て態様変更回路２７の働きにより、共通モード
（ＳＰＬ）のときは全発音チャンネル（ｃｈ１〜ｃｈ５
　）　＠鍵盤の全鍵で利用するようにし、分割モー）−
（ＳＰＬ）のときは特定のチャンネル（ｃｈｉとｃｈ２
　）　’！ｉｌ’高鍵域（メロデイ音色）の鍵で利用し
、残りのチャンネ／Ｌ／　（ｃｈ３．　ｃｈ４　、　ｃ
ｈ５　）　ｆ低鍵域（伴奏音色）の鍵で利用するように
割当て態様が変更される。

チャンネルプロセッサ２４において、キーコードメモリ
２８は各発音チャンネル（ｃｈｉ　−ｃｈ５　）に対応
する５つの記憶位置を具えて訟り、各チャンネルに割当
てられたキーコードが対応する記憶位置に記憶される。

比較器２９は回路２３から供給されたキーコードＫＣ＊
とキーコードメモリ２８に記憶している割当て済みのキ
ーコードＫＣ＊＊とを比較し、両者が一致したとき一致
信号ＥＱｆｆｉ生じる。割当て制御回路２６ば、回路２
３から供給されたキーコードＫＣ＊が未だどのチャンネ
ルにも割当られていないものであることを条件に、割当
て態様変更回路２７によって指定されたチャンネルグル
ープ（ｃｈｌ　〜ｃｈ５あるいはｃｈｉ、ｃｈ２あるい
はｃｈ３〜ｃｈ５　）内のいずれかのチャンネルにその
キーコードＫＣ＊ａ−割当てる制御を行なう。

すなわち、キーコードＫＣ＊４−割当てるべきチャンネ
ルに対応してロード信号ＬＤを発生する。オた、割当て
制御回路２６にかいては、各チャンネルに割当てられた
鍵が押圧中であるか否かを表わすキーオン信号ＫＯＮを
発生するｇ、トランケート回路６０は、最も古く離鍵さ
れたキーコードが割当てられているチャンネルを検出す
るための回路であり、検出したチャンネル（トランケー
トすべきチャンネル）に対応してトランケートチャンネ
ル指定信号ＴＲ，ｉ発生する。タイミング信号発生回路
３１はキーコーダ１２から供給された同期パルスＳＹに
もとづいてチャンネルプロセッサ２４内の各回路の動作
制御用のタイミング信号を発生する。

トーンジェネレータ部２５では、各チャンネル（ｃｈ１
〜ｃｈ５　）に割当てられたキーコードＫＣ＊＊とそれ
に対応するキーオン信号ＫＯＨにもとづいて楽音信号を
発生する。トーンジェネレータ部２５には分割モードを
表わす信号ＳＰＬが入力されてかり、分割モードのとき
はチャンネルｃｈ１　、　ｃｈ２とｃｈ３〜ｃｈ５の音
色を異らせる。自動コードパターン発生器３２は、自動
コード（和音）の発音タイミングを表わすパターンパル
スを発生する。コド（和音）を自動的にきざんで発音さ
せる場合は自動コード選択スイッチ６３をオンにし、パ
ターン発生器３２からのパターンパルスヲトーンジエネ
レータ部２５に加えてチャンネルｃｈ３〜ｃｈ５に割当
てられた低鍵域音（伴奏音色の音）を自動的に開閉制御
する。トーンジェネレータ部２５から発生された楽音信
号はサウンドシステム３４を経て発音される。

各部の詳細側説明第２図はキーコーダ１２の一例を示すブロック図である
。このキーコーダ１２は、マトリクス状に配列されたキ
ースイッチ回路１１のオクターブ配線０ＣＴｔ、０ＣＴ
２．ｏｃ’ｒ３．ｏｃ’ｒ４及びノート配線ＮＣ−ＮＢ
’（ｉ−介して並列的に信号の送受を行なってオンして
いるキースイッチのみを効塞的に検出するようになって
おり、公知の「キーコーダ」　（特願昭５０−９９１５
２号・特開昭５２−２３３２４号）あるいは「キーコー
ドデータ発生装置」　（特願昭５２−１０９７５０号・
特開昭５４−４３０１４号）と同様の技術思想にもとづ
いて構成される。キースイッチ回路１１のオクターブ配
線０ＣＴＩ〜０ＣＴ４は第１オクターブ乃至第４オクタ
ーブに対応しており、ブロック検出・記憶回路６５に訃
ける第１オクターブ乃至第４オクターブに対応する部分
ＯＣＩ〜ＯＣＡに夫々接続されている。キースイッチ回
路１１のノート配線ＮＣ〜ＮＢは１２の音名Ｃ，Ｃ＃、
Ｄ、・・・・Ｂに対応してかり、ノート検出・記憶回路
３６の各音名Ｃ〜Ｂに対応する部分ｎＣ−ｎＢに夫々接
続されている。

ブロック検出・記憶回路３５及びノート検出・記憶回路
３６の各回路部分ＯＣＩ、ＯＣ２，ＯＣ３゜ＯＣ４，Ａ
ＢＣＩ、ＡＢＯ３，ＡＢＯ３及びｎＣ〜ｎＢは、夫々に
入力されたデータを記憶する機能ＮＣ−ＮＢ’ｒ介して
キースイッチ回路１１に送出する機能も有している。ま
た、ブロック検出・記憶回路６５全体としては回路部分
ＯＣＩ、ＯＣ２゜ＯＣ３，ＯＣ４，ＡＢＣｌ、ＡＢＯ３
，ＡＢＯ３の順でそれらの記憶データを優先選択出力す
る機能も有している。同様に、ノート検出・記憶回路３
６全体としては回路部分ｎｃ、ｎＣ＃、ｎＤ・・・・ｎ
Ｂの順でそれらの記憶データを優先選択出力する機能を
有している。その際に、−旦、優先選択出力したデータ
の記憶をクリアし、上位のデータから順に選択出力され
ていくようになっている。

優先選択によって出力されたブロック検出・記憶回路３
５のデータはオクターブエンコーダ３７に入力される。

優先選択によって出力されたノート検出・記憶回路３６
のデータはノートエンコーダ３８に入力される。ノート
エンコーダ３８は、各音名Ｃ−Ｂに対応する回路部分ｎ
ｃ−ｎＢから入力されたデータを下記第１表に示すよう
にエンコードし、ノートコードＮＣＤ’ｅ出力する。

第１表ノートコード表オクターブエンコーダ３７Ｆｉ、回路部分ＯＣ１〜ＯＣ
４，ＡＢＣＩ〜ＡＢＣ３から入力されたデータを第２表
に示すようにエンコードし、オクターブコードＯＣＤを
出力する。

ブロック検出・記憶回路３５にかける回路部分ＡＢＣ１
，ＡＢＣ２，ＡＢＣ３は、シングルフィンガー機能の際
に鍵域検出及び従音データ形成回路２３に釦−て従音デ
ータを形成するためのタイミングを設定するために設け
られている。シングルフィンガー機能選択信号ＳＦとス
テート制御信号Ｓ１がアンド回路３９に加えられてかり
、このアンド回路６９の条件が成立したとき従音形成タ
イミング制御回路４０は回路部分Ａ　Ｂ　Ｃ１，、ＡＢ
Ｏ３。

ＡＢＯ３に強制的にデータ”１″を記憶させる。

ブロック検出・記憶回路３５に何らかのデータ（“１″
）が記憶されているときエニイブロック信号ＡＢが発生
される。同様に、ノート検出・記憶回路３６に何らかの
データ（“１″）が記憶されているときエニイノート信
号ＡＮが発生される。これらの信号ＡＢ、ＡＮはステー
ト制御回路４１に供給される。ステート制御回路４１は
、信号ＡＢ。

ＡＮにもとづいてキーコーダ１２の動作を制御するステ
ート制御信号、９０．８１．８２．　Ｓ　３を発生する
と共に、クロックパルスφ、にもとづいてクロックパル
スφ１ｏ及び同期パルスＳＹを発生し、更に、キーオフ
検査信号Ｘｔ−はぼ定期的に繰返し発生する。第３図に
示すようにクロックパルスφ□は１μｓ周期のパルスで
あり、クロックパルスφ１ｏはパルスφ、を工分周した
１０μｓ周期のパルスである。

また、同期パルスＳＹはクロックパルスφ、０の立上り
に同期して１μｓ幅で発生する１０μｓ周期のパルスで
ある。ステート制御信号３０，３１．８２はブロック検
出・記憶回路３５に供給され、ステート制御信号８１．
Ｓ２，８３はノート検出・記憶回路３６に供給される。

ステート制御回路４１に釦いて、ステート制御信号ＳＯ
〜Ｓ３は第４図に示すフローチャートに従って発生され
る。ステート制御信号ＳＯは待機状態を表わす信号で、
この信号Ｓｏが発生したときブロック検出・記憶回路３
５の記憶がすべてクリアされる。また、キーオフ検査信
号Ｘばこの信号ＳＯが発生しているときに限り、約５ｍ
Ｓ毎に発生される。キーオフ検査信号Ｘのパルス幅は１
０μｓ　である。また、ブロック検出・記憶回路３５及
びノート検出・記憶回路３６で使用するクロックパルス
は１０μｓ周期のクロックパルスφ、。であり、ｌ・つ
のステート制御信号ＳＯ〜Ｓ３の発生幅る。ステート制
御信号Ｓ１が発生したときノート検出・記憶回路３６か
らノート配線ＮＣ−ＮＢ１介してキースイッチ回路１１
に信号゛１”が与えられ、オンしているキースイッチを
介してそのオン・キースイッチを含むオクターブ配線０
ＣＴ１〜０ＣＴ４（これらのいずれか１つまたは複数）
に信号”１″が現われ、これがブロック検出・記憶回路
３５の対応する回路部分ＯＣ１〜ＯＣ４に記憶される。

同時に、ノート検出・記憶回路６６の各回路部分ｎ　Ｃ
−ｎ　Ｂの記憶がクリアされる。

また、シングルフィンガー機能が選択されている場合は
従音形成タイミング回路４０から各回路部分ＡＢＣＩ〜
ＡＢＣ３に”１”が与えられ、記憶される。こうして、
ステート制御信号Ｓ１が発生したときは、オン・キース
イッチの所属オクターブに対応する回路部分ＯＣＩ〜○
Ｃ４に“１”が記憶されることにより、オン・キースイ
ッチ（押圧鍵）゛が所属しているオクターブがすべて検
出される。鍵が１つでも押圧されていればエニイブロッ
ク信号ＡＢは”１′″となる。

ステート制御信号ｓｉｔ発生した後、ステート制御回路
４１では二二イブロック信号ＡＢが”■”か否かの判断
（ＡＢ＝”１＃？）を行ない、ＹＥＳ（ＡＢ＝”１″′
）の場合はステート制御信号Ｓ２を発生し、Ｎｏ　（Ａ
Ｂ＝“０″）の場合はステート制御信号ＳＯを発生する
。

ステート制御信号Ｓ２が発生されたとき、ブロック検出
・記憶回路ろ５ではデータ゛１″を記憶している回路部
分（ＱＣ１〜○Ｃ４，ＡＢＣＩ〜ＡＢＣ３）の１つから
データ“１ｎを優先選択する。優先選択されたデータは
オクターブエンコーダ６７に加えられ、該データに対応
するオクターブコードＯＣＤ　（第２表）が出力される
。このオクターブコードＯＣＤはオクターブコード出力
回路４２ｋ＝旦記憶される。また、優先選択された２’
Ｌｏ　− データは対応するオクターブ配線（ＯＣＴ１〜○ＣＴ４
のいずれか１つ）を介してキースイッチ回路１′１に供
給され、そのオクターブに所属するキースイッチのうち
オンしているキースイッチを介してそのオン・キースイ
ッチに対応するノート配線（ＮＣ−ＮＢのいずれか１つ
オたは複数）にデータ”１”が現われる。ノート検出・
記憶回路３６ではノート配線ＮＣ−ＮＢから供給される
データ”１″を、対応する回路部分ｎ　Ｃ−ｎ　Ｂに記
憶する。また、ブロック検出・記憶回路３５では優先選
択された回路部分（ＯＣ：１．ｒ　ＯＣ３、ＡＢ　Ｃ１
〜ＡＢＣ３のいずれか１つ）の記憶がクリアされる。

ステート制御信号Ｓ２を発生した後、ステート制御回路
４１ではエニイノート信号ＡＮが１″か否かの判断（Ａ
Ｎ＝“１″？）ヲ行なう。ステート制御信号Ｓ２のとき
にブロック検出・記憶回路３５でオクターブに対応する
回路部分ＯＣ１〜ＯＣ４のいずれかが優先選択されたの
であれば、ノート検出・記憶回路６６に”１″が記憶さ
れており、エニイノート信号ＡＮは“１″である。エニ
イノート信号ＡＮが”１”であることが確認されるとス
テート制御信号Ｓ３が発生される。

ステート制御信号Ｓ３が発生されたとき、ノート検出・
記憶回路３６ではデータ゛′：１″を記憶している回路
部分（ｎｃ＝ｎＢ）の１つからそのデータ゛１”を優先
選択する。優先選択されたデータはノートエンコーダ３
８に入力され、そのデータに対応するノートコードＮＣ
Ｄ　（第１表）が出力される。ノートコードＮＣＤが出
力されるときオクターブコード出力回路４２に記憶され
たオクターブコードＯＣＤも一緒に出力される。このノ
ートコードＮＣＤとオクターブコードＯＣＤの組合せに
よりキーコードＫＣが構成される。１つのキーコードＫ
Ｃの送出時間幅はクロックパルスφ１゜に同期した１０
μｓの幅である。尚、オクターブコード出力回路４２は
エニイノート信号ＡＮが“１″のときにノートコードＮ
ＣＤの送出に同期してオクターブコード０ＣＤｔ−出力
するようになってかり、エニイノート信号ＡＮが”０”
のときはコード○ＣＤが回路部分ＡＢＣ１，んＢＯ２，
ＡＢＯ３を表わす内容のときに限りこれらＡ、Ｂ、０１
〜ＡＢＣ３のコード（ＯＣＤ）ｉ出力する。尚、ノート
検出・記憶回路３６に釦いて優先選択された音名の記憶
はクリアされる。

ステート制御信号５３ｔ−発生した後、再びｒＡＮ＝゛
１″？」の判断に戻る。ノート検出・記憶回路３６に１
だ別のオン・キースイッチのノート記憶が残っている場
合はエニイノート信号ＡＮは“１″であり、再びステー
ト制御信号Ｓ３ｉ発生する。

そして、前述と同様に、残されたノート記憶の中から優
先選択を行ない、ノートコードＮＣＤ及びオクターブコ
ード０ＣＤｔ−出力する。こうして、今度は前回とは別
の押圧鍵のキーコードＫＣが１０μｓ幅で出力される。

以後、ノート記憶がなぐ□る１で、すなわちエニイノー
ト信号ＡＮが”０＃になる１で、ステート制御信号Ｓ３
を繰返し発生し、押圧鍵のキーコードＫ（ｌ順次出力す
る。

エニイノート信号ＡＮが“０”になるとｒＡＢ＝”１″
？」の判断に戻る。ブロック検出・記憶回路６５にかい
てデータ”１″を記憶している回路部分が１だ残ってい
れば、信号ＡＢは”１”であり１、前述と同様にステー
ト制御信号Ｓ２が発生される。このステート制御信号Ｓ
２のときにオクターブに対応する回路部分（ＯＣａ〜０
Ｃ４Ｊからデータ”１″が優先選択されれば、前述と同
様に、そのオクターブコードＯＣＤがオクターブコード
出力回路４２ｋ＝旦記憶され、次いで、ステート制御信
号Ｓ３の発生に対応して押圧鍵のノートコードＮＣＤ及
びオクターブコードＯＣＤすなわちキーコードＫＣが出
力される。こうして、押圧鍵のキーコードＫＣ’に−通
り順次出力し終ると、ブロック検出・記憶回路３５のオ
クターブに対応する回路部分ＯＣ１〜ＯＣ４の記憶はす
べてクリアされる。このとき、シングルフィンガー機能
が選択されていれば、下位の回路部分ＡＢＣＩ〜ＡＢＣ
３に１だ”１”が記憶されており、エニイブロック信号
ＡＢは“１″でおる。従って、ステート制御信号Ｓ２が
発生され、まずＡＢＯ３表わすコードＯＣＤがオクター
ブエンコーダ３７から出力される。しかし、その場合は
回路部分ＯＣＩ〜○Ｃ４からオクターブ配線０ＣＴＩ〜
０ＣＴ４を介してキースイッチ回路１１に信号“ｌ”が
与えられないのでノート検出・記憶回路６６の記憶はす
べて”Ｏ″であり、エニイノート信号ＡＮは“Ｏ″であ
る。従って、ステート制御信号Ｓ３が発生されることな
く再びｒＡＢ＝”１″？」の判断に戻り、ＡＢＣＩ、Ａ
ＢＯ３，ＡＢＯ３のコードＯＣＤが順次発生される。

オクターブコード出力回路４２では、エニイノート信号
ＡＮが”０″であるため、ＡＢＣＩ。

ＡＢＯ３，ＡＢＯ３のコードＯＣＤをその捷オ通過出力
する。ＡＢＣＩコード検出回路４３では、ＡＢＣＩ、Ａ
ＢＯ３，ＡＢＯ３のコードのうち先頭のＡＢＣｌのコー
ド（前記第２表に示すように“１０１″という内容）を
検出し、このＡＢＣＩのコードのタイミングで、１０μ
ｓ幅の従音形成タイミング信号ＡＢＣＴ１’ｉ発生する
。この従音形成タイミング信号ＡＢＣＴＩの立上りから
３０μｓの間、つ１す、ＡＢＣＩ、ＡＢＯ３，ＡＢＯ３
のコドＯＣＤがエンコーダ６７から出力される間は、キ
ーコードＫＣは事実上出力されない。

最下位のＡＢＯ３のコードを送出し終えるとフロック検
出・記憶回路６５の記憶はすべてクリアされ、二二イブ
ロック信号ＡＢはパ０”となる。

二二イブロック信号ＡＢが”０″となると、ステト制御
回路４１は待機状態に戻り、ステート制御信号ＳＯを発
生する。

第５図は鍵域検出及び従音データ形成回路２６の一例を
示すブロック図である。第２図に示したキーコーダ１２
から１０μｓ幅で順番に出力された押圧鍵のキーコード
ＫＣは第５図のゲート４４及び鍵域検出回路４５及びシ
ツチ回路４６に入力される。

共通モード（ＳＰＬ）のとき、信号ＳＰＬが”１″であ
り、オア回路４７を介してゲート４４のイネーブル入力
ＥＮに”１″が常時加えられ、キーコードＫＣばすべて
ゲート４４を通過し、更にオア回路群４８を介してキー
コードＫＣ＊とじてチャンネルプロセッサ２４に供給さ
れる。

分割モード（ＳＰＬ）のときは、濱奏機能としてフィン
ガードコード機能（ＦＣ）が選択されているか、シング
ルフィンガー機能（ＳＦ）が選択されているかによって
ゲート４４の制御態様が異なる。フィンガードコード機
能（、ＰＣ）が選択されている場合はフィンガードコー
ド機能選択信号ＦＣが”１″であり、オア回路４７を介
してゲート４４のイネーブル人力ＢＮに常時”１″が加
えられ、キーコードＫＣはすべてゲート４４を通過し、
更にオア回路群４８を介してチャンネルプロセッサ２４
に至る。これは、フィンガードコード機能（ＦＣ）の場
合は鍵盤で実際に押圧されている鍵のみがチャンネルプ
ロセッサ２４における割当て処理の対象となることを意
味する。シングルフィンガー機能（ＳＦ）が選択されて
いる場合は、メロデイ音色で発音されるべき高鍵域のキ
ーコドＫＣのみがゲート４４を通過し、低鍵域のキーコ
ードＫＣはゲート４４で阻止される。すなわち、シング
ルフィンガー機能選択信号ＳＦと高鍵域検出信号ＵＰＤ
がアンド回路４９に入力され、アンド回路４９の出力が
オア回路４７を介してゲート４４のイネーブル人力ＥＮ
に加えられる。シングルフィンガー機能（ＳＦ）の場合
は、低鍵域の押圧鍵を表わすキーコードＫＣがゲート４
４で阻止される代わりに、演算回路５０から得られたキ
ーコードがゲート５１を介してオア回路群４８に至り、
キーコードＫＣ＊とじてチャンネルフロセッサ２４に供
給される。

鍵域検出回路４５は、キーコードＫＣに含１れるオクタ
ーブコードＯＣＤの内容からそのキーコードＫＣに対応
する押圧鍵が高鍵域に属するかあるいは低鍵域に属する
かを検出する。第１オクターブ（ＯＣＩ）と第２オクタ
ーブ（ＯＣ２）を低鍵域とし、第３オクターブ（ＱＣ３
）と第４オクターブ（ＯＣ４）’（ｉ＝高鍵域として鍵
域分割している。従って、鍵域検出回路４５では、入力
キーコードＫＣのオクターブコード○ＣＤが”００１″
あるいは０１０　”のとき低鍵域検出信号ＬＰＩ：１発
し、”０１１″あるいは“１００″のとき高鍵域検出信
号ＵＰＤｔ−発生する。低鍵域検出信号ＬＰＤあ３７一るいは高鍵域検出信号ＵＰＤ（ｌ″ｊ：鍵域信号発生回
路５２に入力される。

ラッチ回路４６は、シングルフィンガー機能（ＳＦ）の
際に従音キーコードを形成するために使用される根音に
相当するキーコ廿ドをラッチする回路である。低鍵域で
押圧されている最低音のキーコードをラッチするように
、ラッチ回路４６に付随して遅延フリップフロップ５３
及びセット−リセット型７リツプ７０ツブ５４及びアン
ド回路５５が設けられている。第２図に示したキーコー
ダ１２にかいては押圧鍵検出のための優先順位が低音優
先（ブロック検出・記憶回路６５では第１オクターブ○
Ｃ１が最優先で、ノート検出・記憶回路３６ではＣ音が
最優先）となってかり、低音側の押圧鍵から先にキーコ
ードＫＣが出力される。低鍵域における最低押圧鍵のキ
ーコードＫＣがキーコーダ１２から第５図の回路２６に
供給されたとき、鍵域検出回路４５では低鍵域検出信号
ＬＰＤｅ出力する。この最初の低鍵域検出信号ＬＰＤは
アンド回路５５に加わると共に遅延フリップフロップ５
３で１０μｓ遅延された後７リツプフロツブ５４のリセ
ット入力（Ｒ，）に加わる。フリップフロップ５４は当
初セット状態にあり、そのセット出力（Ｑ）がアンド回
路５５に加わっている。従って、最初の低鍵域検出信・
号ＬＰＤすなわち最低押圧鍵に対応してアンド回路５５
の出力が“１″となり、ラッチ回路４６のロード制御入
力（ＬＤ）に加わる。従って、そのときラッチ回路４６
のデータ入力に与えられている。最低押圧鍵のキーコー
ドＫＣがラッチされる。その後、フリップフロラｚ°５
４はリセットされるので、アンド回路５５の条件は成立
せず、ラッチ回路４６にラッチした最低押圧鍵すなわち
根音のキーコードが記憶保持される。

ラッチ回路４６にラッチされた根音のキーコードは演算
回路５０のＡ入力及びオア回路５６に加えられる。根音
に相当する何らかのキーコードがラッチ回路４６にラッ
チされていればオア回路５６の出力は”１″となり、演
算回路５０のイネーブル人力ＥＮに加わる。演算回路５
０はイネ−フル入力ＥＮに”■”が与えられているとき
のみ演算動作が可能となる。

第２図に示すキーコーダ１２から出力された従音形成タ
イミング信号ＡＢＣＴ　１は、３ステージ／１ビツトの
シフトレジスタ５７及び従音計算データ発生回路５８に
入力される。シフトレジスタ５７はクロックパルスφ□
。によってシフト駆動され、その第１ステージの出力が
タイミング信号ＡＢＣＴ２として従音計算データ発生回
路５８に加えられ、その第２ステージの出力がタイミン
グ信号ＡＢＣＴ、３として従音計算データ発生回路５８
に加えられる。シフトレジスタ５７の第３ステージの出
力はフリップフロップ５４のセット入力（］に加えられ
る。

従音計算データ発生回路５８は３つのタイミング信号Ａ
ＢＣＴＩ、ＡＢＣＴ２．　ＡＢＣＴ３に対応して３種の
従音に対応する計算データを夫々発生する。従音計算デ
ータ発生回路５８にはモードスイッチ回路１３（第１図
）から和音種類を表わすメジャ信号Ｍａ」、マイナ信号
ｍｉｎ、セブンス信号７ｔｈが入力され、この和音種類
に応じて従音の音程が決定される。メジャ信号Ｍａｊが
与えられているどきは、従音計算データ発生回路５８か
らは、タイミング信号ＡＢＣＴＩに対応して１度音程（
すなわち根音）の計算データＣＤが発生され、タイミン
グ信号ＡＢＣＴ２に対応して３度音程の計算データＣＤ
が発生され、タイミング信号ＡＢＣＴ３に対応して５度
程の計算データＣＤが発生される。マイナ信号ｍｉｎが
与えられているときは、タイミング信号ＡＢＣＴ２に対
応して発生される計算データＣＤが短３度音程のデータ
に変更される。セブンス信号７ｔｈが与えられていると
きは、タイミング信号ＡＢＣＴ３に対応して発生される
計算データＣＤが短７度音程のデータに変更される。従
音計算データ発生回路５８から発生された従音計算デー
タＣＤは演算回路５０のＢ入力に加えられる。

演算回路５０は、基本的には、Ａ入力とＢ入力を加算し
て従音のキーコードを得るようになっている。そのため
、従音計算データＣＤの値は、１度音程に対応するもの
が「Ｏ」、短３度音程に対応するものが「４」、長３度
音程に対応するものが「５」、完全５度音程に対応する
ものが「９」、短７屁音程に対応するものが「１３」、
となっている。前記第１表を参照すると、例えばＣ音の
ノートコード（０００１）に上記値「０」〜「１３」を
夫々加算すれば所定の音程関係のノートコードが得られ
ることがわかる。ところで、第１表かられかるように、
ノートコードＮＣＤにおいては、０１００　”　　　”
１０００’″　　　１１００”　　　”００００”の４
つのデータがどの音名にも対応していない。

そこで、演算回路５０に、ｌ＝−いては、Ａ入力とＢ入
力の加算の結果これらのどの音名にも対応していなりデ
ータが得られるのを防ぐために適宜の補正用数値を更に
加算するようにしている。すなわち演算回路５０は補正
用数値ＲＯＭ（ＩＪ−ドオンリイメモリの略）を含み、
Ａ入力とＢ入力に加わるデータにもとづいて該ＲＯＭか
ら補正用数値データを読出し、この補正用数値データを
Ａ入力とＢ入力の加算結果に更に加算して正しい従音の
キーコードを得る。

演算回路５０から出力された従音のキーコードはゲート
５１に入力される。ゲート５１のイネーブル入力ＥＮに
はアンド回路５９の出力が与えられる。アンド回路５９
にはシングルフィンガー機能選択信号ＳＦ及びタイミン
グ信号ＡＢＣＴｔ〜ＡＢＣＴ３をオア回路６０で１とめ
た信号が入力される。従って、タイミング信号ＡＢＣＴ
Ｉ。

ＡＢＣＴ　２．ＡＢＣＴ　３に従って和音を構成する３
つのキーコードが演算回路５０で自動的に形成されたと
きゲート５１が導通し、この３つのキーコードがゲート
５１からオア回路群４８を介してチャンネルプロセッサ
２４に供給される。自動的に形成された３つのキーコー
ドがすべてチャンネルプロセッサ２４に供給され終える
と、シフトレジスタ５７の第３ステージから“１″が出
力され、ラッチ回路４６のラッチ内容をリセットすると
共に７リツプフロツプ５４をセットする。

鍵域信号発生回路５２（鍵グループ信号発生回路）は、
発音チャンネル利用モードが共通モード（ＳＰＬ）であ
る場合は、ゲート４４及びオア回路４８を通過してチャ
ンネルフロセッサ２４に至るキーコードＫＣ＊　（すな
わちＫＣ）に同期して、そのキーコードの所属鍵域に無
関係に、高鍵域信号ＹＵＫｋ発生する。また、分割モー
ド（ＳＰＬ）の場合は高鍵域検出信号ＵＰＤに対応して
高鍵域信号ＹＵＫｋ発生し、低鍵域検出信号ＬＰＤある
いはゲート５１の導通タイミングに対応して低鍵域信号
ＹＬＫ−ｅ発生する。すなわち、鍵域検出回路４５から
出力された高鍵域検出信号ＵＰＤあるいは低鍵域検出信
号ＬＰＤがオア回路６１を介してアンド回路６２に入力
され、このアンド回路６２の他の入力には共通モード信
号ＳＰＬが入力されるようになっている。従って、共通
モード（ＳＰＬ）のときに何らかのキーコードＫＣがゲ
ート４４、オア回路群４８を介してキーコードＫＣ＊と
じてチャンネルプロセッサ２４に供給されるとき、アン
ド回路６２の出力は”１″となり、オア回路６３金介し
て高鍵域信号ＹＵＫが得られる。甘た、高鍵域検出信号
ＵＰＤはアンド回路６４に入力され、このアンド回路６
４の他の入力には分割モード信号ＳＰＬが入力される。

従って、分割モード（ＳＰＬ）の場合は、高鍵域（第３
及び第４オクタブ）のキーコードＫＣ（ＫＣ＊）がチャ
ンネル７０セツサ２４に供給されるとき、アンド回路６
４の出力が“１″となり、オア回路６３を介して高鍵域
信号ＹＵＫが得られる。

アンド回路６５には低鍵域検出信号ＬＰＤとフィンガー
ドコード機能選択信号ＦＣが入力されてかり、フィンガ
ードコード機能（ＦＣ）の場合は低鍵域（第１及び第２
オクターブ）のキーコードＫＣ（ＫＣ＊）がチャンネル
プロセッサ２４に供給されるときに、該アンド回路６５
からオア回路６６を介して低鍵域信号ＹＬＫが発生され
る。シングルフィンガー機能（ＳＦ）の場合は、アンド
回路５９の出力がオア回路６６に加わり、ゲート５１か
らオア回路群４８を介して和音構成音の３つのキーコー
ドＫＣ＊がチャンネルプロセッサ２４に供給されるとき
に、該オア回路６６から低鍵域信号ＹＩ、Ｋが発生され
る。

−４，５ −４−ら− 第６図はチャンネルプロセッサ２４の一例ｋ　示す回路
図である。尚、チャンネルプロセッサ２４内に含１れる
タイミング信号発生回路３１は第６図に示していないが
、この回路３１（第１図）にかいてキーコーダ１２（第
２図）から供給される同期パルスＳＹとクロックパルス
φ□にもとづいて各種制御信号Ｈ１，Ｈ２，ＹＵ、　Ｙ
Ｌ、　ＹＵＩ、　ＹＬＩ。

ＹＵ２．　Ｙ：［，２，ＹＩＯを第３図に示すように発
生する。チャンネルプロセッサ２４は、１つのキーコー
ドＫＣ＊が供給される時間幅１０μｓの間で１回の割当
て処理を行なう。この割当て処理１サイクル（１０μｓ
）の中に発音チャンネル（ｃｈｉ　〜ｃｈ５　）の時分
割タイムスロット（１〜５）が２組合１れる（第３図参
照）。第３図に示すように、信号Ｈ１は割当て処理１サ
イクルの前半の５タイムスロツトに対応して発生され、
信号Ｈ２は後半の５タイムスロツトに対応して発生され
る。チャンネルｃｈｌとｃｈ２に対応する高鍵域チャン
ネルグループタイミング信号ＹＵは時分割チャンネルタ
イムスロット１．２に対応して発生される。チャンネル
ｃｈ３〜ｃｈ５に対応する低鍵域チャンネルグループタ
イミング信号ＹＬは時分割チャンネルタイムスロッ）３
．４．５に対応して発生される。

信号ＹＵＩは前半の５タイムスロツ）（Ｈｌ）Ｋｐける
タイムスロット１，２に対応して発生され、信号ＹＵ２
は後半の５タイムスロツ）（Ｈ２）Ｋｐけるタイムスロ
ット１，２に対応して発生される。信号ＹＬＩは前半の
５タイムスロツト（Ｈｌ）におけるタイムスロツ）３，
４．５に対応して発生され、信号ＹＬ２は後半の５タイ
ムスロツト（Ｈ２）に釦けるタイムスロッ）３．４．５
に対応して発生される。信号ＹＩＯは、割当て処理１サ
イクルにおける最後の１タイムスロツトでのみ”０”と
なり、他の９タイムスロツトで”１″となる信号である
。

第６図において、キーコードメモリ２８はセレクタ６７
と５ステージ／７ビツトのシフトレジスタ６８ｔ−具え
ており、各チャンネル（ｃｈｌ〜ｃｈ５　）に割当てら
れたキーコード（ノートコードＮＣＤとオクターブコー
ドＯＣＤから成る７ビツトのデータ）はこのシフトレジ
スタ６８の各ステージに夫々記憶される。シフトレジス
タ６８の最終ステジから出力される割当て済みのキーコ
ードＫＣ＊＊はセレクタ６７０Ｂ入力を介してシフトレ
ジスタ６８の最初のステージに戻される。セレクタ６７
０Ａ入力には鍵域検出及び従音データ形成回路２３のオ
ア回路群４８（第５図）から供給される１０μｓ幅のキ
ーコードＫＣ＊が与えられる。セレクタ６７は、割当て
制御回路２６からロード信号ＬＤが与えられたときＡ入
力に加わるキーコードＫＣ＊’ｔ−選択してシフトレジ
スタ６８に入カシ、Ｂ入力を禁止する。すなわちロード
信号ＬＤが”１″になるとノア回路６９の出力が”０”
となり、Ｂ入力の選択が禁止される。！た、電源投入時
に釦いてはイニシャルクリア信号ＩＣが一時的に“１＃
となり、ノア回路６９の出力がＯ”となってＢ入力を禁
止する。すた、発音チャンネル利用モードが切換えられ
たときも、モードスイッチ回路１３（第１図）からのモ
ード切換クリア信号ＭＣＣによってノア回路６９の出力
は１０μｓの間”０″となり、セレクタ６７のＢ入力が
阻止されて、シフトレジスタ６８の５ステ一ジ分の記憶
がすべてクリアされる。通常はノア回路６９の入力（Ｌ
Ｄ。

ＭＣＣ，ＩＣ）はすべて”０”であり、セレクタ６７で
Ｂ入力が選択されて、シフトレジスタ６８の記憶が保持
される。尚、シフトレジスタ６８は１μｓ周期のクロッ
クパルスφ、によってシフト駆動される。

鍵域検出及び従音データ形成回路２３（第５図）から供
給される１０μｓ幅のキーコードＫＣ＊はオア回路７０
及び比較器２９０Ａ入力に加わる。発音側光て処理の対
象となる何らかのキーコードＫＣ＊がチャンネルプロセ
ッサ２４に供給されているときオア回路７０の出力は“
１″となり、エニイキーオン信号ＡＫＯＮとして割当て
制御回路２６に供給される。比較器２９０Ｂ入力にはシ
フトレジスタ６８から１μｓ毎に時分割的に出力される
各チャンネル（ｃｈ１〜ｃｈ５　）に割当て済みのキー
コードＫＣ＊＊が入力される。比較器２゛９はＡ＝Ｂの
とき一致検出信号ＥＱを出力する。Ａ＝Ｂとは、割当て
処理の対象となるキーコードＫＣ＊が既にキーコードメ
モリ２８に記憶されてしることを意味する。

割当て制御回路２６に勢いて、割当て態様変更回路２７
に相当する部分は破線で囲って示されている。比較器２
９の出力信号ＢＱは割当て態様変更回路２７のアンド回
路７１，７２．７３に入力される。アンド回路７１，７
２．７３は一致検出信号ＥＱが、利用対象となるチャン
ネルグループに対応して発生されたかを判定するための
ものであり、発意チャンネル利用モードが分割モード（
ＳＰＬ）であるか共通モード（ＳＰＬ）であるかに応じ
て判定の基準を異らせている。アンド回路７１には共通
モード信号ＳＰＬと鍵域信号発生回路５２（第５図）か
らの高鍵域信号ＹＵＫが入力されている。前述の通り、
共通モード（ＳＰＬ）のときは鍵域に無関係に高鍵域信
号ＹＵＫが発生されるようになっている。さた、アンド
回路７１には利用対象となるチャンネルを限定する信号
は加えられていない。従って、共通モードが選択されて
いる場合は（丁ＰＬが”１″）、割当て対象となるキー
コードＫＣ＊がどの鍵域に属するものであっても、また
、一致検出信号ＥＱが５つのチャンネル（ｃｈｌ〜ｃｈ
５　）のどれに対応して発生されたとしても、この一致
検出信号ＥＱはすべてアンド回路７１を通過し、オア回
路７４に至る。こうして、アンド回路７１の働きにより
（詳しくは後述のアンド回路７５との協働により）、す
べての発音チャンネル（ｃｈ１〜ｃｈ５　）が鍵盤のす
べての鍵によって利用され得る状態となる。

アンド回路７２には分割モード信号ＳＰＬと高鍵域チャ
ンネルグループタイミング信号ＹＵ（第３図参照）、及
び鍵域信号発生回路５２（第５図）からの高鍵域信号Ｙ
ＵＫが入力されている。前述の通り、分割モード（ＳＰ
Ｌ）のときは高鍵域（第３、第４オクターブ）のキーコ
ードＫＣ＊に対応して高鍵域信号ＹＵＫが発生される。

咬た、利用対象となるチャンネルグループは信号ＹＵに
よってチャンネルｃｈｌとＣｈ２に限定される。従って
、分割モード（ＳＰＬ）の場合は、割当て対象となるキ
ーコードメモリが高鍵域に属するもの（メロデイ音色で
発音されるべきもの）であることを条件に、チャンネル
ｃｈｉあるいはｃｈ２に対応して発生された一致検出信
号ＢＱのみがアンド回路７２で選択され、オア回路７４
に加えられる。

こうして、アンド回路７２の働きにより（詳しくは後述
のアンド回路７６との協働により）、特定の発音チャン
ネルグループ（ｃｈｌとｃｈ２　）が高鍵域の鍵（メロ
デイ音色で発音されるべき鍵）によって利用される。

アンド回路、７３には分割モード信号ＳＰＬと低鍵域チ
ャンネルグループタイミング信号ＹＬ（第３図参照）、
及び鍵域信号発生回路５２（第５図）からの低鍵域信号
ＹＬＫが入力される。前述の通り、分割モード（ＳＰＬ
）のときは、低鍵域（第１、第２オクターブ）のキーコ
ードＫＣ＊あるいは低鍵域のキーコードＫＣにもとづい
て自動的に形成された３つの和音構成音のキーコードＫ
Ｃ＊（すなわち伴奏音色で発音されるべきもの）に対応
して低鍵域信号ＹＬＫが発生される。また、利用対象と
なるチャンネルグループは信号ＹＬによってチャンネル
ｃｈ３．　、　、　ｃｈ４　、　ｃｈ５に限定される。

従って、分割モード（ＳＰＬ）の場合は、割当て対象と
なるキーコードＫＣ＊が低鍵域に属するもの（伴奏音色
で発音されるべきも！７））であることを条件に、チャ
ンネルｃｈ３　、　ｃｈ４１りるいハｃｈ５　Ｋ対応し
て発生された一致検出信号ＥＱのみがアンド回路７３で
選択され、オア回路７４に加えられる。こうして、アン
ド回路７３の働きにより（詳しくは後述のアンド回路７
７との協働により）、残りの発音チャンネルグループ（
ｃｈ３　、　ｃｈ４　、　ｃｈ５　）が伴奏音色で発音
されるべき音によって利用される。

アンド回路７１〜７３の出力はオア回路７４を介して、
一致信号ＥＱ＊とじてアンド回路７８に加えられる。一
致信号ＥＱ＊が発生した場合は、割当て対象であるキー
コードＫＣ＊がそのキーコ−）”ＫＣ＊によって利用さ
れるべきチャンネルグループ内のしずれかのチャンネル
に既に割当て済みであることを意味している。アンド回
路７８の５う− 副ムー他の入力にはオア回路７０からのエニイキーオン信号Ａ
ＫＯＮとキーオンメモリとして機能するシフトレジスタ
７９からのキーオン信号ＫＯＮが加えられる。成るチャ
ンネルのタイムスロットにかいてアンド回路７８の条件
が成立・した場合は、割当て対象となるキーコードＫＣ
＊が今現在チャンネルプロセッサ２４に供給されてかり
（ＡＫＯＮが”１″）、かつそのキーコードＫＣ＊が当
該チャンネルに既に割当てられており（ＥＱ＊が”１″
）、しかも押鍵中である（ＫＯＮが”１”）ことを意味
している。アンド回路７８の出力は登録済み信号ＲＥＧ
として利用され、る。割当て制御回路２６では、この登
録済み信号ＲＥＧが発生した場合はロード信号ＬＤ’ｒ
発生せず、登録済み信号Ｒ，ＥＧが発生しない場合のみ
ロード信号ＬＩＩ−発生する。

比較器２９に釦けるキーコードＫＣ＊と全チャンネル（
ｃｈｌ〜ｃｈ５　）のキーコードＫＣ＊＊との比較は割
当て処理サイクルの前半の５μｓの間（信号Ｈ１の発生
期間）で終了する。従って、１サイクルの前半（Ｈｌ）
において登録済み信号Ｒ，ＥＧが発生した場合はロード
信号ＬＤを発生しないようにする。

アンド回路７８の出力（Ｒ，ＥＧ）はオア回路８０アン
ド回路８１を介して遅延フリップフロップ８２に加えら
れる。遅延フリップフロップ８２の出力はオア回路８０
、アンド回路８１を介して自己保持され、アンド回路８
１の他の入力に加わる信号ＹｔＯ（第３図参照）が”０
″になったとき自己保持がクリアされる。従って、−旦
、登録済み信号ＢＥＧが発生されると、割当て処理の１
サイクルが終了する寸で遅延フリップフロップ８２に１
＃が記憶され、インバータ８６を介してアンド回路８４
．７５，７６．７７が不動作と□す、ロード信号ＬＤは
発生されない。

他方、今供給されているキーコードＫＣ＊がオだ割当て
られていない場合は、登録済み信号ＢＥＧは発生せず、
インバータ８６の出力は”１″でちり、アンド回路８４
が動作可能となる。アンド回路８４の他の入力にはエニ
イキーオン信号ＡＫＯＮとキーオン信号ＫＯＮ’ｅイン
バータ８５で反転した信号が加えられる。キーオン信号
Ｋ　ＯＨの反転信号は、鍵が押圧されていないこと、す
なわち鍵（′キーコード）が割当てられていないチャン
ネルもしくは割当てられているとしても既に離鍵されて
いるチャンネル（以下、説明の便宜上、これらを割当て
可能チャンネルという）、を指示する。アンド回路８４
からは、今供給されているキーコードＫＣ＊ｔ−いずれ
かの発音チャンネルに割当てるべきであることを示すニ
ューキーオン信号ＮＫＯが割当て可能チャンネルのタイ
ムスロットに対応して発生される。

ニューキーオン信号ＮＫＯは、割当て態様変更回路２７
内のアンド回路７５，７６．７７に夫々入力される。ア
ンド回路７５．７６．７７の他の入力には、前述のアン
ド回路７１，７２．７３と同様に、共通モード信号ＳＰ
Ｌあるいは分割モード信号ＳＰＬが入力されてかり、発
音チャンネル利用モード（ＳＰＬあるいは５ＰＬ）に応
じて所定のアンド回路（７５〜７７）が動作可能となる
。

すなわち、アンド回路７５には共通モード信号ＳＰＬが
入力され、利用対象となるチャンネルを限定する信号は
加えられていない。また、アンド回路７６には分割モー
ド信号ＳＰＬと後半の高鍵域チャンネルグループタイミ
ングを表わす信号ＹＵ２（第３図参照）が加えられる３
、アンド回路７７には分割モード信号ＳＰＬと後半の低
鍵域チャンネルグループタイミングを表わす信号ＹＬ２
が加えられる。割当て処理１サイクルの後半（Ｈ２）に
対応する信号ＹＵ２．ＹＬ２ｔ−使用する理由は、前半
（Ｈｌ）における比較の結果後半（Ｈ２）にかいて正し
騒ニューキーオン信号ＮＫＯが得られるため、後半（Ｈ
２）でのみアンド回路７６．７７を動作可能にする。同
じ理由で、アンド回路７５には信号Ｈ２（第３図）が入
力されている。

アンド回路７６には更に高鍵域信号ＹＵＫが加わり、割
当て対象であるキーコードＫＣ＊が高鍵域のものでちる
場合だけ動作可能となる。アンド回路７７には更に低鍵
域信号ＹＬＫが加わり、割当て対象であるキーコードＫ
Ｃ＊が低鍵域のものである場合だけ動作可能となる。各
アンド回路７５〜７７の残りの入力にはアンド回路８６
を介してトランケートチャンネル指定信号ＴＲが供給さ
れる。このトランケートチャンネル指定信号ＴＲは、キ
ーコードＫＣ＊を割当てるべきチャンネルグループ（ｃ
ｈｌ　−ｃｈ５あるいはｃｈｌ　、・ｃｈ２あるいはｃ
ｈ３〜ｃｈ５　）のうち最も古く離鍵された鍵（キーコ
ード）が割当てられているチャンネルのタイムスロット
に対応してトランケート回路３０から発生される。発音
チャンネル利用モード（ＳＰＬあるいは５ＰＬ）に応じ
て条件が成立している単一のアンド回路（７５，７６，
７７のうち１つ）から、トランケートチャンネル指定信
号ＴＲのタイミングで”１″が出力され、オア回路８７
を介してロード信号ＬＤが発生される。このロード信号
ＬＤはオア回路８８、アンド回路８９を介して遅延フリ
ップフロップ９０に記憶される。この遅延フリップフロ
ップ９０の記憶は信号ＹＩＯによって割当て処理１サイ
クルの終わりにクリアされる。

また、遅延フリップフロップ９０の記憶出力゛１″によ
ってインバータ９１を介してアンド回路８６が不動作と
なり、トランケートチャンネル指定信号ＴＲはアンド回
路７５〜７７に加えられなくなる。従って、割当て処理
の１サイクルにおいてロド信号ＬＤば１つのチャンネル
に対応して１度しか発生されない。

このロード信号ＬＤの発生チャンネルに対応してキーコ
ードメモリ２８のシフトレジスタ６８に新たなキーコー
ドＫＣ＊が記憶され（割当てられ）、当該チャンネルの
古いキーコードＫＣ＊＊の記憶はクリアされる（トラン
ケートされる）。また、ロード信号ＬＤはオア回路９２
を介してシフトレジスタ７９に入力され、キーコードＫ
Ｃ＊を新たに割当てたチャンネルに対応してキー　オン
信号に○Ｎが記憶される。

以上の構成によって、共通モード（ＳＰＬ）のときはア
ンド回路７１と７５の働きにより、すべての押圧鍵がす
べてのチャンネルｃｈｉ〜ｃｈ５’ｉ対象としてこれら
のいずれかのチャンネルに割当てられる。分割モード（
ＳＰＬ）のときは、高鍵域の押圧鍵に関してはアンド回
路７２と７６の働きにより特定のチャンネルｃｈｉ、ｃ
ｈ２ｆ：対象としてこのどちらかのチャンネルに該押圧
鍵が割当てられ、低鍵域の押圧鍵（あるいは自動的に形
成された和音構成音）に関してはアンド回路７３と７７
の働きにより残りのチャンネルｃｈ’３　、　ｃｈ４　
、　ｃｈ５を対象としてこれらのチャンネルのいずれか
に発音割当てがなされる。寸た、トランク−トチヤンネ
ル指定信号ＴＲを発音チャンネル利用モード（ＳＰＬあ
るいは５ＰＬ）に応じて適正なチャンネルグループに対
応して発生させるために、後述のようにトラ、ンケート
回路３０ではモード信号ＳＰＬあるいはＳＰＬを考慮し
てトランケートチャンネル指定信号ＴＲｋ発生する。

ところで、キーオフメモリとして機能するシフトレジス
タ７９の記憶（キーオン信号ＫＯＮ）はアンド回路９３
を介して保持されるが、アンド回路９４からキーオフ検
出信号ＫＯＦが出力されたときクリアされる。このシフ
トレジスタ７９及びキーオン−時メモリとして機能する
シフトレジスタ９５及びキーオフメモリとして機能する
シフトレジスタ９６は夫々５ステージ／１ビツトのシフ
トレジスタであり、１μｓ周期のクロックパルスφ１に
よってキーコードメモリ２８のシフトレジスタ６８と同
期してシフト制御される。

ロード信号ＬＤはオア回路９７を介してシフトレジスタ
９５に記憶される。このシフトレジスタ９５の記憶はキ
ーオフ検査信号Ｘの発生毎ｋ＝旦クリアされる。すなわ
ち、アンド回路９８にはキーオフ検査信号Ｘと信号Ｈ１
が入力されてかり、キーオフ検査信号Ｘが発生する１０
μｓの前半の５μｓＫ＞いてアンド回路９８から”１″
が出力されると、インバータ９９及びアンド回路１０口
を介してシフトレジスタ９５の自己保持回路が遮断され
、該シフトレジスタ９５の全５ステージの記憶がすべて
クリアされる。その後、次のキーオフ検査信号Ｘが発生
する前に、成るチャンネルに割当て済みのキーコードＫ
Ｃ＊＊と同じキーコードＫＣ＊がチャンネルプロセッサ
２４に供給されると、そのチャンネルに対応してアンド
回路７８の出力ＲＥ’Ｇが１”となり、アンド回路１０
１及びオ子回路９７を介してシフトレジスタ９５に１”
が記憶される。これはそのキーコードＫＣ＊に対応する
鍵が押圧中であることを意味する。しかし、離鍵された
キーコード（ＫＣ＊＊）に関しては同じキーコード（Ｋ
Ｃ＊）が与えられないのでそのキーコードＫＣ＊＊が割
当てられたチャンネルに対応するシフトレジスタ９５の
記憶はクリアされた１寸である。その場合は、次のキー
オフ検査信号Ｘが発生したとき当該離鍵チャンネルに対
応するシフトレジスタ９５の出力は”Ｏ”であり、イン
バータ１０２の出力が１″となり、アンド回路９４が動
作可能となる。アンド回路９４の他の入力にはシフトレ
ジスタ７９からのキーオン信号ＫＯＮとアンド回路９８
の出力が与えられてかり、キーオフ検査信号Ｘの発生時
にキーオフにもかかわらず（インバータ１０２の出力が
“１”）、キーオンの扱いを受けている。（ＫＯＮが”
１＃）ことを条件として該アンド回路９４からキーオフ
検出信号ＫＯＦが発生される。

このキーオフ検出信号ＫＯＦはオア回路１０６を介して
シフトレジスタ９６に入力され、アンド回路１０４を介
して記憶保持される。シフトレジスタ９６にかけるキー
オフ信号ＫＯＦＦの記憶は、ロード信号り、Ｄが発生し
たときにインバータ１０５の出力”Ｏ”によってアンド
回路゛１０４が不動作となることによってクリアされる
。尚、アンド回路９４から成るチャンネルに対応してキ
ーオフ検出信号ＫＯＦが発生したときに、その直前まで
当該チャンネルに対応するキーオフ信号ＫＯＦＦが“Ｏ
”であったことを条件にアンド回路１０６からニューキ
ー、オフ信号ＮＫＯＦが発生される。

トランケート回路３０にかいて、シフトレジスタ９６か
ら供給されたキーオフ信号ＫＯＦＦはゲ−）１０８のイ
ネーブル人力（ＥＮ）とアンド回路１１０．１１１に入
力され、ニューキーオフ信号ＮＫＯＦはアンド回路１１
２，１１３に入力される。３ピツトの加算器１０７、ゲ
ート１０８．５ステージ／３ビツトのシフトレジスタ１
０９からｇるモジュロ８のカウンタは、各チャンネルに
開通てられた鍵の離鍵後において離鍵された他の鍵の離
鍵回数を各チャンネル別に時分割的に計数するためのも
のである。従って、シフトレジスタ１０９において最大
値を保有しているチャンネルに割当てられている鍵が最
も古く離鍵されたものであるということができる。イニ
シャルクリア信号ＩＣあるいはモード切換信号ＭＣＣが
オア回路１１４を介してシフトレジスタ１０９のプリセ
ット入力に与えられる。これにより、電源投入時あるい
はモード切換時にシフトレジスタ１０９の全ステージ（
全チャンネル）に最小値゛００１″がプリセットされる
。

離鍵回数のカウントは、利用対象とｉるチャンネルグル
ープ（ｃｈｌ〜ｃｈ５あるいはｃｈｉ、ｃｈ２あるいは
ｃｈ３〜ｃｈ５　）毎に行なわれるように制御される。

１ず、共通モード（ＳＰＬ）の場合は、信号ＳＰＬと信
号Ｈ１が入力されたアンド回路１１５の出力がオア回路
１１６ｔ−介してアンド回路１１２に加わり、該アンド
回路１１２が割当て処理１サイクルの前半の５μｓの間
（−第３図のＨｌの期間）動作可能となる。従って、ア
ンド回路１１２にかいて、すべてのチャンネル（ｃｈｉ
〜ｃｈ５　）に関するニューキーオフ信号ＮＫＯＦが選
択され、オア回路１１７を介して遅延フリップフロップ
１１８に記憶される。この遅延フリップ７０ツブ１１８
の記憶はアンド回路１１９を介して自己保持されるが、
信号ＹＩＯによって１サイクルの終りにクリアされる。

遅延フリップフロップ１１８の出力はアンド回路１１０
に加わる。アンド回路１１０の他の入力にはキーオフ信
号ＫＯＦＦとオア回路１２０からの信号が加わる。信号
ＳＰＬと信号Ｈ２を入力したアンド回路１２１の出力が
オア回路１２０に加えられる。従って、共通モード（Ｓ
ＰＬ）の場合は、遅延フリップフロップ１１８の出力”
１″はチャンネルＣｈ１〜ｃｈ５のいずれかに割当てら
れている鍵が新たに離鍵されたことを表わしており、そ
の場合に１サイクルの後半期間（Ｈ２）にお−て既に離
鍵されているチャンネル（ＫＯＦＦが“１″）に対応し
てアンド回路１１０から”１″が出力される。このアン
ド回路１１０の出力゛１″がオア回路１２２、アンド回
路１２３を介して加算器６６一１０７の最下位棚に入力される。これにより、新たに鍵
が離される毎に既に離鍵されているチャンネルで夫々１
カウントアツプされる。尚、アンド回路１２３の他の入
力にはナンド回路１２４の出力が加えられる。ナンド回
路１２４にはシフトレジスタ１０９の３ビツト出力が入
力されており、最大値“１１１″になったときアンド回
路１２３を不動作にしてカラントラ停止する。ゲー）１
０８はキーオフ信号ＫＯＦＦによって導通されるので、
抑圧中の鍵が割当てられているチャンネルに対応してゲ
ート１０８が不導通となり、押圧中の鍵が割当てられて
いるチャンネルに対応するシフトレジスタ１０９の出力
は常に”ｏ″にクリアされている。

分割モード（ＳＰＬ）の場合は、高鍵域用のチャンネル
（ｃｈｌ　、　ｃｈ２　）に関するカウント制御はアン
ド回路１１０の出力によって行なわれ、低鍵域用のチャ
ンネル（ｃｈ３〜ｃｈ５　）に関するカウント制御はア
ンド回路１１１の出力によって行なわれる。アンド回路
１２５には分割モード信号ＳＰＬと割当て処理１サイク
ルの前半におけるチャンネルｃｈｌとｃｈ２のタイムス
ロットに対応する信号ＹＵ１（５第３図参照）が加えら
れ、この出力がオア回路１１６を経てアンド回路１１２
に加えられる。

従って、チャンネルｃｈｉあるいはｃｈ２に割当てられ
ている鍵が新たに離鍵されたとき遅延フリップフロップ
１１８に“１″が記憶される。アンド回路１２６には分
割モード信号ＳＰＬと割当て処理１サイクルの後半にか
けるチャンネルｃｈ１とｃｈ２０ター・イムスロットに
対応する信号ＹＵ２が加えられて訟り、この出力がオア
回路１２０ｅ経てアンド回路１１０に加えられる。これ
により、分割モード（ＳＰＬ）の場合は、高鍵域（第３
、第４オクターブ）の鍵が新たに離鍵される毎に、高鍵
域用のチャンネル（ｃｈｌ　、　ｃｈ２　）のうち既に
離鍵されている鍵が割当てられているチャンネルに対応
して夫々１カウントアツプされる。

アンド回路１２７には分割モード信号ＳＰＬと割当て処
理１サイクルの前半にむけるチャンネルｃｈ３　、　ｃ
ｈ４　、　ｃｈ５のタイムスロットに対応する信号ＹＬ
ｌ第３図参照）が久カされてあ・す、この出力がアンド
回路１１３に加わる。アン°ド回路１１３の出力はオア
回路１２８を介して遅延フリップフロップ１２９に加ワ
リ、遅延フリップフロップ１２９の出力がアンド回路１
　’１＝　１に加わる。

アンド回路１３Ｇには信号ＳＰＬと１処理サイクルの後
半のチャンネルｃｈ３〜ｃｈ５のタイムスロットに対応
する信号ＹＬ２が入力されており、その出力がアンド回
路１１１に加わる。アンド回路１１１の出力はオア回路
１２２、アンド回路１２３を介して加算器１０７に加わ
る。従って、前述と同様に、分割モード（ＳＰＬ）の場
合は、低鍵域（第１、第２オクターブ）の鍵が新たに離
鍵される毎に、低鍵域用のチャンネル（ｃｈ３〜ｃｈ５
　）のうち既に離されている鍵が割当てられているチャ
ンネルに対応して夫々１カウントアツプされる。

シフトレジスタ１０９がら出力される離鍵回数カウント
値は比較器１３１のＡ入力及びセレクタ１３２のＡ入力
に加えられる。３個の遅延フリップフロップ群１３３は
、シフトレジスタ１０９から出力される３ビツトの離鍵
回数カウント値のうち最大値を記憶するものであり、こ
の遅延フリップフロップ群１６３の出力がセレクタ１３
２のＢ入力２介して自己保持されると共に比較器１３１
のＢ入力に加えられる。比較器１３１は遅延フリップフ
ロップ群１３３に記憶された最大値とシフトレジスタ１
０９から出力される各チャンネル別のカウント値とが一
致したとき（Ａ＝Ｂ）、一致したチャンネルに対応して
トランケートチャンネル指定信号ＴＲを発生する。遅延
フリップフロップ群１３３の記憶値よりもシフトレジス
タ１０９の出力カウント値の方が大きいときは（Ａ＞Ｂ
）、比較器１３１からアンド回路１３４に信号”１″が
与えられ、該アンド回路１３４を介してセレクタ１３２
にＡ人カセレクト信号が与えられて、シフトレジスタ１
０９の出力カウント値を遅延７リツプフロツプ群１３３
に記憶させる。

アンド回路１３４は、チャンネル利用モード（ＳＰＬあ
るいは５ＰＬ）に応じて所定のチャンネルグループに関
する比較結果（Ａ＞Ｂ）のみを１処理サイクルの前半期
間（信号Ｈ１の発生期間）にかいて選択する。共通モー
ドのときはアンド回路１３５が共通モード信号ＳＰＬに
よって動作可能となる。アンド回路１３５の他の入力に
は高鍵域信号ＹＵＫが入力されてむり、゛何らかのキー
コードＫＣ＊がチャンネルプロセッサ２４に供給された
とき該アンド回路１３５から”１″が出力され、オア回
路１３６を介してアンド回路１３４に加えられる。従っ
て、共通モード（ＳＰＬ）の場合はすべてのチャンネル
（ｃｈｌ〜ｃｈ５　）に関する比較結果（Ａ＞Ｂ）がア
ンド回路１６４で選択される。

分割モードのときはアンド回路１３７，１３８が分割モ
ード信号ＳＰＬによって動作可能となる。

アンド回路１３７の他の入力には高鍵域信号ＹＵＫと高
鍵域チャンネルグループタイミング信号ＹＵが入力され
て釦り、高鍵域のキーコードＫＣ＊がチャンネルプロセ
ッサ２４に供給されたとき、チャンネルｃｈｉとｃｈ２
のタイムスロット（第３図参照）に対応してアンド回路
１６７の出力が”１″となり、オア回路１３６を介して
アンド回路１６４に入力される。従って、分割モード（
ＳＰＬ）において、キーコードＫＣ＊が高鍵域のもので
あるときはチャンネルｃｈｌとｃｈ２に関する比較結果
（Ａ＞Ｂ）がアンド回路１３４で選択される。アンド回
路１３８の他の入力には低鍵域信号ＹＬＫと低鍵域チャ
ンネルグループタイミング信号ＹＬが入力されている。

従って、分割モードにｉｌｎて、キーコードＫＣ＊が低
鍵域のものであるときはチャンネルｃｈ３　、　ｃｈ４
　、　ｃｈ５に関する比較結果（Ａ＞Ｂ）がアンド回路
１３４で選択される。

尚、アンド回路１６４からＡ人カセレクト信号が出力さ
れたときノア回路１３９の出力は“０″になり、セレク
タ１６２のＢ入力が阻止される。

従って、遅延フリップフロップ群１３３の古い記憶がク
リアされ、シフトレジスタ１０９からのカウント値が新
たな最大値として該遅延フリップフロップ群１３３に記
憶される。また、ノア回路１３９には信号ＹＩＯを反転
した信号ＹＩＯが加えられており、１処理サイクルの終
わりに該ノア回路１３９の出力が”０″となり、遅延ク
リップフロップ群１６３の記憶がクリアされる。

比較器１３１の比較結果（Ａ＞Ｂ）は１処理サイクルの
前半（信号Ｈ１の発生期間）において遅延フリップフロ
ップ群１６３に記憶される。従って、ｌ処理サイクルの
後半（信号Ｈ２の発生期間ンにおいては真の最大カウン
ト値が遅延フリップフロップ群１３３に確実に記憶され
ている。従って、ｌ処理サイクルの後半（Ｈ２）におい
て、正しいトランケートチャンネル指定信号ＴＲが比較
器１３１から得られる。

第７図に示すトーンジェネレータ部２５においては、発
音チャンネルｃｈｉ〜ｃｈ５に対応する音源及び開閉回
路１４０−１乃至１４０−５　’に具えている。第６図
のキーコードメモリ２８及びキーオンメモリとしてのシ
フトレジスタ７９から供給されたキーコードＫＣ＊＊と
キーオン信号ＫＯＮは各チャンネルに対応するラッチ回
路１４１−１乃至１４１−５に夫々入力される。ラッチ
回路１４１−１乃至１４１−５のストローブパルスとし
て信号Ｙ１〜Ｙ５が使用される。信号Ｙ１〜Ｙ５はタイ
ミング信号発生回路１４２から発生されるもので、第３
図に示すように各チャンネルｃｈｉ〜ｃｈ５の時分割タ
イムスロットに対応して発生される。

従って、ラッチ回路１４１−１乃至１４１＝５には各チ
ャンネルｃｈｌ〜ｃｈ５に割当てられたキーコードＫＣ
＊＊とキーオン信号ＫＯＮが夫々ラッチされる。

各ラッチ回路１４１−１乃至１４１−５にラッチされた
キーコードＫＣ＊＊とキーオン信号ＫＯＮは、各々に対
応する音源及び開閉回路１４０−１乃至１４０−５に入
力される。音源及び開閉回路１４０−１乃至１４０−５
はラッチ回路１４１−１乃至１４１−５から入力された
キーコードＫＣ＊＊に対応する音源信号を発生し、この
音源信号をキーオン信号ＫＯＮに従って開閉し、出力す
る。尚、チャンネルｃｈ３　、　ｃｈ４　、　ｃｈ５に
対応する音源及び開閉回路１４０−３乃至１４０−５に
は分割モード信号ＳＰＬが入力され、分割モードの場合
は回路１４０−３乃至１４０−５から出力される音源信
号−７年の波形及び振幅エンベロープを変更するようになってい
る。

チャンネルｃｈｌ　、　ｃｈ２の音源及び開閉回路１４
〇−１，１４０−２から出力された音源信号は抵抗Ｒ１
，Ｒ２でミキシングされ、メロデイ音色回路１４３に入
力される。チャンネ／ｌ／　ｃｈ３　、　ｃｈ４　、　
ｃｈ５の音源及び開閉回路１４０−３乃至１４０−５か
ら出力された音源信号は抵抗Ｒ３，Ｒ４，Ｒ５でミキシ
ングされ、分配回路１４４に入力される。分配回路１４
４は、分割モード信号ＳＰＬが“Ｏ”のときすｉわち共
通モード（ＳＰＬ）のとき入力されたチャンネルｃｈ３
〜ｃｈ５の音源信号をメロデイ音色回路１４３に供給し
、信号ＳＰＬが”１″のときすなわち分割モードのとき
入力されたチャンネルｃｈ３〜ｃｈ５の音源信号を伴奏
音色回路１４５に供給する。従って、共通モード（ＳＰ
Ｌ）の場合は全チャンネルｃｈｉ〜ｃｈ５の音源信号が
メロデイ音色回路１４６に入力され、メロデイ音色が付
与される。他方、分割モーＪ’　（Ｓ　Ｐ　Ｌ　）の場
合は、メロディ演奏鍵域でちる高鍵域の鍵が割当てられ
るチャンネルｃｈ１　、　ｃｈ２の音源信号がメロデイ
音色回路１４３に入力されてメロデイ音色が付与され、
伴奏演奏鍵域である低鍵域の鍵が割当てられるチャンネ
ルｃｈ３〜ｃｈ５の音源信号が伴奏音色回路１４５に入
力されて伴奏音色が付与される。尚、メロデイ音色ある
いは伴奏音色とは、特定の音色を指すのではなく、演奏
者によってメロデイ音あるいは伴奏音のために選択され
た任意の音色である。

伴奏音色回路１４５の出力はアナログ信号用のゲート１
４６に入力される。ゲート１４６は、自動コード選択ス
イッチ３６がオフのときは常に導通状態となってかり、
伴奏音色回路１４５から与えられる伴奏音の楽音信号を
その１玄通過する。

自動コード選択スイッチ３３がオンのときは自動コード
パターン発生器３２から発生されるパターンパルスに従
ってゲート１４６に訃いて伴奏音色回路１４５からの伴
奏音信号を自動的に開閉制御し、コード（和音）が自動
的にきざ１れる効果を実現する。メロデイ音色回路１４
３からのメロデイ音信号とゲート１４６からの伴奏音信
号はバランス式の可変抵抗器１４７で混合され、サウン
ドシステム３４に供給される。

上記実施例では、一段鍵盤式の電子楽器にこの発明を適
用した例が示されているが、複数鍵盤を具える電子楽器
にも適用できることは勿論である。

要は、限られた数の発音チャンネルを、２つ（あるいは
２以上）の鍵盤もしくは鍵域によって同一音色または異
音色で選択的に切換えて使い分ける場合にこの発明を適
用することができる。従って、演奏形態も実施例のよう
にメロディ演奏と伴奏演奏に限定されるものではなく、
また、自動ベースコード演奏機能を備えることも必須で
はない。

尚、上鍵盤と下鍵盤を具える電子楽器においてこの発明
を適用する場合は、上記実施例にかける高鍵域を上鍵盤
に置換え、低鍵域を下鍵盤に置換えれば実施することが
できる。例えば、全発音チャンネル数を１０とし、分割
モード（８ＰＬ）のときは特定の５チヤン坏ルを上鍵盤
専用とし、残りの５チヤンネルを下鍵盤専用とし、共通
モード（Ｓ　Ｐ　Ｌ）のときは全１０チヤンネルを上鍵
盤で利用するようにする。実施例に示した一段鍵盤式の
ものの場合は、共通モード（Ｓ　Ｐ　Ｌ）のときは鍵域
信号発生回路５２（第５図）において低鍵域の鍵（Ｌ　
Ｐ　Ｄ）を高鍵域に振替えて全鍵に対応して高鍵域信号
ＹＵＫ（Ｗグループ信号）を発生している。しかし、必
ずしも、これをそのまま上・下鍵盤式のものに当てはめ
て、下鍵盤の錐を上鍵盤に振替える必要はなく、共通モ
ー１〜（Ｓ　Ｐ　Ｌ）の場合は実際の上鍵盤押圧鍵のみ
に対応して上鍵盤信号（ＹｔＪＫに相当する鍵グループ
信号）を発生してもよい。

また、キーコーダ１２、チャンネルプロセッサ２４、ト
ーンジェネレータ部２５の構成は第２図、第６図、第７
図に示したものに限定されず、他のいかなる構成を採用
する場合でもこの発明を実施することができる。

〔発明の効果〕

以上説明したようにこの発明によれば、限られ−７７＝た数の発音チャンネルの利用態様が演奏形態に応じて変
更されるので、限られた数の発音チャンネルを無駄なく
効率的に利用することができる。従って、発音チャンネ
ル数の節約によってコストの低減化を計ることができる
と共に、必要なときには十分な発音チャンネルが確保で
きることによって発音チャンネルの不足によって演奏に
支障が生しることが起らなくなる。

特に、この発明によれば、自動伴奏が選択されているか
否かに連動して分割モードまたは共通モードの演奏モー
ドを指定することにより、鍵グループ分けとチャンネル
グループ分けとが自動伴奏の選択／非選択に連動して行
われることになり、限られた数の鍵及び発音チャンネル
を極めて効率的に利用して自動伴奏機能を実現すること
ができるようになる、という効果を奏する。しかも、そ
の場合、チャンネルグループ設定手段では、分割モード
が指定されたときはｊ＝所定値（但し伴奏音を構成する
各音の数に対応する所定値）として、各チャンネルを自
動伴奏演奏に合わせて第１及び第２のチャンネルグルー
プにグループ化するようにしたので、伴奏音用の第１の
チャンネルグループのために伴奏音を構成する各音を発
音するに必要な数のチャンネルが確保されると共に、残
余のチャンネルが第２のチャンネルグループ（つまりメ
ロディ用のチャンネルグループ）のために確保され、伴
奏音及びメロデイ音の両方の発生に支障を来すことなく
、限られた数の発音チャンネルを有効に利用することが
できる、という効果を奏する。

また、演奏者は、伴奏音を自動的に発生させるための自
動伴奏機能を選択する操作を単に行うだけで、伴奏音の
自動発生制御と上述の分割モードの指定が連動して自動
的に行なわれるので、初心者でも極めて容易に自動伴奏
演奏をともなう電子楽器演奏を楽しむことができる、と
いう優れた効果を奏する。

因に、自動伴奏の選択と共通モード／分割モードの選択
をそれぞれ独立して行うものにあっては、両方の選択操
作を組合せて行わねばならず、その操作が面倒であると
ともに、初心者にあっては自動伴奏の選択操作だけを行
なって演奏してしまうこともあり、そのような場合には
、自動伴奏の選択に連動して自動的に分割モードが選択
されないことにより、正しい自動伴奏が行なえなくなる
ことがある、という不都合が生じることがある。例えば
、分割モードが選択されないことにより、自動伴奏用の
発音チャンネルに押鍵データが与えられずに、自動伴奏
が選択されているにもかがねらず、自動伴奏音が発音さ
れなかったり、あるいは逆に、メロディ演奏音が伴奏発
音タイミングパターンに従って発音制御されてしまう、
というような不都合が生じてしまうこともある。しかし
、この発明によれば、自動伴奏の選択に連動して分割モ
ードが自動的に選択されるので、そのような不都合は全
く生じない。

【図面の簡単な説明】

第１図はこの発明の電子楽器の一実施例の全体構成を示
すブロック図、第２図は第工図のキーコーダの一例を示すブロック図、第３図はクロックパルスその他各種タイミング信号の時
間関係を示すタイミングチャー１〜、第４図は第２図の
ステート制御回路におけるステート制御信号のためのフ
ローチャート、第５図は第工図の鍵域検出及び従音デー
タ形成回路の一例を示す回路図、第６図は第↓図のチャンネルプロセッサの一例を示す回
路図、第７図は第１図のトーンジェネレータ部の一例を示す回
路図、である。１１・・・キースイッチ回路、１２・・・キーコーダ、
１３・・・モードスイッチ回路、２３・・鍵域検出及び
従音データ形成回路、２５・・・トーンジェネレータ部
、２６・・・割当て制御回路、２７・・割当て態様変更
回路、５２・・・鍵域信号発生回路、ＦＣ−８Ｗ・・・
フィガードコード機能選択スイッチ、５Ｆ−８Ｗシング
ルフイガ一機能選択スイッチ。特許出願人　　ヤ　マ　ハ　株式会社

Claims

【特許請求の範囲】

（１）Ｎ個の鍵と、任意の鍵に対応する楽音の発生を割当てることが可能で
あり、割当てられた任意の鍵に対応する任意の音高の楽
音信号を発生することが可能なＭ個（但しＭ＜Ｎ）の楽
音発生チャンネルを具える楽音発生手段と、自動伴奏を選択するための自動伴奏選択手段と、前記鍵
をｋ個（但し０≦ｋ＜Ｎ）の鍵からなる第１の鍵グルー
プとｎ個（但し０＜ｎ≦Ｎ−ｋ）の鍵からなる第２の鍵
グループとにグループ化し、前記には前記自動伴奏選択
手段により自動伴奏が選択されているか否かの演奏モー
ドに応じて変更されるものであり、それにより演奏モー
ドに応じて異なる態様で前記第１及び第２の鍵グループ
を設定する鍵グループ設定手段と、前記チャンネルをｊ個（但し０≦ｊ＜Ｍ）のチャンネル
からなる第１のチャンネルグループとＭ−ｊ個のチャン
ネルからなる第２のチャンネルグループとにグループ化
し、前記ｊは前記演奏モードに応じて変更されるもので
あり、それにより演奏モードに応じて異なる態様でチャ
ンネルグループを設定するチャンネルグループ設定手段
と、前記自動伴奏選択手段により自動伴奏が選択されて
いる場合は前記演奏モードとして分割モードを指定する
情報を発生し、他方、前記自動伴奏選択手段により自動
伴奏が選択されていない場合は前記演奏モードとして共
通モードを指定する情報を発生し、この情報により前記
ｊを変更することを前記チャンネルグループ設定手段に
指示すると共に前記ｋを変更することを前記鍵グループ
設定手段に指示するグループ化指示手段と、前記鍵グループ設定手段で判別された第１の鍵グループ
の押圧鍵に対応する楽音の発生を前記チャンネルグルー
プ設定手段で設定された第１のチャンネルグループ内の
いずれかのチャンネルに割当て、前記鍵グループ設定手
段で判別された第２の鍵グループの押圧鍵に対応する楽
音の発生を前記チャンネルグループ設定手段で設定され
た第２のチャンネルグループ内のいずれかのチャンネル
に割当てる割当て手段とを具え、前記鍵グループ設定手段は、前記共通モードが指定され
たときｋ＝０として前記鍵を第２の鍵グループのみにグ
ループ化し、他方、前記分割モードが指定されたときは
ｋ＝所定値（但し０を除く）として夫々所定の鍵を第１
及び第２の鍵グループにグループ化するものであり、前記チャンネルグループ設定手段は、前記共通モードが
指定されたときｊ＝０として前記Ｍ個のチャンネル全て
を第２のチャンネルグループとし、他方、前記分割モー
ドが指定されたときはｊ＝所定値（但し伴奏音を構成す
る各音の数に対応する所定値）として各チャンネルを第
１及び第２のチャンネルグループにグループ化するもの
であり、前記割当て手段では、前記自動伴奏選択手段に
より自動伴奏が選択されたときは、前記第１の鍵グルー
プの押圧鍵に基づき発生される伴奏音を構成する各音の
キー情報を前記第１のチャンネルグループ内のチャンネ
ルに割当てるようにし、前記楽音発生手段では、前記自
動伴奏選択手段により自動伴奏が選択されたときは、前
記第１のチャンネルグループ内のチャンネルで発生すべ
き楽音信号を自動伴奏発音タイミングパターンに従って
発音制御するようにした電子楽器。
（２）前記Ｎ個の鍵は一段鍵盤に配されたものであり、
前記共通モードにおける第２の鍵グループは前記一段鍵
盤の全鍵から成り、前記分割モードにおける第１及び第
２の鍵グループは前記一段鍵盤を２つの鍵域に分割した
ときの各々の鍵域に対応する特許請求の範囲第１項記載
の電子楽器。
（３）前記Ｎ個の鍵は第１鍵盤と第２鍵盤に配されたも
のであり、前記共通モードにおける第２の鍵グループは
第１または第２鍵盤のどちらか一方であり、前記分割モ
ードにおける第１及び第２の鍵グループは夫々第１鍵盤
と第２鍵盤のどちらか一方である特許請求の範囲第１項
記載の電子楽器。
（４）前記鍵グループ設定手段は、割当て対象となる押
圧鍵が所属する鍵グループを表わす鍵グループ信号を共
通モードあるいは分割モードに応じて発生する鍵グルー
プ信号発生回路を有し、前記チャンネルグループ設定手段は、共通モードの場合
は前記鍵グループ信号が第２の鍵グループを表わしてい
ることを条件に全チャンネルに割当可能であることを指
示し、分割モードの場合は前記鍵グループ信号が表わす
鍵グループに応じて第１又は第２のチャンネルグループ
のどちらかに割当可能であることを指示する割当て態様
変更回路を有し、前記割当て手段では前記割当て態様変
更回路によって指示されたチャンネルグループ内のチャ
ンネルのいずれかに前記割当て対象となる押圧鍵を割当
てる処理を行うようにした特許請求の範囲第１項乃至第
３項のいずれかに記載の電子楽器。