JPH02164053A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH02164053A JPH02164053A JP32128988A JP32128988A JPH02164053A JP H02164053 A JPH02164053 A JP H02164053A JP 32128988 A JP32128988 A JP 32128988A JP 32128988 A JP32128988 A JP 32128988A JP H02164053 A JPH02164053 A JP H02164053A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- wiring
- metallic film
- finger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 239000008188 pellet Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 28
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 4
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 2
- 229910000978 Pb alloy Inorganic materials 0.000 claims 1
- 230000006378 damage Effects 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 164
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 238000000034 method Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 8
- 239000002131 composite material Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 239000010953 base metal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910017709 Ni Co Inorganic materials 0.000 description 1
- 229910003267 Ni-Co Inorganic materials 0.000 description 1
- 229910003271 Ni-Fe Inorganic materials 0.000 description 1
- 229910003262 Ni‐Co Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 150000003457 sulfones Chemical class 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に、テープキャリア構
造（又は工ａｐｅ Ａ ｕｔｏＩＩａｔｅｄ Ｂ ｏｎ
ｄｉｎｇ構造）を採用する半導体装置に適用して有効な
技術に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a semiconductor device, and particularly to a tape carrier structure (or a tape carrier structure).
The present invention relates to a technique that is effective when applied to a semiconductor device that employs a ding structure.
薄型で大量生産に好適な半導体装置として、キャリアテ
ープ構造の半導体装置がある。この半導体装置は可撓性
フィルムに半導体ペレットを搭載したものである。可撓
性フィルムは例えばテープ状（長尺状）のポリイミド樹
脂を所定の長さに切断することで形成している。可撓性
フィルムの表面には複数本の配線が形成されている。配
線は可撓性フィルムの表面に貼り付けられたＣｕ箔膜に
エツチングを施して所定の形状に加工したものである。As a semiconductor device that is thin and suitable for mass production, there is a semiconductor device having a carrier tape structure. This semiconductor device has semiconductor pellets mounted on a flexible film. The flexible film is formed, for example, by cutting a tape-shaped (elongated) polyimide resin into a predetermined length. A plurality of wires are formed on the surface of the flexible film. The wiring was formed into a predetermined shape by etching a Cu foil film attached to the surface of a flexible film.
前記半導体ペレットは、可撓性フィルムの中央部分に形
成された半導体ペレソ１〜搭載用開口（デバイス穴）に
配置されている。前記半導体ペレット搭載用開口内には
可撓性フィルムの表面上に形成された配線の一部を突出
させた所謂フィンガー配線が複数本配列されている。各
々のフィンガー配線は半導体ペレットの外部端子（ポン
ディングパッド）にバンプ電極を介在させて電気的及び
械械的に接続されている。The semiconductor pellets are placed in the semiconductor pellets 1 to mounting openings (device holes) formed in the central portion of the flexible film. A plurality of so-called finger wirings, each of which is formed on the surface of a flexible film and in which a portion of the wiring lines protrudes, are arranged in the opening for mounting semiconductor pellets. Each finger wiring is electrically and mechanically connected to an external terminal (ponding pad) of the semiconductor pellet with a bump electrode interposed therebetween.
なお、テープキャリア構造を採用する半導体装置につい
ては例えば特開昭６２−２６２９号公報に記載されてい
る。Note that a semiconductor device employing a tape carrier structure is described in, for example, Japanese Patent Laid-Open No. 62-2629.
前述のテープキャリア構造の半導体装置は配線及びフィ
ンガー配線を約３５［μｍ］の厚さのＣｕ箔膜（圧延箔
膜）で形成している。Ｃｕ箔膜は配線の一部をフィンガ
ー配線として突出させるので機械的強度を確保する目的
で前述の厚い膜厚を使用している。前記ｃｕｆｆｉ膜は
、その膜厚が厚いので、量産ベースでのドライエツチン
グの使用は廻しく、通常はホトリソグラフィ技術を併用
したウェットエツチングを使用して加工されている。一
方、この種の半導体装置は、多端子化（多ピン化）の傾
向にあり、可撓性フィルムの表面の単位面積当りの配線
本数及びフィンガー配線本数が増加している。In the semiconductor device having the above-mentioned tape carrier structure, wiring and finger wiring are formed of a Cu foil film (rolled foil film) with a thickness of about 35 [μm]. Since the Cu foil film causes a portion of the wiring to protrude as a finger wiring, the above-mentioned thick film thickness is used for the purpose of ensuring mechanical strength. Since the cuffi film is thick, it is difficult to use dry etching in mass production, and it is usually processed using wet etching combined with photolithography technology. On the other hand, this type of semiconductor device tends to have more terminals (multiple pins), and the number of wires and finger wires per unit area on the surface of a flexible film are increasing.
このため、Ｃｕ箔膜の加工゛の際、Ｃｕ箔膜が厚いので
、配線幅やフィンガー配線幅に対するサイドエツチング
量の割合が大きく、配線幅やフィンガー配線幅（又は断
面形状）が細くなる。このような現象は、配線幅やフィ
ンガー配線の加工寸法精度が悪いことを意味し、この結
果、加工寸法に許容寸法を確保する必要があるので、微
細寸法の配線やフィンガー配線を形成することができず
、半導体装置の多端子化を図ることができない。Therefore, when processing the Cu foil film, since the Cu foil film is thick, the ratio of side etching amount to the wiring width and finger wiring width is large, and the wiring width and finger wiring width (or cross-sectional shape) become thin. This phenomenon means that the wiring width and the precision of the processing dimensions of the finger wiring are poor, and as a result, it is necessary to ensure the permissible dimensions for the processing dimensions, so it is difficult to form wiring or finger wiring with minute dimensions. Therefore, it is not possible to increase the number of terminals in a semiconductor device.
また、前記フィンガー配線幅は配線幅に比べて細いので
、前記現象は特にフィンガー配線の機械的強度或は電気
的強度を低下する。このため、温度サイクルによりフィ
ンガー配線の断線が多発する。Furthermore, since the width of the finger wiring is narrower than the width of the wiring, the phenomenon particularly reduces the mechanical strength or electrical strength of the finger wiring. For this reason, finger wiring breaks frequently occur due to temperature cycles.
また、前記現象を防止するために、フィンガー配線つま
りＣｕ箔膜をさらに厚くすることが考えられる。しかし
ながら、厚い膜厚のＣｕ箔膜は、前述のようにサイドエ
ツチング量が大きく、半導体装置の多端子化を図ること
ができない。Furthermore, in order to prevent the above phenomenon, it is conceivable to make the finger wiring, that is, the Cu foil film, even thicker. However, a thick Cu foil film has a large amount of side etching as described above, making it impossible to increase the number of terminals in a semiconductor device.
本発明の目的は、テープキャリア構造を採用する半導体
装置において、多端子化を図ると共に、機械的信頼性及
び電気的信頼性を向上することが可能な技術を提供する
ことにある。An object of the present invention is to provide a technique that allows a semiconductor device employing a tape carrier structure to have multiple terminals and to improve mechanical reliability and electrical reliability.
本発明の他の目的は、テープキャリア構造を採用する半
導体装置において、フィンガー配線の加工精度を向上す
ると共に、フィンガー配線の機械的強度を向上し、前記
目的を達成することが可能な技術を提供することにある
。Another object of the present invention is to provide a technique capable of achieving the above object by improving the processing accuracy of finger wiring and improving the mechanical strength of finger wiring in a semiconductor device employing a tape carrier structure. It's about doing.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
テープキャリア構造を採用する半導体装置において、少
なくともフィンガー配線をエツチングで加工された第１
金属膜及びこの第１金属膜の表面上に形成された第１金
属膜に比べて機械的強度の高い第２金属膜で構成する。In a semiconductor device employing a tape carrier structure, at least the first finger wiring is etched.
It is composed of a metal film and a second metal film having higher mechanical strength than the first metal film formed on the surface of the first metal film.
前記第１金属膜はＣＵ膜又はＣｕ合金膜で形成し、第２
金属膜はＮｉ、Ｎｉ合金膜等で形成する。The first metal film is formed of a CU film or a Cu alloy film, and the second metal film is formed of a CU film or a Cu alloy film.
The metal film is formed of Ni, Ni alloy film, or the like.
上述した手段によれば、前記フィンガー配線を複数層で
構成し、このうちの第１金属膜の厚さを薄くしてそのサ
イドエツチング量を低減し、第１金属膜の加工精度を向
上することができるので。According to the above-described means, the finger wiring is formed of a plurality of layers, and the thickness of the first metal film of the finger wiring is reduced to reduce the amount of side etching, thereby improving the processing accuracy of the first metal film. Because you can.
フィンガー配線のパターン寸法を縮小し、半導体装置の
多端子化を図ることができると共に、フィンガー配線の
第１金属膜を第２金属膜で補強することができるので、
フィンガー配線の損傷や破壊を低減し、半導体装置の械
械的信頼性及び電気的信頼性を向上することができる。The pattern size of the finger wiring can be reduced and the semiconductor device can have multiple terminals, and the first metal film of the finger wiring can be reinforced with the second metal film.
Damage and destruction of the finger wiring can be reduced, and the mechanical reliability and electrical reliability of the semiconductor device can be improved.
以下、本発明の構成について、実施例とともに説明する
。Hereinafter, the configuration of the present invention will be explained along with examples.
なお、実施例を説明するための全図において。In addition, in all the figures for explaining an example.
同−機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。Components having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.
（実施例 Ｉ）
本発明の実施例Ｉであるテープキャリア構造を採用する
半導体装置の概略構成を第１図（断面図）で示す。(Example I) A schematic configuration of a semiconductor device employing a tape carrier structure according to Example I of the present invention is shown in FIG. 1 (cross-sectional view).
第１図に示すように、テープキャリア構造（ＴＡ Ｂ
ｊ＋’ｌｔ造）を採用する半導体装置は可撓性フィルム
１に半導体ペレット３を搭載している。As shown in Figure 1, the tape carrier structure (TA B
A semiconductor device employing a semiconductor device (manufactured by J+'lt) has semiconductor pellets 3 mounted on a flexible film 1.
前記可撓性フィルム１は例えばテープ状（長尺）のポリ
イミド樹脂膜を所定の長さに切断したものである。この
可撓性フィルム１は例えば７０〜１３０［μｍ］程度の
膜厚で形成されている。また、可撓性フィルム１として
は前記ポリイミド樹脂膜以外にポリアミド樹Ｎ投、ポリ
エステル樹脂膜、ポリエステルサルホン樹脂膜、ポリエ
ステルケトン樹脂膜等の所謂有機膜或はこれらの複合膜
で形成してもよい。The flexible film 1 is, for example, a tape-shaped (long) polyimide resin film cut into a predetermined length. This flexible film 1 is formed to have a thickness of, for example, about 70 to 130 [μm]. In addition to the polyimide resin film described above, the flexible film 1 may be formed of a so-called organic film such as a polyamide resin film, a polyester resin film, a polyester sulfone resin film, a polyester ketone resin film, or a composite film thereof. good.
この可撓性フィルム１の表面（第１図では上側表面）に
は複数本の配＃Ｉ２が形成されている。可撓性フィルム
１の中央部分には半導体ペレット搭載用開口（デバイス
穴）ＩＡが設けられている。この半導体ベレット搭載用
開口ＩＡ内には前記配線２の一部が突出したフィンガー
配線２Ｆが複数本設けられている。A plurality of #I2 are formed on the surface of the flexible film 1 (the upper surface in FIG. 1). A semiconductor pellet mounting opening (device hole) IA is provided in the central portion of the flexible film 1. A plurality of finger wirings 2F from which a portion of the wiring 2 protrudes is provided in the opening IA for mounting the semiconductor bullet.
前記配線２．フィンガー配線２Ｆの夫々は、ＣｕＪＩＩ
（第１金属膜）２Ａの表面上にＮｉ膜（第２金属膜）２
Ｂ、Ｓｎ膜（第３金属＠）２Ｃの夫々を順次積層した複
合膜で形成されている。この複合膜の構造は特に少なく
とも配線２の一部を突出させたフィンガー配線２Ｆに適
用されている。Said wiring 2. Each finger wiring 2F is CuJII
Ni film (second metal film) 2 on the surface of (first metal film) 2A
It is formed of a composite film in which B and Sn film (third metal @) 2C are sequentially laminated. This composite film structure is particularly applied to the finger wiring 2F in which at least a portion of the wiring 2 protrudes.
前記Ｃｕ ＠ ２ Ａは導電性を有しかつエツチング加
工性が良好な金属膜である。配線２及びフィンガー配ｍ
２Ｆは複合膜で形成されているので、ＣＵ膜２Ａは３〜
２０［μｍ］程度の範囲の薄い膜厚を使用することがで
きる０例えば、Ｃｕ膜２Ａは５＝１０Ｃμｍ］の厚さで
形成されている。このＣｕ ＠ ２ Ａは電解箔膜であ
る。なお、Ｃｕ膜２ＡはＣｕ合金膜に変えてもよい。The Cu@2A is a metal film that has electrical conductivity and has good etching processability. Wiring 2 and finger arrangement
Since 2F is formed of a composite membrane, the CU membrane 2A is 3~
For example, the Cu film 2A is formed to have a thickness of 5=10 [mu]m. This Cu@2A is an electrolytic foil film. Note that the Cu film 2A may be replaced with a Cu alloy film.
前記Ｎｉ膜２Ｂは導電性を有しかつ基本的にＣＵ膜２Ａ
に比べて機械的強度の高い金属膜である。The Ni film 2B has conductivity and is basically the same as the CU film 2A.
It is a metal film with higher mechanical strength than that of .
つまり、Ｎｉ膜２Ｂは、Ｃｕ膜２Ａの膜厚を薄くし、こ
の薄くされた分Ｃｕ膜２Ａの機械的強度を補強するよう
に構成されている。Ｎ ｉ １７Ｉ２ Ｂは、例えば’
ＩＮＮメツキ法で堆積され、約２０［μｍ］程度の膜厚
で形成されている。なお、Ｎｉ膜２Ｂは、Ｎｉ−Ｆｅ合
金膜或はＮｉ−Ｃｏ合金膜のＮｉ合金膜、Ｃｏ膜又はＦ
ｅ膜に変えてもよい。In other words, the Ni film 2B is configured to reduce the thickness of the Cu film 2A and to reinforce the mechanical strength of the Cu film 2A by the reduced thickness. N i 17I2 B is, for example, '
It is deposited by the INN plating method and has a thickness of about 20 [μm]. Note that the Ni film 2B is a Ni-Fe alloy film or a Ni-Co alloy film, a Co film, or an F
It may be changed to e-membrane.
前記Ｓｎ膜２Ｃは導電性を有しかつ後述するバンブ電極
４とのボンダビリティを向上できる金属膜である。Ｓｎ
膜２Ｃは、例えば電解メツキ法で堆積され、約０．５〜
１．０［μｍ］程度の膜厚で形成されている。なお、Ｓ
ｎ膜２Ｃは、Ｓｎ−Ｐｂ（半田）膜又はＡｕ膜に変えて
もよい。The Sn film 2C is a metal film that has conductivity and can improve bondability with bump electrodes 4, which will be described later. Sn
The film 2C is deposited, for example, by electrolytic plating, and has a thickness of about 0.5 to
It is formed with a film thickness of about 1.0 [μm]. In addition, S
The n film 2C may be replaced by a Sn-Pb (solder) film or an Au film.
前記半導体ペレット３は可撓性フィルム１の半導体ペレ
ット搭載用開口ＩＡ内に配置されている。The semiconductor pellet 3 is arranged in the semiconductor pellet mounting opening IA of the flexible film 1.
半導体ペレット３は単結晶珪素で形成されている。The semiconductor pellet 3 is made of single crystal silicon.
この半導体ペレット３の図示しない外部端子（ポンディ
ングパッド）にはバンブ電極（突起電極）４を介在させ
てフィンガー配線２Ｆが電気的にかつ機械的に接続され
ている。半導体ペレット３の外部端子は例えばＡｕ膜か
Ａｆｉ合金膜で形成されており、この外部端子は下地金
属膜（バリア金属膜）を介在させてバンブ電［１４に接
続されている。下地金属膜は、図示しておらず又この構
造に限定されないが、例えばＴｉ膜上にＰｄ膜を積層し
た複合膜で形成されている。前記バンブ電極４は例えば
Ａｕ（又はＣｕ）で形成されている。A finger wiring 2F is electrically and mechanically connected to an unillustrated external terminal (ponding pad) of the semiconductor pellet 3 with a bump electrode (protruding electrode) 4 interposed therebetween. The external terminal of the semiconductor pellet 3 is formed of, for example, an Au film or an Afi alloy film, and is connected to the bump electrode [14] with a base metal film (barrier metal film) interposed therebetween. Although the base metal film is not shown and is not limited to this structure, it is formed, for example, of a composite film in which a Pd film is laminated on a Ti film. The bump electrode 4 is made of, for example, Au (or Cu).
前記半導体ペレット３の特に素子形成面（外部端子が配
列された側の表面）及びフィンガー配線２Ｆを含む部分
は樹脂５で封止されている。樹脂５は例えばエポキシ樹
脂を使用する。Particularly, the element forming surface (the surface on which external terminals are arranged) and the portion including the finger wiring 2F of the semiconductor pellet 3 are sealed with a resin 5. For example, epoxy resin is used as the resin 5.
次に、前述のテープキャリア構造を採用する半導体装置
の製造方法について、第２図乃至第６図（各製造工程毎
に示す要部断面図）を用いて簡単に説明する。Next, a method for manufacturing a semiconductor device employing the above-described tape carrier structure will be briefly described using FIGS. 2 to 6 (cross-sectional views of main parts shown for each manufacturing process).
まず、第２図に示すように、可撓性フィルムｌに半導体
ペレット搭載用開口ＩＡを形成する。半導体ペレット搭
載用開口ＩＡは例えば打抜き法で形成する。First, as shown in FIG. 2, an opening IA for mounting a semiconductor pellet is formed in the flexible film l. The semiconductor pellet mounting opening IA is formed, for example, by a punching method.
次に、第３図に示すように、可撓性フィルム１の表面に
Ｃｕ箔膜２Ｄを貼り付けるｅｃｕ箔膜２Ｄは例えばエポ
キシ系接着剤を介在させて可撓性フィルム１の表面に貼
り付ける。Next, as shown in FIG. 3, the Cu foil film 2D is pasted on the surface of the flexible film 1.The ecu foil film 2D is pasted on the surface of the flexible film 1 with an epoxy adhesive, for example. .
次に、第、４図に示すように、Ｃｕ箔膜２Ｄの表面上に
マスク６を形成すると共に、半導体ペレット搭載用開口
ＩＡ内に（露出するＣｕ箔膜２Ｄの裏面に）マスク７を
埋込む、マスク６、マスク７の夫々は、フォトレジスト
膜を塗布し、現像し、感光する。所謂フォトリソグラフ
ィ技術で形成されている。マスク６は配線（２）及びフ
ィンガー配線（２Ｆ）が形成される領域に形成されてい
る。Next, as shown in FIG. 4, a mask 6 is formed on the surface of the Cu foil film 2D, and a mask 7 is buried in the semiconductor pellet mounting opening IA (on the exposed back surface of the Cu foil film 2D). For each of the masks 6 and 7, a photoresist film is applied, developed, and exposed. It is formed using a so-called photolithography technique. The mask 6 is formed in a region where the wiring (2) and the finger wiring (2F) are to be formed.
次に、前記マスク６及びマスク７を用い、Ｃｕ箔膜２Ｄ
をエツチング加工し、Ｃｕ膜２Ａを形成する。このエツ
チング加工はウェットエツチングで行われている。Ｃｕ
ｆｉｔｌ１２Ｄは例えば５〜１０［μｍ］程度の薄い膜
厚で形成されているので、加工後のＣｕ膜２Ａのサイド
エツチング量は小さくすることができる。そして、第５
図に示すように、前記マスク６、マスク７の夫々を除去
する。Next, using the masks 6 and 7, the Cu foil film 2D is
is etched to form a Cu film 2A. This etching process is performed by wet etching. Cu
Since the fitl 12D is formed with a thin film thickness of, for example, about 5 to 10 [μm], the amount of side etching of the Cu film 2A after processing can be made small. And the fifth
As shown in the figure, each of the masks 6 and 7 is removed.
次に、前記Ｃｕ膜２Ａの所定の領域から通電し、電解メ
ツキ法によりＣｕ膜２Ａの表面にＮｉ膜２Ｂを堆積する
。この後、第６図に示すように、電解メツキ法によりＮ
ｉ膜２Ｂの表面にＳ ｎ ｗＡ２ Ｃを堆積する。この
工程により、可撓性フィルム１の表面上に配線２及びフ
ィンガー配線２Ｆを形成することができる。Next, electricity is applied from a predetermined region of the Cu film 2A to deposit the Ni film 2B on the surface of the Cu film 2A by electrolytic plating. After this, as shown in Figure 6, N
S n wA2 C is deposited on the surface of the i film 2B. Through this step, the wiring 2 and finger wiring 2F can be formed on the surface of the flexible film 1.
次に、前記可撓性フィルム１のフィンガー配線２Ｆにバ
ンプ電極４を介在させて外部端子を熱圧着することによ
り、可撓性フィルム１に半導体ペレット３を搭載するこ
とができる。この後、半導体ペレット３等を樹脂５で封
止することにより。Next, the semiconductor pellet 3 can be mounted on the flexible film 1 by thermocompression bonding an external terminal to the finger wiring 2F of the flexible film 1 with the bump electrode 4 interposed therebetween. After that, the semiconductor pellet 3 and the like are sealed with resin 5.
テープキャリア構造を採用する半導体装置は完成する。A semiconductor device employing a tape carrier structure is completed.
このように、テープキャリア構造を採用する半導体装置
において、少なくともフィンガー配線２Ｆをエツチング
で加工されたＣｕ膜（第１金属膜）２Ａ及びこのＣｕ膜
２Ａの表面上に形成されたそれに比べて機械的強度の高
いＮｉ膜（第２金属膜）２Ｂで構成する。この構成によ
り、前記フィンガー配線２Ｆを複数層で構成し、このう
ちのＣｕ膜２Ａの厚さを薄くしてそのサイドエツチング
量を低減し、Ｃｕ膜２人の加工精度を向上することがで
きるので、フィンガー配線２Ｆのパターン寸法（特に幅
寸法）を縮小し、半導体装置の多端子化を図ることがで
きると共に、フィンガー配線２ＦのＣｕ膜２ＡをＮｉ膜
２Ｂで補強することができるので、フィンガー配線２Ｆ
の損傷や破壊を低減し、半導体装置の械械的信頼性及び
電気的信頼性を向上することができる。In this way, in a semiconductor device employing a tape carrier structure, at least the finger wiring 2F is mechanically improved compared to the etched Cu film (first metal film) 2A and the one formed on the surface of the Cu film 2A. It is composed of a strong Ni film (second metal film) 2B. With this configuration, the finger wiring 2F is constructed of multiple layers, and the thickness of the Cu film 2A among these can be reduced to reduce the amount of side etching, thereby improving the processing accuracy of the two Cu films. , it is possible to reduce the pattern dimensions (particularly the width dimension) of the finger wiring 2F and increase the number of terminals of the semiconductor device, and it is also possible to reinforce the Cu film 2A of the finger wiring 2F with the Ni film 2B. 2F
It is possible to reduce damage and destruction of semiconductor devices and improve mechanical reliability and electrical reliability of semiconductor devices.
また、前記テープキャリア構造を採用する半導体装置は
、フィンガー配線２ＡのＮｉ膜２Ｂの表面にＳｎ膜（第
３金属膜）２Ｃを形成することにより、半導体ペレット
３を搭載する際のボンダビリティを向上することができ
る。In addition, the semiconductor device adopting the tape carrier structure improves bondability when mounting the semiconductor pellet 3 by forming a Sn film (third metal film) 2C on the surface of the Ni film 2B of the finger wiring 2A. can do.
（実施例■）
本実施例■は、前記テープキャリア構造を採用する半導
体装置において、フィンガー配線の最上層を無電解メツ
キ法で形成した１本発明の第２実施例である。(Example 2) This example 2 is a second example of the present invention in which the uppermost layer of the finger wiring was formed by electroless plating in a semiconductor device employing the tape carrier structure.
本発明の実施例■であるテープキャリア構造を採用する
半導体装置を第７図（要部断面図）で示す。A semiconductor device employing a tape carrier structure according to Embodiment 2 of the present invention is shown in FIG. 7 (cross-sectional view of main parts).
本実施例Ｈのテープキャリア構造を採用する半導体装置
は、第７図に示すように、少なくともフィンガー配＄２
ＦをＣｕ膜２Ａの表面にＮｉ膜２Ｂ、Ｃｕ膜２Ｅ、Ｓｎ
膜２Ｃの夫々を順次積層した複合膜で形成しているａＣ
Ｕ膜２Ｅは電解メツキ法によりＮｉ膜２Ｂの表面上に例
えば１０［μｍ］程度の膜厚で堆積されている。Ｃｕ膜
２ＥはＳｎ膜２Ｃを無電解メツキ法（化学メツキ法）で
堆積するために形成されている。As shown in FIG. 7, a semiconductor device employing the tape carrier structure of Example H has at least a finger arrangement of
F on the surface of the Cu film 2A, Ni film 2B, Cu film 2E, Sn
aC formed from a composite film in which each of the films 2C is sequentially laminated.
The U film 2E is deposited on the surface of the Ni film 2B to a thickness of, for example, about 10 [μm] by electrolytic plating. The Cu film 2E is formed to deposit the Sn film 2C by electroless plating (chemical plating).
前記Ｃｕ膜２Ｅは、前述の実施例Ｉで説明した製造方法
において、第６図に示す工程のＮｉ膜２Ｂを形成した後
に引きつづき形成する。The Cu film 2E is formed following the formation of the Ni film 2B in the step shown in FIG. 6 in the manufacturing method described in Example I above.
電解メツキ法は電解メツキ時に配線２及びフィンガー配
線２Ｆに通電するパターン及び電解メツキ後に前記パタ
ーンを切断する工程が必要である。The electrolytic plating method requires a pattern for energizing the wiring 2 and the finger wiring 2F during electrolytic plating, and a step for cutting the pattern after electrolytic plating.
ところが、無電解メツキ法は、このようなパターンの設
計や切断工程を備える必要がないので、配線２及びフィ
ンガー配ｇ２Ｆ等のパターンの設計の自由度を向上する
ことができる。However, since the electroless plating method does not require such a pattern design or cutting process, it is possible to improve the degree of freedom in designing patterns such as the wiring 2 and the finger arrangement g2F.
（実施例■）
本実施例■は、前記テープキャリア構造を採用する半導
体装置において、フィンガー配線の一部の表面にＳｎ膜
を形成した、本発明の第３実施例である。(Example 2) This example 2 is a third example of the present invention in which a Sn film was formed on the surface of a part of the finger wiring in a semiconductor device employing the tape carrier structure.
本発明の実施例■であるテープキャリア構造を採用する
半導体装置を第８図（要部断面図）で示す。A semiconductor device employing a tape carrier structure, which is Embodiment 2 of the present invention, is shown in FIG. 8 (a cross-sectional view of main parts).
本実施例■のテープキャリア構造を採用する半導体装置
は、第８図に示すように、配、１２及びフィンガー配線
２ＦをＣｕ膜２Ａ及びその上部表面に形成されたＮｉ膜
２Ｂで構成し、少なくともフィンガー配線２ＦのＮｉ膜
２Ｂから露出するＣｕ１１ｉ２ＡにＳｎ膜２Ｃを形成し
ている。つまり、Ｓｎ膜２Ｃはフィンガー配線２Ｆの下
側のＣｕ膜２Ａの表面だけに形成されている。このフィ
ンガー配線２ＦのＳｎ膜２Ｃが形成された領域はバンプ
電極４が接続される領域である。As shown in FIG. 8, the semiconductor device employing the tape carrier structure of the present embodiment (2) has a wiring 12 and a finger wiring 2F composed of a Cu film 2A and a Ni film 2B formed on the upper surface thereof, and at least A Sn film 2C is formed on Cu11i2A exposed from the Ni film 2B of the finger wiring 2F. That is, the Sn film 2C is formed only on the surface of the Cu film 2A below the finger wiring 2F. The region of the finger wiring 2F where the Sn film 2C is formed is the region to which the bump electrode 4 is connected.
次に、本実施例■のテープキやリア構造を採用する半導
体装置の製造方法について、第９図乃至第１１図（各製
造工程毎に示す要部断面図）を用いて簡単に説明する。Next, a method for manufacturing a semiconductor device employing the tape cover and rear structure of the present embodiment (2) will be briefly explained using FIGS. 9 to 11 (cross-sectional views of main parts shown for each manufacturing process).
まず、前述の実施例■の第３図に示す工程のＣｕ箔膜２
Ｄを貼り付けた後に、第９図に示すように、マスク６、
マスタフの夫々を形成する。マスク６は配線（２）、フ
ィンガー配線（２Ｆ）の夫々の形成領域以外の領域にお
いてＣｕ箔膜２Ｄの表面上に形成されている。First, the Cu foil film 2 of the process shown in FIG.
After pasting D, as shown in FIG.
Form each of the mustafs. The mask 6 is formed on the surface of the Cu foil film 2D in areas other than the formation areas of the wiring (2) and the finger wiring (2F).
次に、第１０図に示すように、前記マスク６、マスク７
の夫々を用い、それらから露出するＣｕ箔膜２Ｄの表面
上にＮｉ膜２Ｂを堆積するＩＩＮＩ膜２Ｂは電解メツキ
法により堆積される。Next, as shown in FIG.
The IINI film 2B is deposited by the electrolytic plating method, using each of the Ni film 2B on the surface of the Cu foil film 2D exposed from the IINI film 2B.
次に、前記マスク６を除去し、Ｎｉ膜２Ｂをマスクとし
てＣｕ箔膜２Ｄをエツチングし、Ｃｕ膜２Ａを形成する
。この後、第１１図に示すように、マスク７を除去する
。Next, the mask 6 is removed, and the Cu foil film 2D is etched using the Ni film 2B as a mask to form a Cu film 2A. Thereafter, as shown in FIG. 11, the mask 7 is removed.
次に、前記第８図に示すように、フィンガー配線２Ｆの
露出するＣｕ膜２Ａの表面にＳｎ膜２Ｃを形成するａｓ
ｎ膜２Ｃは無電解メツキ法により堆積する。Next, as shown in FIG. 8, a Sn film 2C is formed on the exposed surface of the Cu film 2A of the finger wiring 2F.
The n film 2C is deposited by electroless plating.
本実施例■のテープキャリア構造を採用する半導体装置
は、フィンガー配線２Ｆのバンプ電′Ｆｉ４と共晶接合
を行う部分のみにＳｎ膜２Ｃを形成し、しかもＳｎ膜２
Ｃそのものは共晶（ＡｕＳｎ共品）後に存在しなくなる
ので、Ｓｎｎホイスカ象の発生を低減することができる
。In the semiconductor device adopting the tape carrier structure of this embodiment (2), the Sn film 2C is formed only in the portion of the finger wiring 2F that is to be eutectic bonded to the bump electrode 'Fi4.
Since C itself ceases to exist after the eutectic (AuSn co-product), the occurrence of Snn whisker phenomena can be reduced.
（実施例ＩＶ）
本実施例■は、前記テープキャリア構造を採用する半導
体装置において、Ｓｎボイス力の影響をより低減した、
本発明の第４実施例である。(Example IV) In this example (2), in a semiconductor device employing the tape carrier structure, the influence of Sn voice force is further reduced.
This is a fourth embodiment of the present invention.
本発明の実施例■であるテープキャリア構造を採用する
半導体装置を第１２図（要部断面図）で示す。A semiconductor device employing a tape carrier structure, which is Embodiment 2 of the present invention, is shown in FIG. 12 (a cross-sectional view of main parts).
本実施例■のテープキャリア構造を採用する半導体装置
は、第１２図に示すように、配Ｒ１Ａ２及びフィンガー
配線２ＦをＣｕ膜２Ａ及びその上部表面に形成されたＮ
ｉ膜２Ｂで構成し、少なくともフィンガー配線２ＦのＮ
ｉ膜２Ｂ上にＡｕ膜２Ｃを形成している。Ａｕ膜２Ｃは
例えば電解メツキ法により１〜３［μｍ］程度の膜厚で
形成されている。As shown in FIG. 12, the semiconductor device employing the tape carrier structure of this embodiment
i film 2B, at least the N of the finger wiring 2F
An Au film 2C is formed on the i film 2B. The Au film 2C is formed, for example, by electrolytic plating to have a thickness of about 1 to 3 [μm].
このＡｕ膜２Ｃは、前記実施例■の第１０図に示す工程
のＮｉ膜２Ｂを形成した後、このＮｉ膜２Ｂ上に引きつ
づき堆積させる。Ｃｕ膜２Ａは主にＡｕ膜２Ｃをマスク
としてエツチング加工される。This Au film 2C is successively deposited on the Ni film 2B after the formation of the Ni film 2B in the process shown in FIG. 10 of Example 2. The Cu film 2A is mainly etched using the Au film 2C as a mask.
また、半導体ペレット３はフィンガー配線２ＦのＡｕ膜
２Ｃが形成された上鍔にバンプ電極４を介在して接続さ
れる。Further, the semiconductor pellet 3 is connected to the upper flange of the finger wiring 2F on which the Au film 2C is formed, with a bump electrode 4 interposed therebetween.
本実施例■のテープキャリア構造を採用する半導体装置
は、ボンダビリティを向上するＳｎ膜２Ｃに変えてＡｕ
膜２Ｃを使用したので、Ｓｎホイスカの影響を低減する
ことができる。The semiconductor device that adopts the tape carrier structure of this example
Since the film 2C was used, the influence of Sn whiskers can be reduced.
以上１本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。The invention made by the present inventor has been specifically explained above based on the above embodiments, but the present invention is not limited to the above embodiments, and can be modified in various ways without departing from the gist thereof. Of course.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
テープキャリア構造を採用する半導体装置において、多
端子化を図ることができると共に、電気的信頼性及び機
械的信頼性を向上することができる。In a semiconductor device employing a tape carrier structure, it is possible to increase the number of terminals and improve electrical reliability and mechanical reliability.
第１図は、本発明の実施例夏であるテープキャリア構造
を採用する半導体装置の概略構成を示す断面図、
第２図乃至第６図は、前記半導体装置を各製造工程毎に
示す要部断面図。
第７図は、本発明の実施例■であるテープキャリア構造
を採用する半導体装置の要部断面図。
第８図は１本発明の実施例■であるテープキャリア構造
を採用する半導体装置の要部断面図、第９図乃至第１１
図は、前記半導体装置を各製造工程毎に示す要部断面図
。
第１２図は１本発明の実施例■であるテープキャリア構
造を採用する半導体装置の要部断面図である。
図中、１・・・可撓性フィルム、ＩＡ・・・半導体ペレ
ット搭載用開口、２・・・配線、２Ａ・・・Ｃｕ膜、２
Ｂ・・・Ｎｉ膜、２Ｃ・・・Ｓｎ膜又はＡｕ膜、２Ｄ・
・・Ｃｕ箔膜、２Ｅ・・・Ｃｕ膜、２Ｆ・・・フィンガ
ー配線、３・・・半導体ペレット、４・・・バンプ電極
、５・・・樹脂である。FIG. 1 is a sectional view showing a schematic configuration of a semiconductor device employing a tape carrier structure according to an embodiment of the present invention, and FIGS. 2 to 6 are main parts showing each manufacturing process of the semiconductor device. Cross-sectional view. FIG. 7 is a sectional view of a main part of a semiconductor device employing a tape carrier structure according to Embodiment 2 of the present invention. FIG. 8 is a sectional view of a main part of a semiconductor device employing a tape carrier structure which is an embodiment (1) of the present invention, and FIGS.
The figure is a sectional view of a main part of the semiconductor device showing each manufacturing process. FIG. 12 is a sectional view of a main part of a semiconductor device employing a tape carrier structure, which is Embodiment 2 of the present invention. In the figure, 1... Flexible film, IA... Opening for semiconductor pellet mounting, 2... Wiring, 2A... Cu film, 2
B...Ni film, 2C...Sn film or Au film, 2D...
...Cu foil film, 2E...Cu film, 2F... finger wiring, 3... semiconductor pellet, 4... bump electrode, 5... resin.
Claims (1)
前記可撓性フィルムの半導体ペレット搭載用開口内に突
出させるテープキャリア構造の半導体装置において、少
なくとも、前記半導体ペレット搭載用開口内に突出させ
る配線の一部を、エッチングで加工された第１金属膜及
びこの第１金属膜の表面上に形成された第１金属膜に比
べて機械的強度の高い第２金属膜で構成したことを特徴
とする半導体装置。 ２、前記配線の一部の第１金属膜はＣｕ膜、Ｃｕ合金膜
等で形成され、前記第２金属膜はＮｉ膜、Ｎｉ合金膜、
Ｃｏ膜、Ｆｅ膜等で形成されていることを特徴とする請
求項１に記載の半導体装置。 ３、前記配線の一部の第２金属膜の表面にはＳｎ膜、Ｓ
ｎ−Ｐｂ合金膜、Ａｕ膜等の第３金属膜が形成されてい
ることを特徴とする請求項１又は請求項２に記載の半導
体装置。[Scope of Claims] 1. A semiconductor device having a tape carrier structure in which a part of wiring formed on the surface of a flexible film projects into an opening for mounting a semiconductor pellet in the flexible film, which includes at least the A part of the wiring protruding into the opening for mounting a semiconductor pellet is formed using a first metal film processed by etching and a first metal film having higher mechanical strength than the first metal film formed on the surface of the first metal film. A semiconductor device comprising two metal films. 2. The first metal film in a part of the wiring is formed of a Cu film, a Cu alloy film, etc., and the second metal film is formed of a Ni film, a Ni alloy film, or the like.
2. The semiconductor device according to claim 1, wherein the semiconductor device is formed of a Co film, an Fe film, or the like. 3. Sn film, S
3. The semiconductor device according to claim 1, further comprising a third metal film such as an n-Pb alloy film or an Au film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32128988A JPH02164053A (en) | 1988-12-19 | 1988-12-19 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32128988A JPH02164053A (en) | 1988-12-19 | 1988-12-19 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02164053A true JPH02164053A (en) | 1990-06-25 |
Family
ID=18130906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32128988A Pending JPH02164053A (en) | 1988-12-19 | 1988-12-19 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02164053A (en) |
-
1988
- 1988-12-19 JP JP32128988A patent/JPH02164053A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7928574B2 (en) | Semiconductor package having buss-less substrate | |
| KR100800251B1 (en) | Electronic device substrate and its fabrication method, and electronic device and its fabrication method | |
| JP4618941B2 (en) | Semiconductor device | |
| JPWO2007061112A1 (en) | Circuit member, method of manufacturing circuit member, and semiconductor device including circuit member | |
| JP2002289739A (en) | Resin sealed type semiconductor device, and circuit member for semiconductor device and its manufacturing method | |
| KR100551576B1 (en) | Semiconductor device and method of producing the same | |
| JP3003624B2 (en) | Semiconductor device | |
| US20020086514A1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| US7226814B2 (en) | Semiconductor package device and method for fabricating the same | |
| WO2007148782A1 (en) | Resin-sealed semiconductor device, method for manufacturing the same, base for semiconductor device, and multilayer resin-sealed semiconductor device | |
| KR100679470B1 (en) | Lead frame and production method thereof, and semiconductor device and fabrication method thereof | |
| JP2005286057A (en) | Circuit device and its manufacturing method | |
| JPH1092865A (en) | Semiconductor device and its manufacture | |
| US20030045084A1 (en) | Method of production of semiconductor module | |
| JPH02164053A (en) | Semiconductor device | |
| JP7145414B2 (en) | Lead frame and its manufacturing method, and semiconductor device and its manufacturing method | |
| JP5609911B2 (en) | Resin-sealed semiconductor device and circuit member for semiconductor device | |
| JP2000332146A (en) | Resin-sealed semiconductor device, circuit material usable therefor and manufacture thereof | |
| JPH061789B2 (en) | Film carrier for semiconductor device | |
| JPH07221101A (en) | Formation of bump electrode on semiconductor wafer | |
| JP5218606B2 (en) | Manufacturing method of circuit member for semiconductor device and manufacturing method of resin-encapsulated semiconductor device using the same | |
| JPS62199022A (en) | Mounting means of semiconductor device | |
| JPH04102341A (en) | Manufacture of tab tape | |
| JP2877122B2 (en) | Semiconductor device and lead frame | |
| JPH05129514A (en) | Lead frame and manufacture thereof |