JPH0216075A - Abnormality detection circuit - Google Patents

Abnormality detection circuit

Info

Publication number
JPH0216075A
JPH0216075A JP63165808A JP16580888A JPH0216075A JP H0216075 A JPH0216075 A JP H0216075A JP 63165808 A JP63165808 A JP 63165808A JP 16580888 A JP16580888 A JP 16580888A JP H0216075 A JPH0216075 A JP H0216075A
Authority
JP
Japan
Prior art keywords
abnormality
clock pulse
clock
circuit
remote signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63165808A
Other languages
Japanese (ja)
Inventor
Shigeki Shimizu
茂樹 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63165808A priority Critical patent/JPH0216075A/en
Publication of JPH0216075A publication Critical patent/JPH0216075A/en
Pending legal-status Critical Current

Links

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

PURPOSE:To ensure the detection of a clock pulse abnormality to inhibit the malfunction in outputting a power source remote signal by mounting a clock abnormality detection means for inputted a clock pulse therein to detect the abnormality and a control means for turning a power source remote signal OFF according to the output from the detection means. CONSTITUTION:In an abnormality detection circuit for detecting the abnormality of a motor or the like used for traveling a head pin or a carridge in a wire dot printer, a one-shot multivibrator 28 is used as a clock abnormality detection means. If the occurrence of abnormality in the clock pulse outputted from a clock pulse generation means 21 eliminates the waveform of the clock pulse, after a one-shot time constant elapses thereafter the output of the one-shot multivibrator 28 is reduced to make an AND circuit 27 stop the output of a power source remote signal. A counter 26 functions for detecting the abnormality caused by the failure and the like of a control circuit 22 or a transistor 23.

Description

【発明の詳細な説明】 〔概要〕 ワイヤドツトプリンタのヘッドビンあるいはキャリッジ
移動に使用されているモータ等に備えられている異常検
出回路に関し、 クロックパルスの停止を検出して電源リモート信号をO
FFにすることができるようにすることを目的とし、 制御回路およびカウンタにクロックパルスを出力するク
ロックパルス発生手段からクロックパルスを入力してク
ロックパルスの異常を検出するクロック異常検出手段と
、該クロック異常検出手段の出力により電源リモート信
号をOFFにする電源リモート信号制御手段を備えたも
のである。
[Detailed Description of the Invention] [Summary] Regarding the abnormality detection circuit provided in the head bin of a wire dot printer or the motor used to move the carriage, the circuit detects the stoppage of clock pulses and turns the power supply remote signal to ON.
The clock abnormality detection means detects an abnormality in the clock pulse by inputting the clock pulse from the clock pulse generation means that outputs the clock pulse to the control circuit and the counter; The apparatus is equipped with power remote signal control means for turning off the power remote signal in accordance with the output of the abnormality detection means.

(産業上の利用分野) 本発明は、ワイヤドツトプリンタのヘッドビンあるいは
キャリッジ移動に使用されているモータ等に備えられて
いる異常検出回路に関する。
(Industrial Application Field) The present invention relates to an abnormality detection circuit provided in a motor used for moving a head bin or a carriage of a wire dot printer.

〔従来の技術〕[Conventional technology]

従来の異常検出回路では、負荷に電流が流れていること
を検出する回路と、その出力が正常な場合よりも長く続
いたことを検出する回路から成り立っている。
A conventional abnormality detection circuit consists of a circuit that detects that current is flowing through a load, and a circuit that detects that the output continues longer than in a normal case.

例えば、第4図で示すように、パルス発生器1からクロ
ックパルスを入力する制御回路2をトランジスタ3のベ
ースB側に接続させ、そのエミッタE側を接地させ、そ
のコレクタC側をコイル4に接続している。コイル4の
端部はそれぞれ並列に通電検出回路5に接続し、コイル
4のトランジスタ接続側と反対側の端部に電源入力ライ
ン6を接続している。通電検出回路5の出力側にパルス
発生器1からクロックパルスを入力し、通電検出結果を
入力するカウンタ7を接続し、そのカランタフの出力側
をAND回路8の入力側に接続し、AND回路8の出力
側を電源リモート信号出力ライン9zを介して、電源1
0側に接続する。
For example, as shown in FIG. 4, a control circuit 2 that inputs clock pulses from a pulse generator 1 is connected to the base B side of a transistor 3, its emitter E side is grounded, and its collector C side is connected to a coil 4. Connected. The ends of the coils 4 are each connected in parallel to an energization detection circuit 5, and the end of the coil 4 on the side opposite to the transistor connection side is connected to a power input line 6. A clock pulse is input from the pulse generator 1 to the output side of the energization detection circuit 5, and a counter 7 for inputting the energization detection result is connected, and the output side of the counter 7 is connected to the input side of the AND circuit 8. Connect the output side of the power supply 1 to the power supply 1 via the power supply remote signal output line 9z.
Connect to the 0 side.

この回路では、コイル4の電源側とトランジスタ側の各
端子間における電位差を検出し、それをカウンタ7のた
めにTTL ()ランジスタトランジスタロジック)レ
ベルに変換して出力する。
This circuit detects the potential difference between each terminal on the power supply side and the transistor side of the coil 4, converts it to a TTL (transistor transistor logic) level for the counter 7, and outputs it.

カウンタ7では、正常な通電時間よりも長く通電されて
いるか監視する。
The counter 7 monitors whether the power is being energized for longer than the normal energization time.

この監視により、制御回路2またはトランジスタ3の破
壊に対しては異常を検出でき、電源リモート信号をOF
Fにすることができる。
Through this monitoring, an abnormality can be detected in case of destruction of the control circuit 2 or transistor 3, and the power supply remote signal can be turned off.
It can be F.

(発明が解決しようとする課題) 上記従来の異常検出回路では、制御回路2あるいはカウ
ンタ7に入力されるクロックパルスが停止した場合には
、制御回路2が誤動作を起したり、トランジスタ3がO
Nになりっばなしになっていても、カウンタ7では通電
時間を計測できないために異常検出できないので、電源
リモート信号をOFFにすることができず、最悪の場合
には負荷を焼損させてしまうという問題点があった。
(Problems to be Solved by the Invention) In the conventional abnormality detection circuit described above, when the clock pulse input to the control circuit 2 or the counter 7 stops, the control circuit 2 may malfunction or the transistor 3 may turn off.
Even if it becomes N, the counter 7 cannot measure the energization time and cannot detect an abnormality, so the power supply remote signal cannot be turned OFF, and in the worst case, the load will burn out. There was a problem.

本発明は、上記問題点に鑑みて成されたものであり、そ
の解決を目的として設定される技術的課題は、クロック
パルスの停止を検出して電源リモート信号をOFFにす
ることができるようにした、異常検出回路を提供するこ
とにある。
The present invention has been made in view of the above problems, and the technical problem set to solve the problem is to detect the stop of the clock pulse and turn off the power remote signal. An object of the present invention is to provide an abnormality detection circuit that provides a

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、上記課題を解決するための具体的な手段とし
て、異常検出回路を構成するにあたり、第1図に示すよ
うに、クロックパルス発生手段11からクロックパルス
を入力する制御回路12と、制御回路12をベースB側
に接続しエミッタE側をグラウンドGに接続するトラン
ジスタ13と、トランジスタ13のコレクタC側と電源
10との間に接続するコイル14と、コイル14の両端
部と接続するとともに、グラウンドGにvc続する通電
検出回路15と、通電検出回路15の出力を入力すると
ともにクロックパルス発生手段11からクロックパルス
を入力するカウンタ16と、カウンタ16の出力を入力
して制御回路12あるいはトランジスタ13の異常を検
出した場合に電源リモート信号を出さないようにするA
ND回路17と、制御回路12およびカウンタ16にク
ロックパルスを出力するクロックパルス発生手段11か
らクロックパルスを入力してクロックパルスの異常を検
出するクロック異常検出手段18と、該クロック異常検
出手段18の出力により電源リモート信号をOFFにす
る電源リモート信号制御手段19とを備えたものである
As a specific means for solving the above problems, the present invention provides a control circuit 12 for inputting clock pulses from a clock pulse generation means 11, and a control circuit 12 for configuring an abnormality detection circuit, as shown in FIG. A transistor 13 which connects the circuit 12 to the base B side and connects the emitter E side to the ground G, a coil 14 which is connected between the collector C side of the transistor 13 and the power supply 10, and which is connected to both ends of the coil 14. , a energization detection circuit 15 connected to the ground G by VC, a counter 16 to which the output of the energization detection circuit 15 is input and a clock pulse from the clock pulse generation means 11, and a control circuit 12 or A: Preventing the power supply remote signal from being output when an abnormality in the transistor 13 is detected
an ND circuit 17; a clock abnormality detection means 18 that receives clock pulses from the clock pulse generation means 11 which outputs clock pulses to the control circuit 12 and the counter 16 and detects an abnormality in the clock pulses; It is equipped with a power remote signal control means 19 that turns off the power remote signal by outputting it.

(作用) 本発明は上記構成により、クロックパルス発生手段11
から出力されるべきクロックパルスが停止する等の異常
が発生した場合には、クロック異常検出手段18がその
異常を検出し、電源リモート信号制御手段19により電
源リモート信号を強制的にOFFにして、誤動作を防止
させる。
(Function) With the above configuration, the present invention has the clock pulse generating means 11
When an abnormality occurs such as the clock pulses to be output from the clock stop, the clock abnormality detection means 18 detects the abnormality, and the power remote signal control means 19 forcibly turns off the power remote signal. Prevent malfunction.

(実施例) 以下、本発明の実施例としてクロック異常検出手段とし
てワンショットマルチバイブレータを、電源リモート信
号制御手段としてAND回路を用いた場合について図示
説明する。
(Embodiment) Hereinafter, as an embodiment of the present invention, a case where a one-shot multivibrator is used as the clock abnormality detection means and an AND circuit is used as the power supply remote signal control means will be illustrated and explained.

第2図に示すように、クロックパルス発生手段21から
クロックパルスを入力する制御回路22と、制御回路2
2をベースB側に接続しグラウンドGをエミッタE側に
接続するトランジスタ23と、トランジスタ23のコレ
クタC側と電源10との間に接続するコイル24と、コ
イル24の両端部と接続するとともに、グラウンドGに
接続する通電検出回路25と、通電検出回路25の出力
を入力するとともにクロックパルス発生手段21からク
ロックパルスを入力するカウンタ26と、カウンタ26
の出力を入力して制御回路22あるいはトランジスタ2
3の異常を検出した場合に電源リモート信号を出さない
ようにするAND回路27と、制御回路22およびカウ
ンタ26にクロックパルスを出力するクロックパルス発
生手段21からクロックパルスを入力してクロックパル
スの異常を検出するクロック異常検出手段としてのリト
リガラブルなワンショットマルチバイブレータ28と、
そのワンショットマルチバイブレータ28の出力側をA
ND回路27の入力側に接続して、AND回路27を電
源リモート信号制御手段として兼用するとともに、クロ
ックパルスの異常を検出した場合に電源リモート信号を
OFFにすることができるようにする。
As shown in FIG. 2, a control circuit 22 receives clock pulses from a clock pulse generating means 21,
2 connected to the base B side and the ground G connected to the emitter E side, a coil 24 connected between the collector C side of the transistor 23 and the power supply 10, and both ends of the coil 24 connected, An energization detection circuit 25 connected to ground G, a counter 26 to which the output of the energization detection circuit 25 is input and a clock pulse from the clock pulse generation means 21 is input;
control circuit 22 or transistor 2 by inputting the output of
Clock pulses are input from the AND circuit 27 which prevents the power supply remote signal from being output when an abnormality in step 3 is detected, and the clock pulse generating means 21 which outputs clock pulses to the control circuit 22 and the counter 26. a retriggerable one-shot multivibrator 28 as a clock abnormality detection means for detecting;
The output side of the one-shot multivibrator 28 is A
It is connected to the input side of the ND circuit 27 so that the AND circuit 27 can also be used as power remote signal control means and can turn off the power remote signal when an abnormality in the clock pulse is detected.

通電検出回路25は、トランジスタ23のコレクタC側
とコイル24との接続点に抵抗31を介してトランジス
タ32のベースB側を接続し、コイル24の電源側接続
点にトランジスタ32のエミッタEを接続し、トランジ
スタ32のコレクタC側を抵抗33とツェナーダイオー
ド34を直列に仲介させてグラウンドGに接続させる。
The energization detection circuit 25 connects the base B side of the transistor 32 to the connection point between the collector C side of the transistor 23 and the coil 24 via the resistor 31, and connects the emitter E of the transistor 32 to the connection point on the power supply side of the coil 24. The collector C side of the transistor 32 is connected to the ground G through a resistor 33 and a Zener diode 34 in series.

この抵抗33とツェナーダイオード34との接続点にカ
ウンタ26の入力側を接続させる。
The input side of the counter 26 is connected to the connection point between the resistor 33 and the Zener diode 34.

AND回路27の入力側には、カウンタ26の出力と、
ワンショットマルチバイブレータ28の出力と、制御ラ
イン29から制御信号を入力させる制御ライン29を接
続させる。
On the input side of the AND circuit 27, the output of the counter 26 and
The output of the one-shot multivibrator 28 is connected to a control line 29 through which a control signal is input.

このように構成した実施例を用いると、クロックパルス
発生手段21から出力されるクロックパルスに異常が生
じた場合には、第3図に示すように、クロックパルスの
波形が消えてから、ワンショット時定数で定められた時
間の経過後にワンショットマルチバイブレータ28の出
力が落ちて、AND回路27の出力、すなわち電源リモ
ート信号が出なくなる。
Using the embodiment configured in this way, if an abnormality occurs in the clock pulse output from the clock pulse generating means 21, the one-shot After the time determined by the time constant has elapsed, the output of the one-shot multivibrator 28 drops, and the output of the AND circuit 27, ie, the power supply remote signal, ceases to be output.

このような実施例では、制御回路22あるいはトランジ
スタ23の破損等による異常検出に対してはカウンタ2
6が機能し、クロックパルス発生手段21に起因する異
常検出に対してはワンショットマルチバイブレータ28
が機能して、AND回路27を介して電源リモート信号
をOFFにすることができる。
In such an embodiment, when an abnormality is detected due to damage to the control circuit 22 or the transistor 23, the counter 2
6 functions, and the one-shot multivibrator 28 is activated for abnormality detection caused by the clock pulse generating means 21.
functions, and the power supply remote signal can be turned off via the AND circuit 27.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明では、制御回路12およびカウンタ
16に出力するクロックパルス発生手段11のクロック
パルスを入力して異常を検出するクロック異常検出手段
18と、そのクロック異常検出手段18の出力により電
源リモート信号をOFFにする電源リモート信号制御手
段19とを備えたことによって、確実にクロックパルス
の異常を検出して、制御回路12あるいはカウンタ16
の誤動作による無用な電源リモート信号の出力を阻止す
ることができ、確実に異常検出できる安価な回路が実現
できる。
As described above, the present invention includes a clock abnormality detecting means 18 which detects an abnormality by inputting the clock pulses of the clock pulse generating means 11 which are outputted to the control circuit 12 and the counter 16, and a power source using the output of the clock abnormality detecting means 18. By including the power supply remote signal control means 19 for turning off the remote signal, an abnormality in the clock pulse can be reliably detected and the control circuit 12 or counter 16
It is possible to prevent the output of unnecessary power supply remote signals due to malfunction of the system, and it is possible to realize an inexpensive circuit that can reliably detect abnormalities.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明による異常検出回路を示す構成図、 第2図は、実施例による異常検出回路を示す構成図、 第3図は、実施例におけるクロックパルスとワンショッ
トマルチバイブレータ出力とのタイミングチャート、 第4図は、従来の異常検出回路を示す構成図。 11・・・クロックパルス発生手段 12・・・制御回路 13・・・トランジスタ 14・・・コイル 15・・・通電検出回路 16・・・カウンタ 17・・・AND回路 18・・・クロック異常検出手段 19・・・電源リモート信号制御手段
FIG. 1 is a block diagram showing an abnormality detection circuit according to the present invention. FIG. 2 is a block diagram showing an abnormality detection circuit according to an embodiment. FIG. Timing Chart FIG. 4 is a configuration diagram showing a conventional abnormality detection circuit. 11... Clock pulse generation means 12... Control circuit 13... Transistor 14... Coil 15... Energization detection circuit 16... Counter 17... AND circuit 18... Clock abnormality detection means 19...Power supply remote signal control means

Claims (1)

【特許請求の範囲】 制御回路(12)およびカウンタ(16)にクロックパ
ルスを出力するクロックパルス発生手段(11)からク
ロックパルスを入力してクロックパルスの異常を検出す
るクロック異常検出手段(18)と、 該クロック異常検出手段(18)の出力により電源リモ
ート信号をOFFにする電源リモート信号制御手段(1
9)と を備えたことを特徴とする異常検出回路。
[Scope of Claims] Clock abnormality detection means (18) that detects abnormalities in clock pulses by inputting clock pulses from the clock pulse generation means (11) that outputs clock pulses to the control circuit (12) and the counter (16). and power remote signal control means (1) which turns off the power remote signal by the output of the clock abnormality detection means (18).
9) An abnormality detection circuit comprising:
JP63165808A 1988-07-05 1988-07-05 Abnormality detection circuit Pending JPH0216075A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63165808A JPH0216075A (en) 1988-07-05 1988-07-05 Abnormality detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63165808A JPH0216075A (en) 1988-07-05 1988-07-05 Abnormality detection circuit

Publications (1)

Publication Number Publication Date
JPH0216075A true JPH0216075A (en) 1990-01-19

Family

ID=15819389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63165808A Pending JPH0216075A (en) 1988-07-05 1988-07-05 Abnormality detection circuit

Country Status (1)

Country Link
JP (1) JPH0216075A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0412878A (en) * 1990-05-01 1992-01-17 Pfu Ltd Abnormal excitation preventive device in printer
US5897252A (en) * 1993-04-28 1999-04-27 Canon Kabushiki Kaisha Peripheral device control method and printing apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237965A (en) * 1987-03-27 1988-10-04 Nec Corp Protection circuit of thermal head

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237965A (en) * 1987-03-27 1988-10-04 Nec Corp Protection circuit of thermal head

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0412878A (en) * 1990-05-01 1992-01-17 Pfu Ltd Abnormal excitation preventive device in printer
US5897252A (en) * 1993-04-28 1999-04-27 Canon Kabushiki Kaisha Peripheral device control method and printing apparatus

Similar Documents

Publication Publication Date Title
JPH04286657A (en) Circuit for detecting abnormality of piezoelectric element
US4106820A (en) Circuit arrangement for periodically testing the operating reliability of an electronic antiskid control system
JPS59148999A (en) Apparatus for monitoring action of output converter of central controller/monitor for machining equipment
KR890013537A (en) Information handling and control system
KR880701029A (en) Electric circuit protection device and method
US6313741B1 (en) Fault detection circuit for sensors
JPH0216075A (en) Abnormality detection circuit
JPH11160116A (en) Trouble detection system using self-exciting sensor
WO1982001264A1 (en) Improvements in or relating to servomechanisms
JP3765134B2 (en) Instantaneous power failure detection device
JPS59104956A (en) Failure detecting apparatus in wire drive circuit of dot printer
JPH0328009B2 (en)
SU1730647A1 (en) Printing device
JPS6247092Y2 (en)
JPH02116556A (en) Solenoid driving device
JP2970077B2 (en) Fault diagnosis circuit for current-carrying equipment
JP3352532B2 (en) Energization detection device for switching power supply
JPH0143650Y2 (en)
US4772140A (en) Print head drive system with trouble detector
JP3189322B2 (en) Electronic control unit
JPH09214309A (en) Fault detecting method for switching device
JPH0329866Y2 (en)
JP3296122B2 (en) Short circuit detection method
EP0137673A1 (en) Motion sensor
JP2507755B2 (en) Heater de-energizing circuit for temperature controller