JPH02159928A - 電話保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電圧及び／又は電流過負荷か・ら感知装置を
保護するための回路に関し、そしてさらに具体的には、
そのような過負荷が電話加入者回線インターフェース回
路（ＳＬＩＣ）に損傷を与えることを防止するための保
護回路に関する。

本発明を要約すれば、チップ又はリング線において電圧
又は電流過負荷から感知電話装置を保護するための回路
が、回線において直列に位置付けられた抵抗器と、抵抗
器の両端の電圧差によってトリガーされるトライアック
とを含む。一対の高速ダイオードが、接地と装置の電圧
供給の間の点において、回線における電圧を瞬時にクラ
ンプするために、電話装置に隣接した回線に位置する。

電圧の瞬時のクランプは、トライアックをトリガーする
抵抗器の両端に電圧差を生成する。高速ダイオードは、
トライアックが接地へ電流を分路することを開始する十
分な時間、電流を通過させる。

保護回路の強化形式は、ダイオードの高速対と並列に延
び、かつ、高速ダイオードの対とトライアックの間の回
線に位置付けられたダイオードの第２対を含む。ダイオ
ードの第２対の包含は、回路が、より低速のターンオン
時間と、より高位のオン電圧により、トライアックを使
用することを許容する。

従来の技術及び発明が解決しようとする問題点電話網に
おける５ＬＩＣは、電光又は電力関連障害によって生成
された電圧又は電流サージからの保護を必要とする。電
光障害は、電話ケーブルへの直接又は間接の打撃による
か、又は打撃から近くの大地構造への大地電位上昇（Ｇ
ＰＲ）による。ＧＰＲは、電話中央局において電圧サー
ジを引き起こす。電力関連障害は、一般に、送電線交差
と、過度の誘導交流を生ずる相非平衡による。

過電圧保護の第ルベルは、通常、外部ケーブルが建物に
侵入する点において提供される。第ルベルの保護を通過
することができる電圧は、一般に、１０００ポルト（ピ
ーク対ピーク）を超過してはならないように指定される
。しかし、１Ｏ００ポルトは、通常、５ＬＩＣにおける
集積回路（ＩＣ）が取り扱うことができる電圧よりも高
い。

５ＬＩＣにおけるＩＣは、より精巧かつ感知的になる時
、５ＬＩＣにおける高性能装置のために、より優れた保
護回路が必要とされる。また、保護回路は、総ての共通
障害条件の下で５ＬＩＣに完全な保護を提供するが、５
ＬＩＣの正常動作に干渉しないことが、望ましい。

５ＬＩＣに関して発生する過電圧問題の第２の形式は、
回線回路のグループへの同時サージである。そのような
サージ中、共通大地帰路電流が、バッテリ・レールにお
いて過度の電圧降下を引き起こす。この過電圧は、回線
回路におけるバッテリ電圧よ２りも１００ポルトを超過
し、そして５ＬＩＣにおけるＩＣの総ての障害に結果す
る。

多数の保護配置が提案された。例えば、米国特許第４．
６６１，９７９号において、トランソーブ（ｔｒａｎｓ
ｏｒｂ）が、正電流を大地に導き、かつツェナー・モー
ドにおいて負過電圧エネルギーを吸収するために使用さ
れる。そのような装置は、短い持続時間の電光パルスに
対して受容されるが、例えば、ｌサイクル６０Ｈｚの長
い持続時間の電力関連障害に対して受容されない。トラ
ンソーブの別の不都合は、装置の動的クランプ比である
。トランソーブが故障し始め、そしてサージ電流が増大
し始めると、トランソーブのクランプ電圧は、サージ電
流の関数として増大する。結果として、ピーク・クラン
プ電圧は、トランソーブの初期破壊電圧よりも、３０パ
ーセント大きな次元となる。そのような瞬時なサージは
、ＩＣの即時の破壊を引き起こさないが、それにも拘わ
らず劣化に結果する。

別の保護配置は、固体回路のＩ　ＥＥＥジャーナル、第
５Ｃ−２１巻、１９８６年１２月、ページ９４７−９５
５、に記載される。その文献に記載された保護配置にお
いて、加入者回線のチップ及びリング線の各々は、シリ
コン制御整流素子（ＳＣＲ）によって防護される。各Ｓ
ＣＨのゲートは、それぞれのダイオードを通して負バッ
テリ電圧と、それぞれの抵抗器を通してチップ又はリン
グ線に結合される。チップ又はリング線のいづれかが、
負電圧サージを収容するならば、電流は、それぞれのダ
イオードと抵抗器を通過し始める。それぞれの抵抗器に
よる電圧降下は、関連ＳＣＲをオンにするために十分で
ある。さらにダイオードが、正電流を大地に導くために
、チップ及びリング線の各々に結合される。

記載された回路に対して多数の不都合がある。

０．６乃至１．０ボルトの一般電圧降下を有するシリコ
ン・ダイオードの使用を仮定すると、それぞれのＳＣＲ
がオンになる前に、バッテリ電圧よりも約１．８ボルト
低い電圧が、チップ又はリング線において必要とされる
。ダイオード構造に関連したダイオード・ターンオン時
間とサージ電流値は、高速過渡現象中、順方向電圧降下
に相当な効果を有する。これらの因子は、容易に、（ｌ
Ｎ４００１タイプの如く）一般ダイオードにおいて、１
０ポルト以上のピーク電圧に変換される。それぞれのＳ
ＣＲが完全にオンになる前に、ＳＬＩＣは、正常動作範
囲よりも数ｌＯボルト超過にさらされる。記載された回
路はまた、特別なＳＣＲを必要とし、５ＬＩＣが短絡回
路条件の下で送り出す電流よりも高い保持電流を有する
。また、このカスタムＳＣＲは、公衆電話応用分野にお
いて一般に使用された回路形式の、正バッテリ供給回路
における使用を許容するために十分に柔軟ではない。記
載された回路の別の不都合は、上記の如く、回線回路の
グループへの同時サージ中、大きな大地帰路電流による
過度電圧降下を解決しないことである。

問題点を解決するための手段 従って、５ＬＩＣに対して改良された保護配置を提供す
ることが、本発明の目的である。

発明の故障保護回路の１つの形式は、抵抗要素と、電圧
クランプ手段と、トライアック手段とを使用する。抵抗
要素の一方の端部は、保護されるインターフェース回路
に結合され、そして他方の端部は、回線に結合される。

抵抗要素の一方の端部は、第１電圧と第２電圧の間の電
圧に電圧クランプ手段によってクランプされ、第１電圧
は、第２電圧よりも高電位にある。２つの電圧は、通常
、インターフェース回路の２つの供給電圧である。

トライアック手段のゲートと第１端子は、各々、抵抗要
素のそれぞれの異なる端部に結合され、トライアック手
段の第２端子は、第２電圧に結合される。電圧クランプ
手段は、十分に高速であり、サージがインターフェース
回路に悪影響を及ぼす前に、抵抗要素を通って伝搬する
サージを第１又は第２電圧のいづれかにクランプするた
めに作用する。トライアック手段は、十分に高速であり
、サージが電圧クランプ手段に悪影響を及ぼす前に、サ
ージを分路するために、抵抗要素を通ったサージの通過
によって生成された電圧差が、トライアック手段を導通
状態に置く如く作用する。

電圧クランプ手段は、一対の高速ダイオードである。ダ
イオードの一方は、抵抗要素の一方の端部と第１電圧と
の間に延びる。他方のダイオードは、抵抗要素の一方の
端部と第２電圧との間に延びる。トライアック手段は、
ゲートが抵抗要素の一方の端部に結合され、そして第１
端子が他方の端部に結合された構造である。故障保護回
路はまた、前述の抵抗要素と直列に延び、かつ回線電流
を制限するために使用された付加的な抵抗要素を具備す
る。付加的な抵抗要素は、二線式電話線路加入者回線の
チップ及びリング線において常に必要とされるが、本発
明の保護回路から分離されるか、又はそのような回路に
包含されるか、いづれかである。

発明の故障保護回路の一層の形式は、電圧クランプのた
めの一対の高速ダイオードと共に、一対の第２ダイオー
ドを使用する。第２ダイオードの対の各々は、高速ダイ
オードの対のそれぞれと並列に延びる。第２ダイオード
の対は、高速ダイオードの対よりも、より低速のターン
オン時間を有し、そして回路におけるそれらの包含は、
より低速なターンオン時間を有するトライアック構造の
使用を許容する。高速ダイオードの対は、発明の第１形
式におけるものに類似した急速なりランプ効果を生成す
る。しかし、ダイオードの第２対は、発明の第１形式に
おけるよりも、より低速に反応するトライアック構造を
補償する。ダイオードの第２対は、高速ダイオードの対
よりも、より低速の反応時間を有するが、それらは、発
明のこの形式において使用されたサイリスタ構造よりも
、より高速の反応時間を有する。第２ダイオードの対は
、サージが高速ダイオードに悪影響を及ぼす前に、第１
抵抗要素を通って伝搬するサージを第１又は第２電圧の
いづれかにクランプする如く、十分に高速に作用しなけ
ればならない。発明のこの形式におけるトライアック構
造は、サージがダイオードの第２対に悪影響を及ぼす前
に、サージを分路するために、第１抵抗要素の両端のサ
ージによって生成された電圧差が、トライアック構造を
導通状態に置く如く、十分に高速に作用する必要がある
。故障保護回路の一層の形式は、第２抵抗要素を使用し
、その要素の第１端部は、インターフェース回路に結合
され、そして第２端部は、第１抵抗要素に結合される。

高速ダイオードの対は、Ｍ２抵抗要素の第１端部に結合
され、そして第２ダイオードの対は、要素の第２端部に
結合される。

故障保護回路のこの一層の形式はまた、前述の如く、回
線電流をＭ＠するための付加的な抵抗要素を含む。

を速ダイオードの各々は、約４ナノ秒の代表順方向回復
時間を有し、そしてダイオードの第２対の各々は、約１
マイクロ秒の代表順方向回復時間を有する。トライアッ
ク構造は、約５ミリアンペアの代表保持電流とゲート・
トリガー電流を有する。発明の第１形式において使用さ
れた抵抗要素と、発明の第２形式において使用された抵
抗要素の対は、各々、約３オームの抵抗を有する。回線
電流を制限するための付加的な抵抗要素は、約５０乃至
２００オームの抵抗を有する。

第１及び第２電圧は、通常、インターフェース回路によ
って必要とされた供給電圧であり、５ＬＩＣの場合には
、バッテリ及び接地電圧によって供給された公称−４８
ボルトである。５ＬＩＣの場合において、保護回路が結
合された回線は、電話加入者回線のチップ及びリング線
である。

実施例 次に、発明は、添付の図面を使用して、２つの好ましい
実施態様により記載される。

第１図に示された保護回路は、米国特許第４．６６１．
９７９号の回路である。この保護回路の不都合は、前述
された。第２図に示された保護回路は、前述の固体状態
回路の論文のＩ　ＥＥＥジャーナルにおいて記載された
回路である。論文は、次の方法において保護回路の動作
を記載する。電光があれば、送電線又は他の高電力接触
が、チップ人力１０における電圧を、バッテリ電圧ｖ、
Ａ？よりも負にもたらし、電流が、ダイオードＤ５とＤ
３を通って流れる。電流が１５０乃至３００ｍＡである
時、抵抗器Ｒ２の両端の電圧は、大地へ電流パルスを分
路するサイリスタＰＮＰＮ　１をトリガーするために十
分である。サイリスタＰＮＰＮｌは、それを通過する電
流が、１２５乃至２５０ｍＡに降下する時、オフになり
、そして保護回路は休止動作に戻る。チップ人力１０に
おける電圧が、接地よりも正になるならば、ダイオード
Ｄ１は、電流を接地に伝導させる。類似の構成要素は、
同一の方法でリング線に作用する。ダイオードＤ５は、
保護回路、５ＬＩＣ又は限流抵抗器Ｒ１とＲ２の一方が
故障するならば、生ずる電力供給短絡から■ｌｌＡアを
保護する。ダイオードＤ５の包含により、ＶＩＡＴは、
正常条件の下で基板をもはやバイアスさせず、そして抵
抗器Ｒ１は、基板バイアスのためにダイオードＤ５と並
列である。

ＦｌとＦ２は、故障電流の量を制限するヒユーズを指定
する。

前述の如（、この先行技術の保護回路は、それをオンに
するために必要とされた電圧と、例えば、１０ｘ１００
０　１０−アンペア波形の高速過渡現象への応答時間と
において、不都合を有する。

サイリスタＰＮＰＮ　ｌは、チップ入力ｌＯにおいて感
知された外部故障電圧が、Ｖ、ＡＴ−ＶＤ、−ＶＤ３−
Ｖ□。Ｎ□。よりも低くなるまでオンにならず、この場
合この電圧は、故障電圧がＶｍＡＴよりも少なくとも１
．８ボルト低いシリコン・ダイオードの仮定的な使用を
意味する。Ｄ３とＤ５のターンオン時間と動的インピー
ダンスと、ＰＮＰＮｌのベース・エミッター接合領域は
、順方向電圧降下に重大な効果を有する。これは、サイ
リスタが十分にオンになる前に、ｌＯボルト以上のピー
クに容易に変換され、この時間は、感知５ＬＩＣ装置が
障害を受ける数マイクロ秒の遅延に等しい。サイリスタ
ＰＮＰＮＩとＰＮＰＮ２は、高保持電流、即ち、５ＬＩ
Ｃが短絡回路条件の下で送り出す電流よりも高い保持電
流を必要とするために、必ず特別設計である。即ち、在
庫のサイリスタは、通常排除される。この回路における
他の制限は、リンギング・モードからトーク・モードに
回線回路を切り替えるために使用される固体状態リレー
に過電圧保護を提供せず、かつ大きな大地帰路電流によ
って生成された過度電圧降下に対して保護を提供しない
ことである。

発明の保護回路の第１の好ましい実施態様が、第３図と
第４図に示される。回路は、電力供給が逆転されること
においてのみ異なり、ダイオードＤｉ、Ｄ２、Ｄ３とＤ
４の対応する逆転を有する。

ＶＢＰとＶＢＮは、電圧供給を表す。第３図において、
ＧＮＤは接地電圧であり、そしてＶＢＮは、−４８ボル
トであり、一方第４図において、ＧＮＤは、接地電圧で
あり、モしてＶＢＰは、＋４８ボルトである。ダイオー
ドＤ１乃至Ｄ４は、低電流、高速ダイオードであり、５
ナノ秒の代表順方向回復時間を有する。ｌＮ４１４８タ
イプのダイオードが、この要求条件を満たすものである
。

対のトライアックＴＨＹ　１とＴＨＹ２が使用される。

各トライアックは、正又は負のゲート電流によってトリ
ガーされる。この回路の有効な動作は、トリガーＴＨＹ
Ｉ、とＴＨＹ２の各々が、１マイクロ秒の次元の代表順
方向回復時間と、ｌＯミリアンペアの次元のゲート感度
とを有することを必要とする。そのようなデバイスは、
今、在庫の構成要素として利用可能である。抵抗器Ｒ３
とＲ４は、電流しきい値制御のためであり、各々は、２
００ｍＡに対して３オームの代表値を有する。抵抗器Ｒ
５とＲ６は、各々、１００オームの代表値を有する。前
述の如く、Ｒ５とＲ６は、回線給電インピーダンスを提
供するためと、限流のために、総ての二線式加入者ルー
プ回線に必要とされ、そしてこれらの抵抗器は、本発明
の保護回路に組み込まれないが、それにも拘わらずそれ
らは存在する。

Ｓｌと５２は、各々、回路のリンギングを制御するリレ
ーを指定する。Ｓ３と５４は、各々、持続電圧又は電流
過負荷がチップ又はリング線において感知される時常に
開放されるリレーを指定する。

リレーＳｌ乃至Ｓ４を制御するための回路は、示されな
い。Ｄ５は、標準の低電流ダイオードである。１Ｎ４０
０１タイプが、この応用のために極めて適切である。Ｚ
ｌは、低電カドランソーブである。それは、バッテリの
最大電圧に近い点において、電圧をクランプするように
設計される。

破線１１は、保護される回線給電ドライバーの境界を指
定する。演算増幅器１２は、チップ線を駆動し、そして
演算増幅器１３は、リング線を駆動する。演算増幅器１
２と１３は、出力に課せられた電圧又は電流変化を感知
する。部分的な保護として、抵抗器Ｒ１とＲ２が、演算
増幅器１２と１３のそれぞれの出力に直列に位置付けら
れる。

良好な信号伝達、例えば、制限付き電圧降下のだめに、
抵抗器Ｒ１とＲ２は、各々、必ず小さな値を有さなけれ
ばならない。この場合それらは、各々、５オームの抵抗
を有する。

第３図のチップ線に結合された保護回路の動作が、次に
記載される。リング線に結合された保護回路は、同様の
方式において動作する。電圧極性逆転によって必要とさ
れる差異を仮定すると、説明はまた、第４図の回路の動
作に適用される。トライアックＴＨＹｌの第１端子１５
における外部電圧（ｆｏｒｅｉｇｎ　　ｖｏｌｔａｇｅ
）が、ＧＮＤよりもプラス１ダイオード降下だけ高いな
らば、ダイオードＤ２は、電圧を接地にクランプするよ
うに作用す・る。抵抗器Ｒ５は、１００オームの代表値
を有し、そして抵抗器Ｒ３は、３オームの代表値を有す
る。抵抗器Ｒ３は、トライアックＴＲＹ１のトリガーの
しきい値を制御する。サージ電流が、抵抗器Ｒ３の両端
に０．６ボルトの降下を生成するために十分なレベルに
達するならば、トライアックＴＨＹｌは、導通を開始し
、そして有害な電流を大地に分路させる。トライアック
ＴＨＹＩがトリガーされる点において、端子１５と大地
との間の電圧降下は、ダイオードＤ１乃至Ｄ３に流れる
電流を制限するｌ乃至３ポルトの次元にある。ノード１
６における電圧は、接地よりも約１ダイオード降下分高
い。

外部電圧が、負特性であり、かつバッテリ電圧よりもｌ
ダイオード電圧降下以上低いならば、ダイオードＤＩは
、導通を開始し、かつノード１６における演算増幅器出
力を演算増幅器供給レールＶＢＮにクランプさせる。ダ
イオードＤ５は、電流がバッテリ供給（ＶＢ、、、）に
流れるのを阻止し、そして阻止作用は、ｖＢＮにおける
電圧を上昇させる。−且ＶＢＮにおける過電圧が、トラ
ンソーブＺｌのツェナー電圧よりも上に上昇するならば
、電流は、正電流サージの場合における如く、反対方向
においてＲ５とＲ３を通過する。保護回路の残りの作用
は、前節に記載されたものに類似する。

トライアックＴＨＹ　ｒは、負電流サージ中第１象限に
おいてトリガーされ、トライアックのゲート１７と第２
端子は、第１端子１５に関して正である。

一般のトライアックは、マイクロ秒毎２０ボルトの非ト
リガーしきい値電圧ランプ定格を有する。

この値は、演算増幅器において高スルー速度（Ｓｌｅｗ
　　ｒａｔｅ）によるトライアックの誤ったトリガーを
防止するために十分である。他方、トライアックは、容
易に、マイクロ秒毎５０ポルトを超過する電圧ランプに
よってトリガーされる。

この特性は、高速過渡現象に対して保護するために、回
路において都合良く使用される。トライアックは、いづ
れかの極性の高速電圧ラングによって、ダイオード・ブ
リッジの前に、トリガーされる。これは、高速電光パル
スにおいて改良された性能と、電極静電放電（ＥＳＤ）
＠護を提供する。

ダイオード・ターンオン時間と、トランソーブρ反応時
間に対する問題は、この設計によって除去される。

前述の如く、ダイオードＤ５は、負のサージ電流がバッ
テリ供給に侵入するのを防止する。この阻止ダイオード
がないならばと、多数の５ＬＩＣからの負電流は、バッ
テリ供給回路におけるヒユーズが破裂する如く、大きな
値に累積し、そして回線回路を使用できなくする。低電
゛カドランソーブＺｌは、ＩＣへの障害を防止するため
に、サージ電圧をクランプするために使用される。それ
はまた、例えば、大きな大地帰路電流又は中央局バッテ
リにおける誘導過渡現象による、バッテリ供給における
過電圧を制御するために作用する。数オームの次元の値
を有する抵抗器Ｒ７は、５ＬＩＣにおける種々のトラン
ソーブの間で電流を等化するために役立つ。破局的な故
障条件の下で、抵抗器Ｒ７は、ヒユーズとして作用する
ことにより、究極的な保護を提供する。この抵抗器の存
在は、１つの欠陥のある回線回路上の問題による動作か
ら、バッテリ供給の主ヒユーズを保護する。

トライアックは、５ミリアンペアの次元において代表保
持電流を有し、そしてサージの終了の後、正常阻止モー
ドに復帰する困難を有する。これは、一般５ＬＩＣが、
トライアックの保持電流よりも大きく、ソースによる又
はシンクするという事実による。しかし、トライアック
が導通モードにある時、事実上、電流経路において制限
抵抗はなく（僅かに数オーム）、そしてこの電流をシン
ク又はソースさせる電流ドライバーは飽和することが、
仮定される。この飽和条件は、比較的容易に検出され、
そしてそのような条件は、リレーＳｌと５２に切り替え
信号を送るために使用され、トライアックを休止電流阻
止モードに復帰させる保持電流の供給を中断させる。

第５図は、第３図の回路における３つの選択点において
時間を有する電流変化の表現図である。

検査から獲得されたオシロスコープ・トレースの再現で
あるこれらの電流プロファイルは、（ａ）ＳＬＩＣの出
力における演算増幅器と、（ｂ）ＩＮ４１４８高速ダイ
オード・ブリフジと、（ｃ）トライアックに入る電流を
示す。１ｏｘ１０００１０−アンペア検査サージが、電
流プロファイルを獲得する際に使用゛された。保護回路
の存在により、演算増幅器の出力端に入る電流は１．２
アンペアよりも小に制限された。第５図は、高速ダイオ
ード・ブリッジを通った電流が、はんの約ナノ秒で約８
アンペアに上昇したことを示す。トライアックＴＨＹ　
ｌは、約１００ナノ秒の後に導通を始め、そしてその後
、高速ダイオード・ブリッジへの電流は、減少に始める
。

本発明の保護回路の第２の実施態様が、第６図と第７図
に示される。第６図は、回路図であり、そして第７図は
、第６図の回路における選択点において獲得された４つ
の時間対電流の表現図である。第３実施態様は、４つの
標準低電圧ダイオードＤ６、Ｄ７、Ｄ８とＤ９と、２つ
の付加的な抵抗器Ｒ８とＲ９とから成るダイオード・ブ
リッジの包含において、第１の実施態様とは異なる。ダ
イオードＤ６乃至Ｄ９は、各々、−４８ボルトの最大バ
ッテリ電圧をサポートするために、十分に高い逆破壊電
圧を有する。それらはまた、マイクロ秒の次元において
、代表順方向回復時間を有する。この目的のために適す
るダイオードの１つの形式は、ｌＮ４００１タイプであ
る。

第６図のチップ線において負電圧サージの存在を仮定す
ると、第２実施態様は、次の方法で動作する。電圧は、
５ＬＩＣ回路の出力２０におけるマイオードＤ１によっ
て、バッテリ電圧、即ち、−４８，６ボルト、よりも低
い約１ダイオード降下にクランプされる。ダイオードＤ
Ｉを通過する電流が増大する時、電圧差が、抵抗器Ｒ５
、Ｒ３とＲ８の各々の両端に生ずる。抵抗器Ｒ８の両端
の電圧差は、ダイオードＤ５を導通にもたらす。

ダイオードＤ６の応答時間は、ダイオードＤ１の４ナノ
秒よりもかなり遅いが、高電流がそれに障害を与える前
に、解放がダイオードＤＩに提供されるほど十分に高速
である。ダイオードＤ６は、障害を避けるならば、高電
流からの解放を必要とし、そしてトライアックＴＨＹＩ
が解放を提供する。ダイオードＤ６の存在は、より低速
の応答の使用を許容し、このため第１実施態様において
使用されたよりもより安価なトライアックの使用を許容
する。第２実施態様におけるトライアックＴＨＹＩの応
答時間は、数マイクロ秒の大きさである。第１実施態様
における如く、トライアックＴＨＹＩは、抵抗器Ｒ３の
両端に生成された電圧差によってオンにされる。チップ
入力における正電圧は、対応する作用を引き起こす。そ
の場合、ダイオードＤ２は、初期的に正電圧を大地電圧
にクランプし、それから抵抗器Ｒ８を通った電流が、ダ
イオードＤ７の導通を開始させ、それからトライアック
ＴＨＹ　ｌが、抵抗器Ｒ３を通った電流によってトリガ
ーされる。保護回路は、リング入力において負又は正電
圧サージを取り扱うための構成要素の対応するセットを
具備する。

コンデンサーＣＩの存在は、トライアックの高速サージ
性能を改良する。ＣＩは、減結合のために通常使用され
るコンデンサーの形式であり、０．１マイクロフアラツ
ドの次元の値を有する。

それは、高速パルスのために事実上の接地を提供する。

配置は、トライアックＴＨＹ　１が、生成された電流（
ｃ）（ｄＶ／ｄ　ｔ）により、ある値を超えた電圧ラン
プに対してオンになることを保証する。

第３図、第４図と第５図の実施態様において、一対のバ
イポーラ・ツェナー・ダイオードｚ２と２３が示される
。Ｚ２は、チップ線と接地の間に位置し、モしてｚ３は
、リング線と接地の間に位置する。Ｚ２又はｚ３は、両
端の電圧差が、約２５０ボルトを超える時常に、即ち、
チップ線又はリング線が、＋２５０ボルト又は−２５０
ボルトを超える時常にオンになる。固体状態リレーＳｌ
と５２は、５ＬＩＣ又は電話リンギング回路のいづれか
を、チップ及びリング線に交互に結合する。

ｚ２と２３の目的は、固体状態リレーを保護することで
ある。電圧サージがチップ又はリング線において発生す
る時、Ｚ２又はｚ３は、それぞれ、トライアックＴＨＹ
　１又はトライアックＴＨＹ　２が、それぞれ、サージ
を大地に分路させるためにオンになるまで、２５０ボル
トよりも小さな電圧に瞬時にクランプする。こうしてｚ
２と２３は、５ＬＩＣに対してダイオード・ブリッジに
よって為されたと類似の保護機能を、固体状態リレーに
対してはたす。

一旦チツブ又はリング線におけるサージが、分路された
ならば、トライアックＴＨＹ　ｌ又はＴＨＹ２は、幾つ
かの方法の１つにおいてリセットされる。５ＬＩＣは、
トライアックの分路中にドライバーが飽和される時を検
出し、かつトライアックをリセットするために回線から
電流を除去するために、リレー３１と５２を瞬時に開放
するようにプログラムされる。代替的に、トライアック
ＴＨＹＩとＴＨＹ２は、高保持電流で設計される。

そのようなトライアックは、故障電流がトライアックの
保持電流よりも下に符丁する時、自動的にオフになる。

トライアックはまた、サージとリンギング電流が、保持
電流よりも下に降下した後、オフになる。これは、りン
ギング電流のゼロ交差中発生する。

記載された保護回路は、モノリシック・シリコン・デバ
イスに集積化される。

本発明の主なる特徴及び態様は以下のとおりである。

１、回線における電圧又は電流サージがインターフェー
ス回路に悪影響を与えるのを防止するために、回線とイ
ンターフェース回路の間に位置するように適合された故
障保護回路において、（ａ）一方の端部がインターフェ
ース回路に結合され、そして他方の端部が回線に結合さ
れた抵抗要素と、 （ｂ）第１電圧と第２電圧の間の電圧に抵抗要素の一方
の端部をクランプするための電圧クランプ手段であって
、第１電圧は第２電圧よりも高電位にある電圧クランプ
手段と、 （ｃ）第１及び・第２端子とゲートを有するトライアッ
ク手段であって、第１端子とゲートは、各々、抵抗要素
の異なる端部に結合され、第２端子は第２電圧に維持さ
れているトライアック手段とを具備し、 この場合電圧クランプ手段は、サージがインターフェー
ス回路に悪影響を与える前に、抵抗要素を通って伝搬す
るサージを第１及び第２電圧のし１づれかにクランプす
るために十分に高速に作用し、そしてトライアック手段
は、サージが電圧クランプ手段に悪影響を与える前に、
サージを分路させるために、抵抗要素によるサージの通
過によって生成された電位が、トライアック手段を導通
状態に置く如く十分に高速に作用する故障保護回路。

２、回線における電圧又は電流サージがインターフェー
ス回路に悪影響を与えるのを防止するために、回線とイ
ンターフェース回路の間に位置するように適合された故
障保護回路において、（ａ）一方の端部がインターフェ
ース回路に結合され、そして他方の端部が回線に結合さ
れた第１抵抗要素と、 （ｂ）一対の高速ダイオードであって、ダイオードの一
方が、第１抵抗要素の一方の端部と第１電圧の間に延び
、他方のダイオードが、抵抗要素の一方の端部と第２電
圧の間に延び、第１電圧が、第２電圧よりも高電位にあ
り、高速ダイオードの対は、第１及び第２電圧の間の電
圧に抵抗要素の一方の端部をクランプするために適合さ
れた一対の高速ダイオードと、 （ｃ）第１及び第２端子とゲートとを有するトライアッ
ク構造であって、ゲートが、第１抵抗要素の一方の端部
に結合され、そして第１端子が、抵抗要素の他方の端部
に結合され、トライアック構造の第２端子が、第２電圧
に維持されたトライアック構造とを具備し、 この場合高速ダイオードの対は、サージがインターフェ
ース回路に悪影響を与える前に、第１抵抗要素を通って
伝搬するサージを第１及び第２電圧のいづれかにクラン
プするために十分に高速に作用し、そしてトライアック
構造は、サージが高速ダイオードの対に悪影響を与える
前に、サージを分路させるために、サージによって第１
抵抗要素の両端に生成された電位が、トライアック構造
を導通状態に置く如く十分に高速に作用する故障保護回
路。

３、回線における電圧又は電流サージがインターフェー
ス回路に悪影響を与えるのを防止するために、回線とイ
ンターフェース回路の間に位置するように適合された故
障保護回路において、（ａ）一方の端部がインターフェ
ース回路に結合され、そして他方の端部が回線に結合さ
れた第１抵抗要素と、 （ｂ）一対の高速ダイオードであって、高速ダイオード
の一方が、第１抵抗要素の一方の端部と第１電圧の間に
延び、他方の高速ダイオードが、抵抗要素の一方の端部
と第２電圧の間に延び、第１電圧が、第２電圧よりも高
電位にあり、高速ダイオードの対は、第１及び第２電圧
の間の電圧に第１抵抗要素の一方の端部をクランプする
ために適合された一対の高速ダイオードと、 （ｃ）一対の第２ダイオードであって、第２ダイオード
の一方は、第１抵抗要素の一方の端部と第１電圧の間に
延び、他方の第２ダイオードは、第１抵抗要素の一方の
端部と第２電圧の間に延び、第２ダイオードの対は、第
１抵抗要素の一方の端部を第１及び第２電圧の間の電圧
にクランプするために適合される一対の第２ダイオード
と、（ｄ）第１及び第２端子とゲートとを有するトライ
アック構造であ°って、ゲートが、第１抵抗要素の一方
の端部に結合され、そして第１端子が、抵抗要素の他方
の端部に結合され、第２端子が、第２電圧に維持された
トライアック構造とを具備し、この場合高速ダイオード
の対が、サージがインク−フェース回路に悪影響を与え
る前に、第１抵抗要素を通って伝搬するサージを第１及
び第２を圧のいづれかにクランプするように十分に高速
に作用し、第２のダイオードの対は、サージが、一対の
高速ダイオードに悪影響を与える前に、サージを第１又
は第２の電圧にクランプするように十分高速に作用し、
そしてトライアック構造は、サージが第２ダイオ−下の
対に悪影響を与える前に、サージを分路させるために、
サージによって第１抵抗票素の両端に生成された電位が
、トライアック構造を導通状態に置く如く十分に高速に
作用する故障保護回路。

４、インターフェース回路と第１抵抗要素の間に直列に
位置する第２抵抗要素を具備し、この場合高速ダイオー
ドの対が、インターフェース回路に結合された第２抵抗
要素の端部に結合され、そして第２ダイオードの対が、
第２抵抗要素の他方の端部に結合される上記３に記載の
故障保護回路。

５、抵抗要素と回線の間に直列に結合された付加的な抵
抗要素を具備する上記ｌに記載の故障保護回路。

６、高速ダイオードの各々が、約４ナノ秒の代表順方向
回復時間を有する上記２．３又は４に記載の故障保護回
路。

７、第２ダイオードの対の各々が、約１マイクロ秒の代
表順方向回復時間を有する上記３又は４に記載の故障保
護回路。

８、トライアック構造が、約５ミリアンペアの代表保持
電流とゲート・トリガー電流を有し、かつ約１００ナノ
秒の代表順方向回路時間を有するトライアックである上
記２．３又は４に記載の故障保護回路。

９、第１抵抗要素が、約３オームの抵抗を有する抵抗器
である上記２．３又は４に記載の故障保護回路。

１０、第１抵抗要素と回線の間に直列に位置する付加的
な抵抗要素を具備し、この場合付加的な抵抗要素が、約
５０乃至２００オームの抵抗を有する上記２又は３に記
載の故障保護回路。

１１、第１及び第２抵抗要素の各々が、約３オームの抵
抗を有する抵抗器である上記４に記載の故障保護回路。

１２、第１電圧が、公称−４８ボルトであり、そして第
２電圧が、公称ゼロ・ボルトであり、この場合回線が、
電話機から交換局に延びる一対の導線のチップ線又はリ
ング線であり、そしてインターフェース回路が、交換局
における回路である上記１，２又は３に記載の故障保護
回路。

１３、電圧クランプ手段が、バイポーラ・ツェナー・ダ
イオード手段であり、そしてインターフェース回路が、
電話機におけるリンギング回路を駆動するために、回線
において交流を生成するためのリンギング信号回路であ
る上記ｌに記載の故障保護回路。

１４、バイポーラ・ツェナー・ダイオード手段が、一対
のツェナー・ダイオードを含み、各ツェナー・ダイオー
ドのアノードが、他方のアノードに結合される上記１３
に記載の故障保護回路。

１５、Ｍｌ電圧が、＋２５０ボルトにほぼ等しく、そし
て第２電圧が、−２５０ボルトにほぼ等しい上記１３に
記載の故障保護回路。

【図面の簡単な説明】

第１図は、５ＬＩＣへの故障を防止するための第１の先
行技術の保護回路を示す図。 第２図は、５ＬＩＣへの故障を防止するための第２の先
行技術の保護回路を示す図。 第３図は、発明の保護回路の第１の好ましい実施態様の
図。 第４図は、異なる供給電圧極性の使用を除いて、第２図
におけると同一の保護回路の実施態様を示す図。 第５図は、検査電力サージへの回路の露呈の後、保護回
路の第１の好ましい実施態様において３つの構成要素の
各々に経過された電流レベルの概略図。 第６図は、発明の保護回路の第２の好ましい実施態様を
示す図。 第７図は、検査電力サージへの回路の露呈の後、保護回
路の第２の好ましい実施態様における４つの構成要素の
各々に経過された電流レベルの概略図。 ｌ　２、　ｌ　３　・　・　・　・ ｌ　５　・　・　・　・　・　・　・ ｌ　６　・　・　・　・　・　・　・ ｌ　７　・　・　・　・　・　・　・ ２０　・　・　・　・　・　・　・ ＴＨＹ　ｌ　　・　・　・　・　・ ・演算増幅器 ・第１端子 ・ノード ・ゲート ・出力回路 ・トライアック ＦＩＧ、　１ ＦＩＧ、　２ マ 舛？ 袈−

Claims (1)

1. 【特許請求の範囲】 １、回線における電圧又は電流サージがインターフェー
   ス回路に悪影響を与えるのを防止するために、回線とイ
   ンターフェース回路の間に位置するようになっている故
   障保護回路において、（ａ）一方の端部がインターフェ
   ース回路に結合され、そして他方の端部が回線に結合さ
   れた抵抗要素と、 （ｂ）第１電圧と第２電圧との間の電圧に抵抗要素の一
   方の端部をクランプするための電圧クランプ手段であっ
   て、第１電圧は第２電圧よりも高電位にある電圧クラン
   プ手段と、 （ｃ）第１及び第２端子とゲートを有するトライアック
   手段であって、第１端子とゲートは、各々、抵抗要素の
   異なる端部に結合され、第２端子は第２電圧に維持され
   ているトライアック手段とを具備し、 これによって電圧クランプ手段は、サージがインターフ
   ェース回路に悪影響を与える前に、抵抗要素を通って伝
   搬するサージを第１及び第２電圧のいづれかにクランプ
   するために十分に高速に作用し、そしてトライアック手
   段は、サージが電圧クランプ手段に悪影響を与える前に
   、サージを分路させるために、抵抗要素によるサージの
   通過によって生成された電位が、トライアック手段を導
   通状態にする如く十分に高速に作用することを特徴とす
   る故障保護回路。 ２、回線における電圧又は電流サージがインターフェー
   ス回路に悪影響を与えるのを防止するために、回線とイ
   ンターフェース回路の間に位置するようになっている故
   障保護回路において、（ａ）一方の端部がインターフェ
   ース回路に結合され、そして他方の端部が回線に結合さ
   れた第１抵抗要素と、 （ｂ）一対の高速ダイオードであって、ダイオードの一
   方が、第１抵抗要素の一方の端部と第１電圧の間に延び
   、他方のダイオードが、抵抗要素の一方の端部と第２電
   圧の間に延び、第１電圧が、第２電圧よりも高電位にあ
   り、高速ダイオードの対は、第１及び第２電圧の間の電
   圧に抵抗要素の一方の端部をクランプするようになって
   いる一対の高速ダイオードと、 （ｃ）第１及び第２端子とゲートとを有するトライアッ
   ク構造であって、ゲートが、第１抵抗要素の一方の端部
   に結合され、そして第１端子が、抵抗要素の他方の端部
   に結合され、トライアック構造の第２端子が、第２電圧
   に維持されたトライアック構造とを具備し、 これによって、高速ダイオードの対は、サージがインタ
   ーフェース回路に悪影響を与える前に、第１抵抗要素を
   通って伝搬するサージを第１及び第２電圧のいづれかに
   クランプようために十分に高速に作用し、そしてトライ
   アック構造は、サージが高速ダイオードの対に悪影響を
   与える前に、サージを分路させるために、サージによっ
   て第１抵抗要素の両端に生成された電位差が、トライア
   ック構造を導通状態にする如く十分に高速に作用するこ
   とを特徴とする故障保護回路。 ３、回線における電圧又は電流サージがインターフェー
   ス回路に悪影響を与えるのを防止するために、回線とイ
   ンターフェース回路の間に位置するようになっている故
   障保護回路において、（ａ）一方の端部がインターフェ
   ース回路に結合され、そして他方の端部が回線に結合さ
   れた第１抵抗要素と、 （ｂ）一対の高速ダイオードであって、高速ダイオード
   の一方が、第１抵抗要素の一方の端部と第１電圧の間に
   延び、他方の高速ダイオードが、抵抗要素の一方の端部
   と第２電圧の間に延び、第１電圧が、第２電圧よりも高
   電位にあり、高速ダイオードの対は、第１及び第２電圧
   の間の電圧に第１抵抗要素の一方の端部をクランプする
   ようになっている一対の高速ダイオードと、 （ｃ）一対の第２ダイオードであって、第２ダイオード
   の一方は、第１抵抗要素の一方の端部と第１電圧の間に
   延び、他方の第２ダイオードは、第１抵抗要素の一方の
   端部と第２電圧の間に延び、第２ダイオードの対は、第
   １抵抗要素の一方の端部を第１及び第２電圧の間の電圧
   にクランプするようになっている一対の第２ダイオード
   と、（ｄ）第１及び第２端子とゲートとを有するトライ
   アック構造であって、ゲートが、第１抵抗要素の一方の
   端部に結合され、そして第１端子が、抵抗要素の他方の
   端部に結合され、第２端子が、第２電圧に維持されたト
   ライアック構造とを具備し、これによって、高速ダイオ
   ードの対が、サージがインターフェース回路に悪影響を
   与える前に、第１抵抗要素を通って伝搬するサージを第
   １及び第２電圧のいづれかにクランプするように十分に
   高速に作用し、第２のダイオードの対は、サージが、一
   対の高速ダイオードに悪影響を与える前に、サージを第
   １又は第２の電圧にクランプするように十分高速に作用
   し、そしてトライアック構造は、サージが第２ダイオー
   ドの対に悪影響を与える前に、サージを分路させるため
   に、サージによって第１抵抗要素の両端に生成された電
   位差が、トライアック構造を導通状態にするように十分
   に高速に作用することを特徴とする故障保護回路。