JPH02159126A - データ復調方式 - Google Patents

データ復調方式

Info

Publication number
JPH02159126A
JPH02159126A JP31350388A JP31350388A JPH02159126A JP H02159126 A JPH02159126 A JP H02159126A JP 31350388 A JP31350388 A JP 31350388A JP 31350388 A JP31350388 A JP 31350388A JP H02159126 A JPH02159126 A JP H02159126A
Authority
JP
Japan
Prior art keywords
circuit
signal
error
control signal
identification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31350388A
Other languages
English (en)
Inventor
Satoshi Aikawa
聡 相河
Yasuhisa Nakamura
康久 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP31350388A priority Critical patent/JPH02159126A/ja
Publication of JPH02159126A publication Critical patent/JPH02159126A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は、誤り訂正機能を用いたデータ伝送におけるデ
ータ復調方式に関する。
〔従来の技術〕
畳み込み符号と最ゆう復号を用いて、信号帯域幅を拡大
せずに大きな符号化利得が得られる符号化変調技術が最
近注目されている。畳み込み符号と最ゆう復号について
は、例えば、「アイ・イー・イー・イー、′冗長信号群
を用いた符号変調方式″1(G、Ungerboeck
、”Trellis−Coded  Modulati
on  with  Redundant  5ets
、 I E E E  COM。
Mag、、 Feb、1987.pp、5〜21に記載
されている。
この技術は、データ伝送モJムおよび衛星通信の分野を
中心に積極的に検討されている。
一般に、伝送路には種々の雑音や歪が発生し。
伝送される信号に対して悪影響を及ぼすので、従来より
符号化変調を行う場合には、トランスバーサル等化a(
信号を一定遅延τ。ごとにタップを設けて重み付け加算
し出力するトランスバーサルフィルタを用いるもの)等
の波形等化器と組み合わせて伝送装置を構成することが
多い。
一方、受信側では、搬送波再生に必要な搬送波再生回路
が必要となる。
この場合の等化器の制御および搬送波再生では、本来送
信された信号と実際に受信した信号の間の誤差の大きさ
およびその極性を示す誤差信号が必要となる。この誤差
信号を正確に、かつ迅速に検出することが1等化器の特
性の向上や正確な搬送波再生機能にとり、極めて重要な
ことである。
上述のような符号化変調方法を用いた従来の伝送装置と
しては1、例えば特開昭62−190934号公報に記
載された「データ復調装置」がある、この方法では、誤
差信号としてビタビ復号により入出力間の誤差を検出し
ている。ビタビ復号は、畳み込み符号の持つ繰り返し構
造を利用して。
最ゆう復号を効率的に実行する方法である。
一般に、符号化変調等の誤り訂正回路を具備した伝送装
置では、誤差信号の取り出し場所として、識別回路(A
/D変換器)の出力から、あるいは上記識別回路の出力
と誤り訂正回路の出力間から得ることが考えられる。
〔発明が解決しようとする課題〕
通常、識別回路は誤り訂正回路(A/D変換器)の前段
に位置しているので、誤差信号を識別回路の出力から取
り出す場合には、識別回路の出力信号に誤り訂正が施こ
されていない。そのため、伝送路の雑音等により符号誤
りが発生し易く、その結果、正確な誤差信号が得られな
いことがある。
従って、このようにして得られた誤差信号を用いても1
等化器および搬送波再生回路を正確に制御できなくなる
一方、誤差信号を誤り訂正回路の入出力間から得る場合
には、定常時、つまり伝送路のC/Nが高い時、誤り訂
正回路により符号誤りの発生確率が十分に抑圧されるた
め、前述の方法に比べると、より正確な誤差信号を得る
ことができる。
しかしながら、伝送路のC/Nが特に低い時。
あるいは初期引き込み時のように再生された搬送波の位
相ずれが大きい時には、誤り訂正により符号誤りが伝搬
するため、かえって誤りが増加する傾向にある。従って
、伝送路のC/Nが特に低い時や、再生された搬送波の
位相ずれが大きい時には、制御に必要な誤差信号を誤り
訂正回路の出力から得る方法では、正確な誤差信号を得
!いという問題がある。
前述の公報に記載された「データ復調装置」では、常時
、制御に必要な誤差信号を誤り訂正回路の入出力間から
得ているため、定常時はともかく。
低C/N時や再生された搬送波の位相ずれが大きい時に
は、正確な誤差信号は得難いという問題がある。その結
果、この状態では、等化器や搬送波再生回路の動作が不
安定になり易かった。
本発明の目的は、このような従来の課題を解決し、等化
器や位相制御回路をより正確に制御することができ、デ
ータ伝送装置の特性を向上させることが可能なデータ復
調方式を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するため、本発明のデータ復調方式は、
受信した信号を入力し、信号の識別および再生を行う識
別回路と、該識別回路の出力信号を入力して誤り訂正を
行う誤り訂正回路とを備えたデータ復調装置において、
上記識別回路の出力から誤差を検出して、誤差信号1を
発生する第1の誤差検出手段と、上記識別回路の出力と
誤り訂正回路の出力との誤差を検出して、誤差信号2を
発生する第2の誤差検出手段と、上記誤差信号1を入力
し、ある一定の論理に従って制御信号1を生成する第1
の制御信号発生回路と、上記誤差信号2を入力し、ある
一定の論理に従って制御信号2を生成する第2の制御信
号発生回路と、上記制御信号1および2を入力し、該制
御信号1,2に対してそれぞれ独立に重み付けを行う重
み付け回路と、該重み付け回路の出力信号を入力して、
該出力信号を加算した後、再び重み付けを行う加算回路
とを有し、該加算回路により得られた制御信号3を用い
て、上記識別回路以前の回路の状態を監視し、かつ調整
することに特徴がある。また、上記重み付け回路および
加算回路の代りに、制御信号切り替え回路を設け、該制
御信号切り替え回路で5回線モニタ信号を監視すること
により、制御信号1と制御信号2のうちの一方を選択し
て、選択された制御信号に切り替え、該制御信号3とし
て出力することにも特徴がある。
〔作  用〕
本発明においては、伝送路の状態や基準搬送波の位相ず
れの量に応じて、等化器や位相制御回路の制御に必要な
誤差信号を重み付けし、あるいは切り替えることにより
、より正確な誤差信号を抽出する1本発明のデータ復調
方式では、第1の誤差検出回路で識別回路の出力から誤
差を検出して、誤差信号lを発止し、また第2の誤差検
出回路で識別回路の出力と誤り訂正回路の出力との誤差
を検出して、誤差信号2を発生し、誤差信号1を第1の
制御信号発生回路に入力し、誤差信号2を第2の制御信
号発生回路に入力して、それぞれ一定の論理に従って制
御信号を生成し、これらの制御信号をそれぞれ重み付け
回路に入力して、独立に重み付けを行い、さらに重み付
け回路の出力を加算回路に入力して、加算後に重み付け
を行い、加算回路からの制御信号により識別回路より前
段の状態を監視および調整する。
これにより、符号化変調等の誤り訂正回路を具備したデ
ータ伝送装置の特性を向上させることができる。
〔実施例〕
以下、本発明の実施例を1図面により詳細に説明する。
第1図は、本発明の第1の実施例を示すデータ復調回路
のブロック図である。
第1図において、2は伝送信号を受信する識別回路、3
は識別信号を取り込み、誤り訂正を行う誤り訂正回路、
5は第1の誤差検出回路、6は第2の誤差検出回路、7
は第1の制御信号発生回路、8は第2の制御信号発生回
路、9は重み付け回路。
10は加算回路である。また、各信号線の信号は、4が
復調器の復号信号、51は誤差信号(1)、61は誤差
信号(2)、71は制御信号(1)、81は制御信号(
2)、11は最終的な制御信号である。
この制御信号11により、等化器や位相制御回路を制御
する。
受信された信号から、識別回路2は識別信号および誤差
信号51を抽出する。次段の誤り訂正回路3で誤り訂正
処理を実行することにより、その出力として送信された
原信号4が復号される。第一1の誤差信号検出回路5は
、識別回路2の前後の差を検出して、誤差信号51を発
生する。また、第2の誤差信号検出回路6は、識別回路
2の出力18号と、この信号に対して誤り訂正を施こし
て得られた復号信号4との差を検出し、誤差信号61を
発生する。次に、第1の制御信号発生回路7と第2の制
御信号発生回路8は、第1および第2の誤差検出回路5
,6で検出された誤差信号51と61をもとに制御信号
71および81を発生する。
第1および第2の制御信号発生回路7,8は、波形等化
器、搬送波制御、AGC1直流ドリフト補償、あるいは
クロックタイミング調整等の用途により異なる論理回路
で構成される。次の重み付け回路9は、後述の重み制御
信号により制御信号71および81に対して重み付けを
行う(第2の実施例では、切り替えを行っている(第8
図参照)。
これらの面制御信号71および81は、加算回路10で
加算され、さらに重み付けが行われて最終的な制御信号
11となる0重み付け回路9における重み付け係数(1
)および(2)は、制御信号71と81に対して、8:
2または7:3等の比率で任意の重み付けを行う。また
、モニタ信号によりその比率を交換し、制御信号71と
81に対して2:8または3ニア等に重みを変更して乗
算する。
加算回路10における重み付け係数(3)は任意の一定
の値とする。
第2図は、第1図における第2の誤差検出回路の詳細ブ
ロック図である。
ここでは、送信信号としてトレリス符号化256QAM
変調信号を用いた場合を例にとり、各部詳細動作を説明
する。上記送信信号では、同相チャネルと直交チャネル
、つまり縦方向と横方向にそれぞれO〜15レベルの1
6(4ビツト)値ずつ存在するので、16X16=25
6の信号が発生することになる。ビットパターンは、0
000〜1111の256種類となり、5ビツト目を受
信信号と送信信号の誤差信号とする。
従来の技術では、第1の誤差検出回路5のみを使用して
いたのに対して、本実施例では、第2の誤差検出回路6
を新たに追加するものであって、さらにこれらの誤差信
号を基に制御信号を作成する。
復調された信号は、識別回路2で同相チャネル。
直交チャネルのそれぞれに個別でA/D変換される。こ
の場合、A/D変換器の出力の上位4ビツトは識別信号
となり、5ビツト目から下位のビットは受信信号と判定
信号との誤差信号となる。
第1の誤差検出回路5は、受信信号と識別信号との差を
とる回路であるが、具体的にはこのA/D変換器の下位
ビットが第1図における誤差信号51にそのまま対応す
る。誤り訂正回路3は、識別回路2の出力信号を入力と
して、一定の誤り訂正アルゴリズムに従って復号する。
符号化変調の場合には、ビタビ復号器となる。送信信号
がトレリス符号化256QAM信号の時、ビタビ復号器
の出力信号は7ビツトの復号信号となる。
第2の誤差検出回路6は、信号空間上で識別回路2の出
力と復号信号4の差をとる回路である。
そのために、第2図に示すように、ビタビ復号により得
られた7ビツトの復号信号を再符号回路63で再度符号
化し、さらにマツピング回路64でマツピングして、同
相チャネル、直交チャネルの多値信号とし、差をとる回
路62において、マツピング回路64からの多値信号と
識別回路2の出力信号との差をとることにより、誤差信
号61を得る。
第3図は、第2図における差をとる回路の具体例を示す
図であり、第4図は、このときの多値信号と識別信号と
の関係を示す図である。
ここでは、簡単のために、16QAM′t−誤差信号が
2ビツトのものについて示す、16QAMでは、識別信
号は同相、直交各チャネルに識別信号は2ビツトずつの
4ビツトであり、また復号信号をマツピングした多値信
号は2ビツトである。第4図の各シンボルに対応する信
号は下線のない信号である。すなわち、第4図の列信の
2ビツトがマツピングされた多値信号に該当し、上から
11,10.01,00である。ここで、下線が引かれ
た下位3ビツトは差をとるための引算ができるように、
識別回路出力信号と一致させるもので、3ビツトが第3
図の回路で加算される。また、第4図の右側の上位4ビ
ツトが識別回路の出力信号であり、下線が引かれた下位
1ビツトは誤差信号となるもので、かつ桁数合わせのた
めに加えられたものである。
第4図の右欄に示すように、誤差信号を2ビット含めた
場合には、各識別信号に対応する範囲がさらに4つの範
囲に分かれる。各々の範囲に対応する識別回路出力(識
別信号と誤差信号)は、図で各範囲に書かれた信号のう
ち、下線のないものである。
第3図における入力側の実線は、各シンボルの識別レベ
ルである。ここで、2ビツトの再度マツピング信号と4
ビツトの識別回路出力の差をとるため、各々下線を引い
た固定信号(m別回路出力には10′の1ビツト、マツ
ピング信号にはl Oll1l  Ill の3ビツト
)を加える。これにより、識別信号に固定信号を加えた
信号は、識別レベルの中央を示すことになる。つまり、
第4図の左側の5ビツトの値は、右側の4分割された領
域の2番目と3番目の値の間に位置するレベルとなって
いる。第3図に示す差をとる回路62は、この原理を用
いている。
第5図は、識別回路出力信号、識別信号、復号信号をマ
ツピングした信号、および送信信号と、誤差信号1,2
との関係を示す図である。
破線は識別レベルであって、最上段の破線と次段の破線
に囲まれた範囲内のレベルで検出することにより、送信
信号とマツピング信号を識別することができる。この送
信信号またはマツピング信号と識別回路出力信号との差
が、誤差信号2となる。また、2段目の破線と3段目の
破線に囲まれた範囲内のレベルで検出することにより、
識別回路出力信号と識別信号を識別する。識別回路出力
信号は前述のように、識別信号と誤差信号が加わったも
のであるから、その差が誤差信号1となる。
受信信号にノイズが加わって、識別点を越えた場合、誤
差信号1は極性が反転する。これに対して、誤差信号2
は誤り訂正後の信号を用いるため。
復号信号は送信信号と一致するので、正確に誤差を示す
ことが可能である。しかし、ノイズあるいは種々の劣化
が大きい場合には、誤り訂正により誤りが伝搬するため
、かえって符号誤りは逆に増加することになる。この場
合には、誤差信号1を用いた方が誤差を正確に表わすこ
とができる。
第1および第2の制御信号発生回路7,8は、誤差信号
1,2を用いて、各種の用途に合致した論理回路で制御
信号を発生する。
第6図および第7図は、それぞれ本発明の制御信号発生
回路の一例を示す構成図であって、第6図はディジタル
演算による構成であり、第7図はアナログ演算による構
成で、位相制御用回路である。
第6図において、差をとる回路(同相チャネル)と(直
交チャネル)62は前段の誤差検出回路6に含まれてい
るため、実際の制御信号発生回路はその後に続く乗算器
と減算器の部分だけである。復号信号の1ビツト目(直
交チャネル)blと差をとる回路62からの誤差信号6
1の5ビツト目とを乗算するとともに、復号信号の1ビ
ツト目(同相チャネル)alと差をとる回路62からの
誤差信号61の5ビツト目とを乗算する。この場合、同
相チャネルと直交チャネルとは異なったものどうしを乗
算する。次に、減算器において、(aより5b、a、)
の演算を行うのである。
第7図において、D/A変換器とアナログ減算器とは、
第6図と同じように、前段の第2の誤差検出回路6に含
まれる部分であるため、実際の制御信号発生回路8は乗
算および減算の部分だけである。すなわち、差をとる回
路の誤差信号 a、とす、を入力するとともに、復号信
号第1ビツトのa□とblを入力し、互いに同相チャネ
ルと直交チャネルの異なるものどうしを乗算し、一方か
ら他方を減算する。
位相制御信号Veは次式で表わされる。
Ve=a1bS−blas・j @ I I I m 
6  (1)ここで、aLl b工は同相、直交各チャ
ネルのA/D変換器出力の第1ビツト、a6、b、は各
誤差検出回路から出力された誤差信号である。
同じように、AGCの制御信号は、次式で表わされる。
■e=a1ase j −・ ・ 佛 −−j I 1
11 (2)また、直流ドリフト補償回路の制御信号は
、次式で表わされる。
V e =a s・・・・・・・・・・・・・ (3)
このような演算により、各制御信号を得ることができる
(このことは、例えば、「アイ・イー・イー・イーIJ
 (Y 、 N akau+ura、et、al、 、
”256 Q A MModem  for  mul
ticarrier  400Mbit/s  dig
ital  radio”IEEE  J、5elec
t、Ar5as  Commun、。
Vol、  S A C−5,No、3  April
  1987に記載されている)。
次に、第1図における重み付け回路9は、制御信号1,
2に重み付けをするための回路である。
ここでは、伝送路のC/Nが高い時等の誤り訂正がよく
動作している場合には、制御信号2の重みを大きくし、
逆に伝送路のC/Nが低い時等の誤り訂正より誤訂正が
多く発生している場合には、制御信号1の重みを大きく
する。この重みを制御するための回線モニタ信号として
は、誤り訂正した回数に相当するエラーパルス数や、ビ
タビ復号器を用いる場合には、メトリック値等の種々の
ものが考えられる。この回線モニタ信号を監視すること
により、制御信号1対制御信号2に対する重みの比率を
例えば、7:3または3ニア、あるいは6:4または4
:6に時間によって変更する。
次に、第1図における加算回路10は、このようにして
得られた重み付けの各制御信、%1,2を入力して、こ
れらを加算する回路である。また、この出力制御信号1
1は、積分回路に入力された後、ある一定時間の平均と
して制御信号に用いられるので、加算回路10と積分回
路の間で各時刻毎に重みを付ける方法も有効である。
伝送路のC/Nが低い時等において、誤訂正が行われた
場合には、信号は正しいシンボルから大きくずれること
がある。このような場合には、その時刻の誤差信号は信
頼性が低いとして、加算回路10における重み係数を小
さくすればよい。
加算回路10では、加算された後1重み付け係数(3)
の値で重み付けを行い、その値を制御信号11として出
力する。
第8図は、本発明の第2の実施例を示すデータ復調装置
のブロック図である。
識別回路2、誤り訂正回路3.第1および第2の誤差検
出回路5,6、ならびに第1および第2の制御信号発生
回路7,8については、第1の実施例と同じである。第
1図の回路と異なる点は、重み付け回路9および加算回
路10の代りに切り替え回路が設けられている。第1図
では、重み付け回路9において、制御信号1,2に対し
て、それぞれ重み付け係数(1)(2)を乗算して、回
線モニタ信号を監視することにより、重みの比率を変更
していたのに対して、第8図では、重み付けは行わず、
制御信号1,2のいずれか一方のみを用いるようにし、
回線モニタ信号を監視することにより、いずれか一方の
制御信号を選択し、選択された制御信号に切り替えるよ
うにしている。このように、第1の実施例では、第1お
よび第2の制御信号発生回路7,8で発生した制御信号
1,2の両方を用いて、最終的制御信号11を得ていた
が、第2の実施例では、制御信号1,2のうちの一方の
みを用いて、最終的制御信号11を得ている。
このような構成にすれば、切り替え時に制御信号が瞬断
するものの、簡単な回路構成で実現できるという利点が
ある。なお、制御信号11が瞬断しても、積分された後
に等化器等に送られるため、実際に制御に与える影響は
少ない。
第9図は、本発明の制御信号を位相制御に用いた場合の
位相ずれとの関係を示す特性図である。
第9図では、縦軸に誤差信号(位相制御信号)の大きさ
を、横軸に位相のずれを、それぞれ示している。特性曲
線のうち破線が制御信号1であり、実線が制御信号2で
ある。位相が−3,5°〜+3.5°の間では、絶対値
で制御信号2が制御信号1より大きいため(Ooのとき
は等しい)、回線モニタ信号がこの範囲のときは、制御
信号2のみを用いるか(第2の実施例)、あるいは制御
信号2の重みの比率を大きくする(第1の実施例)、ま
た、位相が−3,5°より負方向に大きくずれたときと
、+3.5°より正方向に大きくずれたときには、制御
信号1のみを用いるか(第2の実施例)。
あるいは制御信号1の重みの比率を大きくする(第1の
実施例)。
なお、第9図は、符号化256QAMにビタビ復号を行
った場合について、計算機シミュレーションで求めた結
果である。、誤差信号は50000サンプルについて、
各タイムスロットの誤差信号の極性を積分したものであ
る。この図でも明らかなように、位相ずれかが3.5程
度で切り替えることにより、常に大きな制御信号を得る
ことができるので、正確な位相制御を行うことが可能で
ある。
〔発明の効果〕
以上説明したように、本発明によれば、伝送路の状態や
基準搬送波の位相ずれの量に応じて1等化器や位相制御
回路の制御に必要な誤差信号を重み付け、あるいは切り
替えることにより、より正確な誤差信号を抽出するので
、より正確な制御を行うことができ、その結果、データ
伝送特性を向上させることが可能である。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示すデータ復調装置の
ブロック図、第2図は第1図における第2の誤差検出回
路のブロック図、第3図は第2図における差をとる回路
のブロック図、第4図は第3図の識別回路出力信号とマ
ツピング信号の関係図、第5図は送信信号、識別回路出
力信号、識別信号と誤差信号1,2との関係を示す図、
第6図および第7図はそれぞれ第1図における制御信号
発生回路のブロック図、第8図は本発明の第2の実施例
を示すデータ復調装置のブロック図、第9図は本発明の
制御信号と位相ずれとの関係を示す特性図である。 2:識別回路、3:誤り訂正回路、4:復号信号、5:
第1の誤差検出回路、6:第2の誤差検出回路、7:第
1の制御信号発生回路、8;第2の制御信号発生回路、
9:重み付け回路、10:加算回路、1に制御信号出力
、51,61:誤差信号1,2.71,81:制御信号
1,2.62:差をとる回路、63:再符号回路、64
:マツピング回路。 第 図 第 図 第 図 :識別レベル

Claims (2)

    【特許請求の範囲】
  1. (1)受信した信号を入力し、信号の識別および再生を
    行う識別回路と、該識別回路の出力信号を入力して誤り
    訂正を行う誤り訂正回路とを備えたデータ復調装置にお
    いて、上記識別回路の出力から誤差を検出して、誤差信
    号1を発生する第1の誤差検出手段と、上記識別回路の
    出力と誤り訂正回路の出力との誤差を検出して、誤差信
    号2を発生する第2の誤差検出手段と、上記誤差信号1
    を入力し、ある一定の論理に従って制御信号1を生成す
    る第1の制御信号発生回路と、上記誤差信号2を入力し
    、ある一定の論理に従って制御信号2を生成する第2の
    制御信号発生回路と、上記制御信号1および2を入力し
    、該制御信号1、2に対してそれぞれ独立に重み付けを
    行う重み付け回路と、該重み付け回路の出力信号を入力
    して、該出力信号を加算した後、再び重み付けを行う加
    算回路とを有し、該加算回路により得られた制御信号3
    を用いて、上記識別回路以前の回路の状態を監視し、か
    つ調整することを特徴とするデータ復調方式。
  2. (2)上記重み付け回路および加算回路の代りに、制御
    信号切り替え回路を設け、該制御信号切り替え回路で、
    回線モニタ信号を監視することにより、制御信号1と制
    御信号2のうちの一方を選択して、選択された制御信号
    に切り替え、該制御信号3として出力することを特徴と
    する請求項1記載のデータ復調方式。
JP31350388A 1988-12-12 1988-12-12 データ復調方式 Pending JPH02159126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31350388A JPH02159126A (ja) 1988-12-12 1988-12-12 データ復調方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31350388A JPH02159126A (ja) 1988-12-12 1988-12-12 データ復調方式

Publications (1)

Publication Number Publication Date
JPH02159126A true JPH02159126A (ja) 1990-06-19

Family

ID=18042094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31350388A Pending JPH02159126A (ja) 1988-12-12 1988-12-12 データ復調方式

Country Status (1)

Country Link
JP (1) JPH02159126A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6173020B1 (en) 1998-01-28 2001-01-09 Nec Corporation Demodulation circuit including error correction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6173020B1 (en) 1998-01-28 2001-01-09 Nec Corporation Demodulation circuit including error correction

Similar Documents

Publication Publication Date Title
US5353306A (en) Tap-weight controller for adaptive matched filter receiver
KR100800885B1 (ko) 다중레벨변조를 사용하는 통신시스템의 복조장치 및 방법
US5809071A (en) Signal processing apparatus
US5867531A (en) Maximum likelihood sequence estimator and maximum likelihood sequence estimating method
US20060203900A1 (en) Burst error limiting feedback equalizer system and method for multidimensional modulation systems
US6269116B1 (en) Method and arrangement for demodulating data symbols
US7133476B2 (en) Apparatus and methods for suppression of interference among disparately-modulated signals
US6389572B1 (en) Method of extracting bits from modulated waveforms
JPH03255729A (ja) 復調システム
WO2002069592A1 (fr) Decodeur et procede de decodage
US8705665B2 (en) Process for performing log-likelihood-ratio clipping in a soft-decision near-ML detector, and detector for doing the same
JP2002141963A (ja) 適応直交振幅変調復号システム
JPH02159126A (ja) データ復調方式
KR0122749B1 (ko) 적응 양자화를 이용한 소프트 결정방법
JPH066400A (ja) ビット尤度演算装置
JPS60174550A (ja) 符号再生回路
JP3464535B2 (ja) 適応型ディジタルフィルタ
US8640014B2 (en) Soft bit metric generation
JPH057128A (ja) 等化器
JP2861778B2 (ja) 復調装置
JP4216743B2 (ja) ビタビ等化器
US20040151258A1 (en) Bit likelihood calculation method and demodulation device
JP3237866B2 (ja) 軟判定復号方法
JP2022114026A (ja) 変調装置、復調装置、および通信装置
JP4248461B2 (ja) ビタビ等化器