JPH021578A - Test item generating device - Google Patents

Test item generating device

Info

Publication number
JPH021578A
JPH021578A JP63141742A JP14174288A JPH021578A JP H021578 A JPH021578 A JP H021578A JP 63141742 A JP63141742 A JP 63141742A JP 14174288 A JP14174288 A JP 14174288A JP H021578 A JPH021578 A JP H021578A
Authority
JP
Japan
Prior art keywords
test item
test
items
file
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63141742A
Other languages
Japanese (ja)
Inventor
Kaoru Suzuki
薫 鈴木
Junichi Tashiro
淳一 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Computer Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Computer Electronics Co Ltd
Priority to JP63141742A priority Critical patent/JPH021578A/en
Publication of JPH021578A publication Critical patent/JPH021578A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To efficiently generate a detailed and exact test item by dividing logical information into item units and converting the data to a hierarchical structure, bringing this data to mapping as a vector train on an (n) dimensional virtual space and extracting it in accordance with a condition. CONSTITUTION:By a terminal equipment control processing 1, a test item file 6 of a test item and data is generated. By a map generation processing 2, the test item file 6 and a test item condition file are inputted, and an (n)-dimensional map is generated on a virtual space. By a test item optimization processing 3, an optimizing condition file 8 is inputted, and the test item and the data which have been generated by the (n)-dimensional map are optimized. These test item and data are brought to display output to a terminal equipment 5 and a printing device 9.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、陶埋検証を実施する際の試験項目生成に係シ
、特に大規模なm埋検証の試験項目生成に好適な試験項
目生成装置に関する。
[Detailed Description of the Invention] [Industrial Field of Application] The present invention relates to test item generation when performing embedding verification, and particularly to test item generation suitable for generating test items for large-scale embedding verification. Regarding equipment.

〔従来の技術〕[Conventional technology]

従来、論理検証を実施する際の試験項目は、論理設計者
又は、検査担当者がその経験等に基づき人手によシ抽出
されていた。
Conventionally, test items when performing logic verification have been manually extracted by a logic designer or a person in charge of inspection based on their experience.

なお、関連する技術としては特開昭dj−70641号
が挙げられる。
Incidentally, related technology includes Japanese Patent Application Laid-Open No. 70641.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術では、大規模な論理に対して試験項目を人
為的に作成する為K、試験項目作成者の経験及び知識に
検証精度が依存してしまう。また完全な論理検証項目を
全て抽出する事は、困難であった。
In the above-mentioned conventional technology, test items are artificially created for large-scale logic, so the verification accuracy depends on the experience and knowledge of the test item creator. Furthermore, it was difficult to extract all complete logical verification items.

本発明の目的は、論理仕様に記載されている機能項目か
ら、機械的に当該論理検証に必要な試験項目生成装置を
提供することにある。
An object of the present invention is to provide a test item generating device mechanically necessary for logic verification from functional items described in logic specifications.

〔課題を解決するための手段〕[Means to solve the problem]

本発明によればm記目的は、論理情報を関連する項目単
位に分割しデータを階層構造化する手段と、上記階層構
造化されたデータをn次元仮想窒間上のベクトル列とし
てマツピンクする手段と、抽出条件に従い当該ベクトル
列を抽出する手段とを有する事により達成される。
According to the present invention, the m objects are a means for dividing logical information into related item units and creating a hierarchical structure of the data, and a means for converting the hierarchically structured data into a vector sequence on an n-dimensional virtual space. This is achieved by having a means for extracting the vector sequence according to the extraction conditions.

〔作用〕[Effect]

一前Jピ手段によれば、設計仕様の項目を利用して指定
された項目の有効な試験項目のn次元マツプを仮想空間
上に作成し、n次元マツプから、試験項目を機械的に生
成し、有効な試験項目のみ詳細かつ正確に効率良く自動
生成する。
According to the Ichimae Jpi method, an n-dimensional map of valid test items for specified items is created in virtual space using items in the design specifications, and test items are mechanically generated from the n-dimensional map. Then, only valid test items are automatically generated in detail, accurately, and efficiently.

それによって、試験項目を基に試験プログラムを作成す
れば、恨証梢度向上が図れる。
By creating a test program based on the test items, it is possible to improve the degree of resentment.

〔芙施例〕[Fu example]

以下、本発明の一実施例を図面を用いて詳細に説明する
Hereinafter, one embodiment of the present invention will be described in detail using the drawings.

第1図は、本発明にかかる試験項目自動生成装置におけ
る処理の流れを概略的に示す処理ブロック図である。
FIG. 1 is a processing block diagram schematically showing the flow of processing in the test item automatic generation device according to the present invention.

まず、端末装置制御処理1では、オペレータの指示によ
シ、試験項目及びデータの試験項目ファイル乙の作成、
又は、マツプ作成処理2を行う。
First, in terminal device control processing 1, according to the operator's instructions, a test item file B containing test items and data is created,
Alternatively, map creation processing 2 is performed.

次に、マツプ作成処理2では、試験項目ファイル6と試
験項目条件ファイル7を入力し、オペレータの指示のあ
った試験項目に対し、組合せ項目を認識した有効な項目
のn次元マツプ(マトリクス〕を仮想空間上に作成する
。次に、試験項目最適化処理3では、オペレータ指示に
よシ、最適化条件ファイル8を入力し、n次元マツプで
作成した試験項目及びデータの最適化を行い、より有効
な項目を作成する。陶、最適化はオペレータ指示のあっ
た場合に行う。更K、試験項目表示/出力処理4では、
試験項目及びデータを端末装置5及び印刷装置t9へ表
示出力する。
Next, in map creation process 2, the test item file 6 and the test item condition file 7 are input, and an n-dimensional map (matrix) of valid items with recognized combination items is created for the test items specified by the operator. Next, in test item optimization processing 3, the optimization condition file 8 is input according to the operator's instructions, and the test items and data created using the n-dimensional map are optimized. Create valid items.Optimization is performed when instructed by the operator.Additionally, in test item display/output processing 4,
The test items and data are displayed and output to the terminal device 5 and the printing device t9.

第2図は、第1図に示した処理ブロック図における各処
理順序を示したフローチャートである。
FIG. 2 is a flowchart showing the order of each process in the processing block diagram shown in FIG.

第2図に示すように、まず、オペレータによ)入力され
た指示から、マツプ作成か判定(201)を行い、rN
OJの場合は、オペレータが項目入力を行い、入力され
た項目を項目ごとに階層化し試験項目ファイルへ書込み
(211) f:行う。「YESJの場合は、オペレー
タの指定項目について試験項目ファイルの読込み(20
2) 、試験項目条件ファイルの読込み(203)を行
い、試験項目と試験項目条件の比較(204)を行い条
件や組合せ項目を認識した有効な試験項目のn次元マツ
プを仮想全問上に作成(205)する。次に、最適化条
件ファイルの読込み(206)を行い、マツプの項目と
最適化条件との比較(207)を行い、条件を認識し、
よシ最適な試験項目を作成する。次に、上記で作成した
試験項目を表示を行い(208)、オペレータ指定によ
シ印刷するか判定(209) L、rYEsJの場合は
、印刷(210) l、、終了する。
As shown in FIG. 2, first, based on the instructions input by the operator, it is determined whether to create a map (201), and rN
In the case of OJ, the operator inputs items, hierarchizes the input items for each item, and writes it to the test item file (211) f: Execute. “If YESJ, read the test item file for the operator-specified items (20
2) Read the test item condition file (203), compare the test item and test item condition (204), and create an n-dimensional map of valid test items with recognized conditions and combinations of items on all virtual questions. (205) Do. Next, the optimization conditions file is read (206), the items in the map are compared with the optimization conditions (207), the conditions are recognized,
Create the most suitable test items. Next, the test items created above are displayed (208), and it is determined whether to print according to the operator's instructions (209). If L, rYEsJ, print (210) l, and the process ends.

「NO」の場合は、印刷せず終了する。If "NO", the process ends without printing.

第3図は、試験項目ファイル6の説明図である。FIG. 3 is an explanatory diagram of the test item file 6.

試験項目ファイル6は、試験項目テーブル301があシ
、オペレータによ多入力された項目を第1項。
The test item file 6 includes the test item table 301, and the first item is the item inputted by the operator.

第2項・・・・・・第0項まで、n階層化し格納する。2nd term: Up to the 0th term, n layers are stored.

具体的には第1項は、試験項目テーブル−601の「先
行制御」、「命令J、’rcJであシ、第1項「先行制
御」の第2項は、rAl」、r分岐制御」であシ、第2
項「分岐制御」の第3項は、rTerget I J 
、 rTerget 2 J 、 =”−、rTerg
et nJである。その他の項目も同様である。
Specifically, the first item is ``advance control'' in the test item table 601, ``instruction J, 'rcJ'', and the second item of the 1st item ``advance control'' is rAl'', r branch control''. Ashish, 2nd
The third term of the term "branch control" is rTarget I J
, rTerget 2 J , =”−, rTerg
et nJ. The same applies to other items.

第4図は、試験項目条件ファイル7の説明図である。FIG. 4 is an explanatory diagram of the test item condition file 7.

試験項目条件ファイル7は、試験項目条件テーブル40
1があシ、項目402と条件403が格納されている。
The test item condition file 7 is the test item condition table 40.
Item 402 and condition 403 are stored.

具体的には、項目402が分岐制御の場合、条件403
は、Terget x 〉10は、あシ得なイコとを示
す。又、項目402が命令 Cの組合せの場合、条件4
03は、分岐命令 C11は、あシ得ないことを示す。
Specifically, when the item 402 is branch control, the condition 403
, Target x > 10 indicates an acceptable value. Also, if item 402 is a combination of commands C, condition 4
03 indicates that the branch instruction C11 is irreversible.

第5図は、試験項目のn次元マツプを説明するための図
である。
FIG. 5 is a diagram for explaining an n-dimensional map of test items.

n次元マツプは、項目数に応じ、仮想空間上に作成する
An n-dimensional map is created in virtual space according to the number of items.

作成時は、まず、試験項目ファイル6の試験項目テーブ
ル301と試験項目条件ファイル7の試験項目条件テー
ブル401を読込み、組合せ試験項目を認識し、有効な
試験項目のみを作成する。具体的には、命令 先行制御
の組合せの試験項目作成時、試験項目ファイル6の試験
項目テーブル301から、先行制御と命令を読込み、尚
に、試験項目条件ファイル7の試験項目条件テーブル4
01を読込む。試験項目として、命令と先行制御の項目
を命令を第1次項、先行制御を第2次項として、第1項
のn次元マツプ、第2項のn次元マツプ、・・・第0項
のn次元マツプと組合せるが、分岐制御の条件としてr
 Terget x > 10 Jは作成しないことか
ら、第5項のn次元マツプの分岐制御はrTerget
υからr Terget 10 Jまでの項目とする。
At the time of creation, first, the test item table 301 of the test item file 6 and the test item condition table 401 of the test item condition file 7 are read, combination test items are recognized, and only valid test items are created. Specifically, when creating a test item for a combination of command and advance control, the advance control and command are read from the test item table 301 of the test item file 6, and the test item condition table 4 of the test item condition file 7 is read.
Read 01. As test items, the command and advance control items are set as the first order term, the first order term as the second order term, the n-dimensional map of the first term, the n-dimensional map of the second term, ... the n-dimensional map of the 0th term. It is combined with map, but as a condition for branch control
Since Target x > 10 J is not created, the branch control of the n-dimensional map in the fifth term is rTarget.
Items from υ to r Target 10 J.

又、分岐制御は、命令と組合せる場合、分岐命令以外の
命令は、試験項目として有効でな・いことから、分岐命
令のみであることを認識し、有効な試験項目のみを抽出
し、n次元マツプを作成する。
In addition, when branch control is combined with instructions, instructions other than branch instructions are not valid as test items, so it recognizes that only branch instructions are present, and extracts only valid test items. Create a dimensional map.

第6図は、試験項目テーブル601を説明するための図
である。
FIG. 6 is a diagram for explaining the test item table 601.

試験項目テーブル601は、n次元マツプによシ徂合せ
た項目を格納している。試験項目テーブル601に示し
た例は、命令 先行制御の分岐制御の試験項目であシ、
図の様に各データを組合せた試験項目を作成する。
The test item table 601 stores items tailored to the n-dimensional map. The example shown in the test item table 601 is a test item for branch control of instruction advance control.
Create test items that combine each data as shown in the figure.

第7図は、最適化条件ファイル8を説明するための図で
ある。
FIG. 7 is a diagram for explaining the optimization condition file 8.

最適化条件ファイルには、最適化条件テーブル701が
格納されておシ、よシ最適な試験項目を作成するための
ものである。
The optimization condition file stores an optimization condition table 701, which is used to create the most optimal test items.

試験項目を最適化するかどうかは、オペレータの指示に
よる。
Whether or not to optimize the test items depends on the operator's instructions.

最適化条件テーブル701には、有効フラグ702゜項
目7032条件704がある。具体的には、有効フラグ
702が「1」9項目703が「分岐制御」1条件70
4がr Terget 1 、 Target 5 J
の場合、分岐制御の試験項目では、Terget 1 
、 Terget 5が有効であることを示す。無効時
は、有効フラグ702が「0」である。
The optimization condition table 701 includes a valid flag 702° item 7032 and a condition 704. Specifically, the valid flag 702 is “1” and the 9 items 703 are “branch control” 1 condition 70
4 is r Target 1, Target 5 J
In this case, Target 1 is the test item for branch control.
, indicates that Target 5 is valid. When invalid, the valid flag 702 is "0".

最適化条件ファイルのデータによシ、試験項目テーブル
601のデータの内、よシ最適な試験項目を抽出する。
Based on the data in the optimization condition file, the most optimal test items are extracted from the data in the test item table 601.

上記で作成した試験項目テーブルを、端末装置。Transfer the test item table created above to the terminal device.

印刷装置に表示/出力することによって、試験プログラ
ム作成の試験項目を詳細かつ正確に効率良く自動生成で
きる。
By displaying/outputting on a printing device, test items for creating a test program can be automatically generated in detail, accurately, and efficiently.

以上、本発明の実施例にもとづき具体的に説明したが、
本発明は、m1記実施例に限定されるものではなく、そ
の要旨を逸脱しない範囲において棟々変更であることは
言うまでもない◎ 〔発明の効果〕 以上、説明したように、本発明によれば、組合せ項目を
認識し、有効な項目のn次元のマツプを仮想壁間上に作
シ出し、組合せ、又、最適化することによシ、従来にな
く詳細かつ正確な試験項目を効率よく自動生成できる効
果がある。
The above has been specifically explained based on the embodiments of the present invention, but
It goes without saying that the present invention is not limited to the embodiment m1, and may be modified without departing from the gist of the invention. [Effects of the Invention] As explained above, according to the present invention, By recognizing combination items, creating an n-dimensional map of valid items on a virtual wall, combining them, and optimizing them, we can efficiently and automatically perform test items that are more detailed and accurate than ever before. There are effects that can be generated.

これにより、試験プログラムの試験精度を向上させるこ
とが可能となる。
This makes it possible to improve the test accuracy of the test program.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例にかかる試験項目自動生成
装置における処理ブロック図、第2因は第1図に示した
処理ブロック因におけるフローチャート、第6図は、試
験項目ファイルの説明図、第4図は、試験項目条件ファ
イルの説明図、第5図は、マツプ作成処理におけるマツ
プ図、第6図は、試験項目テーブルの説明図、第7図は
、最適化条件ファイルの説明図である。 1・・・端末装置制御処理、2・・・マツプ作成処理、
3・・・試験項目最適化処理、4・・・試験項目表示/
出力処理、5・・・端末装置、6・・・試験項目ファイ
ル、7・・・試験項目条件ファイル、8・・・最適化条
件ファイル、9・・・印刷装置。
FIG. 1 is a processing block diagram in a test item automatic generation device according to an embodiment of the present invention, the second factor is a flowchart in the processing block factor shown in FIG. 1, and FIG. 6 is an explanatory diagram of a test item file. , Fig. 4 is an explanatory diagram of the test item condition file, Fig. 5 is a map diagram in the map creation process, Fig. 6 is an explanatory diagram of the test item table, and Fig. 7 is an explanatory diagram of the optimization condition file. It is. 1... Terminal device control processing, 2... Map creation processing,
3... Test item optimization processing, 4... Test item display/
Output processing, 5... terminal device, 6... test item file, 7... test item condition file, 8... optimization condition file, 9... printing device.

Claims (1)

【特許請求の範囲】[Claims] 1、論理検証において、論理情報を関連する項目単位に
分割しデータを階層構造化する手段と、上記階層構造化
されたデータをn次元仮想空間上のベクトル列としてマ
ッピングする手段と、抽出条件に従い当該ベクトル列を
抽出する手段とを有し、当該論理検証に必要な試験項目
を自動抽出することを特徴とする試験項目生成装置。
1. In logic verification, there is a means for dividing logical information into related items and structuring the data in a hierarchical structure, a means for mapping the hierarchically structured data as a vector sequence on an n-dimensional virtual space, and a method according to extraction conditions. 1. A test item generation device, comprising means for extracting the vector sequence, and automatically extracting test items necessary for the logic verification.
JP63141742A 1988-06-10 1988-06-10 Test item generating device Pending JPH021578A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63141742A JPH021578A (en) 1988-06-10 1988-06-10 Test item generating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63141742A JPH021578A (en) 1988-06-10 1988-06-10 Test item generating device

Publications (1)

Publication Number Publication Date
JPH021578A true JPH021578A (en) 1990-01-05

Family

ID=15299147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63141742A Pending JPH021578A (en) 1988-06-10 1988-06-10 Test item generating device

Country Status (1)

Country Link
JP (1) JPH021578A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008200686A (en) * 2007-02-16 2008-09-04 Ihi Corp Method and apparatus for manufacturing powder clad plate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008200686A (en) * 2007-02-16 2008-09-04 Ihi Corp Method and apparatus for manufacturing powder clad plate

Similar Documents

Publication Publication Date Title
US5161211A (en) Method and system of specification processing
JPH02232152A (en) Production system simulator forming device
JPH021578A (en) Test item generating device
JPH05225290A (en) Shape correction system by three dimensional parametric function
JP2557856B2 (en) CAD system
JPH0731309Y2 (en) Information processing device having simulation function
JPS636675A (en) Picture processor
JP2846049B2 (en) Check drawing CAD drawing creation device
JPH0778195A (en) Data updating system in circuit design cad
JPH05120055A (en) Test pattern generating device
JPH0444175A (en) Logic simulation system
JPH09319604A (en) Testing system
JP2012164081A (en) Intermediate code inspection system, intermediate code inspection method, and intermediate code inspection program
JPH07141407A (en) Logical simulator and logical simulation method
Johnson Jr Interactive logic laboratory
JPH08335226A (en) Device and method for designing circuit
JPH0434624A (en) Device for setting up initial condition of parity data
JPH05233764A (en) Solid form modeling system
JPH03136172A (en) System and device for processing input of time chart
JPH0258125A (en) Processing component generating method
JPS63205760A (en) Test coverage system for logical simulation
JP2000056978A (en) Expert system
JPS59183432A (en) Output display system of software
JPH04323773A (en) Partial simulator
JPS61143855A (en) Program test system