JPH0215381Y2 - - Google Patents

Info

Publication number
JPH0215381Y2
JPH0215381Y2 JP1980070616U JP7061680U JPH0215381Y2 JP H0215381 Y2 JPH0215381 Y2 JP H0215381Y2 JP 1980070616 U JP1980070616 U JP 1980070616U JP 7061680 U JP7061680 U JP 7061680U JP H0215381 Y2 JPH0215381 Y2 JP H0215381Y2
Authority
JP
Japan
Prior art keywords
transistor
current
load
power supply
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980070616U
Other languages
Japanese (ja)
Other versions
JPS56172016U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980070616U priority Critical patent/JPH0215381Y2/ja
Publication of JPS56172016U publication Critical patent/JPS56172016U/ja
Application granted granted Critical
Publication of JPH0215381Y2 publication Critical patent/JPH0215381Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案は音響機器におけるイコライザ、フラツ
ト、トーン、フイルタ、メインなどの各種アンプ
の出力回路として用いられるSEPP出力回路に関
する。
[Detailed Description of the Invention] The present invention relates to a SEPP output circuit used as an output circuit for various amplifiers such as equalizers, flats, tone filters, and main amplifiers in audio equipment.

従来のSEPP回路は、第1図に示すように、ト
ランジスタQ1〜Q4、抵抗R1〜R4、定電流負荷
1、バイアス回路2からなり、入力電圧Viは負
極側トランジスタQ2のコレクタ・ベース間に加
えられる構成を有する。この従来の出力回路を用
いたアンプのモデルを第2図に示す。第2図にお
いて、Aはアンプ、RLは第1図の出力端子OUT
に接続される負荷、Z1はアース回路のインピーダ
ンス、C1,C2はパスコンデンサである。
As shown in Figure 1, the conventional SEPP circuit consists of transistors Q 1 to Q 4 , resistors R 1 to R 4 , constant current load 1, and bias circuit 2, and input voltage Vi is applied to the collector of negative transistor Q 2. - Has configurations added between bases. A model of an amplifier using this conventional output circuit is shown in FIG. In Figure 2, A is the amplifier and R L is the output terminal OUT in Figure 1.
Z 1 is the impedance of the earth circuit, and C 1 and C 2 are the pass capacitors.

この第2図の回路において、入力電圧Viとし
て正弦波が入力された時、負荷RLが重くかつ出
力段がB級動作をしている時の電源電流i1,i2
びアースの電流i3(i1,i2の合成電流)はそれぞれ
イ,ロ,ハに示すようになる。またA級動作時の
電源電流i1,i2の波形はニ,ホに示すようになる。
ここで、アースに流れる電流i3に着目すると、第
2図の回路は第3図のように簡略化できる。
In the circuit shown in Fig. 2, when a sine wave is input as the input voltage Vi, the power supply currents i 1 , i 2 and the ground current i when the load R L is heavy and the output stage is in class B operation. 3 (combined current of i 1 and i 2 ) are shown in A, B, and C, respectively. Furthermore, the waveforms of the power supply currents i 1 and i 2 during class A operation are as shown in d and e.
Now, if we focus on the current i3 flowing to the ground, the circuit in FIG. 2 can be simplified as shown in FIG. 3.

第3図から明らかなように、アンプAが無歪出
力V0を供給しても、負荷RLの両端電圧V′0は V′0=RL/RL+Z1V0 であるから、該電圧V′0ひいては負荷に流れる電
流はインピーダンスZ1の影響を強く受ける。ここ
で、インピーダンスZ1が直線性が高い場合には問
題は少ないが、しかし接触抵抗やパターンのイン
ピーダンスなど非直線成分を含んだり、インピー
ダンスが高い場合には、該電圧V′0が歪んだり周
波数特性が悪くなつたりする。この為、音質の低
下を招くという結果を生む。そこで従来は鋼板な
どのバスラインを挿入する等の対策を要した。
As is clear from FIG. 3, even if amplifier A supplies an undistorted output V 0 , the voltage V′ 0 across the load R L is V′ 0 = R L /R L +Z 1 V 0 . The voltage V′ 0 and thus the current flowing through the load are strongly influenced by the impedance Z 1 . Here, if the impedance Z 1 has high linearity, there will be little problem, but if it contains non-linear components such as contact resistance or pattern impedance, or if the impedance is high, the voltage V′ 0 may be distorted and the frequency Characteristics may deteriorate. This results in a deterioration in sound quality. Conventionally, this required countermeasures such as inserting a bus line made of steel plate or the like.

また、この従来回路においては、第4図に示す
ように、パスコンデンサC1,C2に流れる電流i4
i5がアースに流れるため、パスコンデンサの特性
によつて音質が変わるという問題があつた。
In addition, in this conventional circuit, as shown in FIG . 4, currents i 4 ,
Since i5 flows to ground, there was a problem that the sound quality changed depending on the characteristics of the pass capacitor.

本考案の目的は、簡単な回路構成により、前記
したインピーダンス成分を見かけ上ゼロとするこ
とができ、かつパスコンデンサの特性による音質
の変化が軽減できる構成のSEPP出力回路を提供
することにある。
An object of the present invention is to provide an SEPP output circuit with a simple circuit configuration that can make the impedance component described above appear to be zero, and that can reduce changes in sound quality due to the characteristics of the pass capacitor.

この目的を達成するため、本考案のSEPP出力
回路は、SEPP出力回路の出力トランジスタのコ
レクタ又はエミツタ電流を検出し、正の電源側の
トランジスタの電流と同電流をアースから負の電
源側に流し、負の電源側のトランジスタの電流と
同電流を正の電源側からアースに流すように構成
したことを特徴とするものである。
To achieve this purpose, the SEPP output circuit of the present invention detects the collector or emitter current of the output transistor of the SEPP output circuit, and flows the same current as the current of the transistor on the positive power supply side from the ground to the negative power supply side. The device is characterized in that the same current as the current of the transistor on the negative power supply side is caused to flow from the positive power supply side to the ground.

以下本考案の詳細を図面に示す実施例により説
明する。第5図は本考案の一実施例であり、Q5
〜Q10はトランジスタ、R5〜R16は抵抗、D1,D2
D3,D4はそれぞれトランジスタQ7,Q8,Q9
Q10のベース・エミツタ電圧補正用のダイオー
ド、1は定電流負荷、2はバイアス回路である。
The details of the present invention will be explained below with reference to embodiments shown in the drawings. Figure 5 shows an embodiment of the present invention, and Q 5
~ Q10 is a transistor, R5 ~ R16 are resistors, D1 , D2 ,
D 3 and D 4 are transistors Q 7 , Q 8 , Q 9 , and
A diode for correcting the base-emitter voltage of Q10 , 1 is a constant current load, and 2 is a bias circuit.

第5図の回路において、入力電圧Viがプラス
側に励振すると、トランジスタQ5がオンとなり、
コレクタ電流が流れる。そして抵抗R5およびD1
よりなる検出手段の出力によりトランジスタQ7
のコレクタ電流が増え、抵抗R12およびD4よりな
る検出手段の出力によつてトランジスタQ10が制
御され、アースから抵抗R15、トランジスタQ10
抵抗R16を通つて負の電源側に流れる電流も増え
る。ここで、R5=R16、R9=R12に抵抗値を選ん
でおくことにより、トランジスタQ5とQ10のコレ
クタ電流は等しくなる。同様に、入力電圧がマイ
ナス側に励振すると、トランジスタQ6に電流が
流れ、R8=R13、R10=R11としておくことによ
り、トランジスタQ6とQ9のコレクタ電流(正の
電源側からアースに流れる電流)は等しくなる。
In the circuit shown in Figure 5, when the input voltage Vi is excited to the positive side, transistor Q5 turns on,
Collector current flows. and resistance R 5 and D 1
The output of the detection means consisting of transistor Q 7
increases, the transistor Q 10 is controlled by the output of the detection means consisting of the resistor R 12 and D 4 , and the transistor Q 10 is controlled from ground to the resistor R 15 , the transistor Q 10 ,
The current flowing through resistor R16 to the negative supply side also increases. Here, by selecting resistance values such that R 5 =R 16 and R 9 =R 12 , the collector currents of transistors Q 5 and Q 10 become equal. Similarly, when the input voltage is excited to the negative side, current flows through transistor Q 6 , and by setting R 8 = R 13 and R 10 = R 11 , the collector current of transistors Q 6 and Q 9 (positive power supply side (current flowing from to ground) will be equal.

この電流の関係は第6図のように示される。第
6図において、トランジスタQ5に流れる電流i6
第5図の出力端子CUT間に挿入された負荷RL
通り、トランジスタQ10を介して負の電源側に流
れ、トランジスタQ6を流れる電流i7は、正の電源
側からトランジスタQ9負荷RLを介して該トラン
ジスタQ6に流れ込み、負荷RLに流れる電流はい
ずれもアースに流れ込まない。
This current relationship is shown in FIG. In Fig. 6, the current i 6 flowing through the transistor Q 5 passes through the load R L inserted between the output terminals CUT in Fig. 5, flows to the negative power supply side via the transistor Q 10 , and flows through the transistor Q 6 . Current i 7 flows from the positive power supply side through transistor Q 9 load R L into said transistor Q 6 , and none of the current flowing through load R L flows to ground.

前記電流i6,i7は絶対値が同じで位相が180゜ず
れた電流であるので、A級動作時及びB級動作時
の電流はそれぞれ第7図のA,Bに示すようにな
る。第7図において、aは+電源電流、bは一電
源電流、cはアース電流である。即ち、A級動作
時には、電源アース共に交流電流が流れないこと
になる。また、B級動作時の電流波形から、パス
コンデンサを付けても、アースに電流が流れない
ことが、第8図の略図からも容易に理解できる。
即ち、パスコンデンサC1,C2を通る電流i8はアー
スを通らない。
Since the currents i 6 and i 7 have the same absolute value and are out of phase by 180°, the currents during class A operation and class B operation are as shown in A and B in FIG. 7, respectively. In FIG. 7, a is a positive power supply current, b is a single power supply current, and c is a ground current. That is, during class A operation, no alternating current flows through either the power source or the ground. Furthermore, it can be easily understood from the schematic diagram of FIG. 8 that even if a pass capacitor is attached, no current flows to the ground from the current waveform during class B operation.
That is, the current i 8 passing through the pass capacitors C 1 and C 2 does not pass through the ground.

以上をまとめると、第9図で表わされる。第9
図からわかるように、アースのインピーダンスZ1
には交流電流は流れず、従つて、Z1=0とみなす
ことができる。
The above is summarized as shown in FIG. 9th
As can be seen from the figure, the impedance of the earth Z 1
No alternating current flows through , therefore Z 1 can be considered to be 0.

第10図は第5図に示したSEPP出力回路の応
用例のアンプであり、3は第5図のSEPP出力回
路、4,5はそれぞれ初段、中間段の増幅回路、
Z2,Z3は帰還回路を構成するインピーダンス、ZL
は負荷である。
Figure 10 is an amplifier that is an application example of the SEPP output circuit shown in Figure 5, 3 is the SEPP output circuit in Figure 5, 4 and 5 are first stage and intermediate stage amplifier circuits, respectively.
Z 2 and Z 3 are the impedances that constitute the feedback circuit, and Z L
is the load.

第11図は本考案の他の実施例であり、この回
路は第5図のトランジスタQ5,Q6の代りにイン
バーテドダーリントン接続されたトランジスタ
Q11とQ13及びQ12とQ14を用いたものであつて、
この場合、トランジスタQ11,Q12のエミツタ電
流を検出して同電流をトランジスタQ10,Q9に流
すことになる。
FIG. 11 shows another embodiment of the present invention, in which transistors Q 5 and Q 6 in FIG. 5 are replaced by inverted Darlington-connected transistors.
Q 11 and Q 13 and Q 12 and Q 14 are used, and
In this case, the emitter currents of transistors Q 11 and Q 12 are detected and the same currents are caused to flow through transistors Q 10 and Q 9 .

以上述べたように、本考案によれば、アース回
路に非直線な又は高インピーダンスが介在しても
アンプは何ら悪影響を受けることがない。即ちイ
ンピーダンスが出力歪として転化されることがな
い。多くの場合、この出力歪は音の濁りとして聴
感上不快感を与えるものであつて、本考案によつ
てこの濁りがなくなり、クリヤーな音を提供でき
る。また出力段がA級動作の場合には、電源にも
交流電流が流れず、電源のインピーダンスによる
歪やノイズなどが発生せず、音質に影響を与える
ことがなく、このことも音質の向上に役立つ。ま
た、従来、電源とアース間にパスコンデンサを挿
入し、これによつて電源のリツプルなどを軽減し
ているが、本考案によれば、このパスコンデンサ
を挿入しても、これに流れる電流はアースに流れ
得ないので、音質が在右されることがない。さら
に従来はアース回路のインピーダンスの影響の避
けるために鋼板などの低インピーダンスのパスラ
インを設けていたが、本考案によればこれらも不
要となり、コスト低減に役立つ。前記の効果のほ
かに、信号経路以外の付属回路を必要とせず、簡
単な回路構成で容易に実現できることも生産性や
コスト低減に大きな効果がある。
As described above, according to the present invention, even if a non-linear or high impedance exists in the ground circuit, the amplifier will not be adversely affected at all. That is, impedance is not transformed into output distortion. In many cases, this output distortion causes audible discomfort as a muddy sound, and the present invention eliminates this muddying and provides clear sound. In addition, when the output stage operates in class A mode, no alternating current flows through the power supply, so distortion and noise due to the impedance of the power supply do not occur, and the sound quality is not affected, which also improves the sound quality. Helpful. In addition, conventionally, a pass capacitor is inserted between the power supply and the ground to reduce ripples in the power supply, but according to the present invention, even if this pass capacitor is inserted, the current flowing through it is Since it cannot flow to earth, the sound quality will not be affected. Furthermore, in the past, a low impedance pass line such as a steel plate was provided in order to avoid the influence of the impedance of the ground circuit, but according to the present invention, these are no longer necessary, which helps to reduce costs. In addition to the above-mentioned effects, the fact that it can be easily realized with a simple circuit configuration without requiring any additional circuits other than the signal path has a great effect on productivity and cost reduction.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のSEPP出力回路を示す回路図、
第2図ないし第4図はその問題点を説明するモデ
ル図、第5図は本考案のSEPP出力回路の一実施
例を示す回路図、第6図は第5図の回路の抵抗の
選択によつて得られる電流の流れを示すモデル
図、第7図は第5図の回路の動作を説明する波形
図、第8図は第5図の回路を用いたアンプにおい
てはパスコンデンサにアースを介する電流が流れ
ないことを説明するモデル図、第9図は第5図の
回路を用いたアンプの全体的な電流の流れを説明
するモデル図、第10図は第5図の回路の応用例
を示すアンプの回路図、第11図は本考案の他の
実施例を示す回路図である。 D1〜D4……ダイオード、Q1〜Q14……トランジ
スタ、R1〜R14……抵抗、1……定電流負荷、2
……バイアス回路。
Figure 1 is a circuit diagram showing a conventional SEPP output circuit.
Figures 2 to 4 are model diagrams explaining the problems, Figure 5 is a circuit diagram showing an embodiment of the SEPP output circuit of the present invention, and Figure 6 is a diagram showing the selection of the resistance of the circuit in Figure 5. Figure 7 is a waveform diagram explaining the operation of the circuit in Figure 5. Figure 8 is a model diagram showing the current flow obtained as a result. Figure 8 is a waveform diagram explaining the operation of the circuit in Figure 5. A model diagram explaining that no current flows, Figure 9 is a model diagram explaining the overall current flow of an amplifier using the circuit in Figure 5, and Figure 10 is an example of an application of the circuit in Figure 5. FIG. 11 is a circuit diagram showing another embodiment of the present invention. D 1 - D 4 ... Diode, Q 1 - Q 14 ... Transistor, R 1 - R 14 ... Resistor, 1 ... Constant current load, 2
...Bias circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 第1および第2のトランジスタよりなる一つの
SEPP回路が正および負の2電源により動作する
増幅器において、前記第1のトランジスタと正の
電源との間に接続される第1の電流検出手段と、
該第1の電流検出手段の出力によつて前記第1の
トランジスタと同じ電流が負荷から負の電源へ流
れるように制御される第4のトランジスタと、前
記第2のトランジスタと負の電源との間に接続さ
れる第2の電流検出手段と、該第2の電流検出手
段の出力によつて前記第2のトランジスタと同じ
電流が正の電源から前記負荷へ流れるように制御
される第3のトランジスタとで構成され、前記第
1および第2のトランジスタの接続点に前記負荷
の一端を接続し、かつ該負荷の他端に前記第3の
トランジスタ、前記第4のトランジスタおよびア
ースを接続し、入力信号が正の半サイクルのとき
前記第1のトランジスタ、前記負荷および前記第
4のトランジスタを介して正の電源から負の電源
へ電流を流し、かつ入力信号が負の半サイクルの
とき前記第3のトランジスタ、前記負荷および前
記第2のトランジスタを介して正の電源から負の
電源へ電流を流すことによりアースに信号電流が
流れ込まないように構成したことを特徴とする
SEPP出力回路。
one consisting of first and second transistors;
In an amplifier in which the SEPP circuit operates with two positive and negative power supplies, a first current detection means connected between the first transistor and the positive power supply;
a fourth transistor controlled by the output of the first current detection means so that the same current as that of the first transistor flows from the load to the negative power supply; and a connection between the second transistor and the negative power supply. a third current detecting means connected between the second current detecting means and a third transistor controlled so that the same current as that of the second transistor flows from the positive power supply to the load by the output of the second current detecting means; one end of the load is connected to a connection point between the first and second transistors, and the third transistor, the fourth transistor, and ground are connected to the other end of the load; When the input signal is a positive half cycle, current flows from the positive power supply to the negative power supply through the first transistor, the load and the fourth transistor, and when the input signal is a negative half cycle, the current flows through the first transistor, the load and the fourth transistor. The present invention is characterized in that the current is caused to flow from the positive power source to the negative power source through the transistor No. 3, the load, and the second transistor so that the signal current does not flow into the ground.
SEPP output circuit.
JP1980070616U 1980-05-22 1980-05-22 Expired JPH0215381Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980070616U JPH0215381Y2 (en) 1980-05-22 1980-05-22

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980070616U JPH0215381Y2 (en) 1980-05-22 1980-05-22

Publications (2)

Publication Number Publication Date
JPS56172016U JPS56172016U (en) 1981-12-18
JPH0215381Y2 true JPH0215381Y2 (en) 1990-04-25

Family

ID=29664471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980070616U Expired JPH0215381Y2 (en) 1980-05-22 1980-05-22

Country Status (1)

Country Link
JP (1) JPH0215381Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5223245A (en) * 1975-08-18 1977-02-22 Nippon Columbia Co Ltd Feedback circuit of one-grounded btl amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5223245A (en) * 1975-08-18 1977-02-22 Nippon Columbia Co Ltd Feedback circuit of one-grounded btl amplifier

Also Published As

Publication number Publication date
JPS56172016U (en) 1981-12-18

Similar Documents

Publication Publication Date Title
US2762870A (en) Push-pull complementary type transistor amplifier
JPS58146116A (en) Electronic gain controller
US4039981A (en) Variable impedance circuit
JP2005509347A (en) Power amplifier with distortion compensation
US4445054A (en) Full-wave rectifying circuit
US4000474A (en) Signal amplifier circuit using a field effect transistor having current unsaturated triode vacuum tube characteristics
US3462698A (en) All npn transistor dc amplifier
JPH0215381Y2 (en)
US2932800A (en) High power audio amplifier employing transistors
US4253070A (en) Feedback arrangement
US20030219135A1 (en) Acoustic drive circuit
US4318050A (en) AM Detecting circuit
JPH0346581Y2 (en)
US4027272A (en) Amplifier
JPS6223133Y2 (en)
JPS5949728B2 (en) variable impedance circuit
JPH05191157A (en) Balanced input type audio amplifying circuit
US3883814A (en) High fidelity solid state mobile amplifier
GB2069786A (en) Signal transfer system
JPS628571Y2 (en)
JPH0336096Y2 (en)
JPS6342593Y2 (en)
JPH0564036A (en) Gamma offset adjustment circuit
JPS6119546Y2 (en)
JPS58162109A (en) Power amplifier