JPH0215374Y2 - - Google Patents

Info

Publication number
JPH0215374Y2
JPH0215374Y2 JP2305781U JP2305781U JPH0215374Y2 JP H0215374 Y2 JPH0215374 Y2 JP H0215374Y2 JP 2305781 U JP2305781 U JP 2305781U JP 2305781 U JP2305781 U JP 2305781U JP H0215374 Y2 JPH0215374 Y2 JP H0215374Y2
Authority
JP
Japan
Prior art keywords
output
frequency
value
memory
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2305781U
Other languages
English (en)
Other versions
JPS57138412U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP2305781U priority Critical patent/JPH0215374Y2/ja
Publication of JPS57138412U publication Critical patent/JPS57138412U/ja
Application granted granted Critical
Publication of JPH0215374Y2 publication Critical patent/JPH0215374Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

【考案の詳細な説明】 本考案は周波数とともに出力電圧が変化するデ
イジタル式正弦波発生装置に関する。
鉄道車両で速度を検出する場合、電磁式の速度
発電機が用いられる。この速度発電機の出力は正
弦波である。速度発電機の信号を入力として作動
するATCや滑走検知装置は正弦波を矩形波に整
形したのちデジタル処理を行う。したがつて前記
のATCや滑走検知装置を試験するための試験装
置の内部で発生させる模擬速度信号は正弦波であ
ることがのぞましい。本考案はこのような試験装
置に採用され周波数(速度)と発生電圧の関係を
任意に設定することができる正弦波発生装置に関
するものである。
第1図は従来のデイジタル式正弦波発生装置の
構成を示すブロツク接続図である。図中、1は水
晶発振器、2は周波数設定器、3はレート・マル
チプライヤ、4はアツプ・ダウン・カウンタ、5
はリード・オンリ・メモリ、6はラツチ回路、7
は符号反転用フリツプ・フロツプ、8−1,8−
2はそれぞれデイジタル・アナログ変換回路、9
は乗算器である。すなわち、周波数設定器2で、
レート・マルチプライヤ3を駆動し、4Nfのパル
ス列を発生させる。続いて、このパルス列をNま
でカウント計数できる。アツプ・ダウン・カウン
タ4で4Nfを計数する。すなわち、第2図のよう
に零からフルWまでアツプカウントし、次にNか
ら零までダウンカウントし、さらに零からNまで
のアツプカウント、Nから零までのダウンカウン
トを順次繰り返す。そして計数値が零となる時点
で符号反転用フリツプ・フロツプ7の出力を反転
させる。リード・オンリ・メモリ5は、番地をサ
イン函数の変数に対応させ、メモリ内容は、それ
ぞれその変数に対する振巾1のサイン函数値とな
るような値が記憶されていて、メモリ全体として
各変数値に対するサイン値のテーブルを構成して
いる。そして又、その番地はアツプ・ダウン・カ
ウンタ4の計数値出力に対応させてある。したが
つて、アツプ・ダウン・カウンタ4の計数値出力
が零のときはメモリ5の出力も零、計数値出力が
1のときはsin(π/2×1/N)=sinπ/2N、2のと
きは sin2π/2N=sinπ/N、3のときはsin3π/2N、4の
とき はsin2π/N、一般にKのときはsinKπ/2N、Nのとき はsinπ/2の出力をリード・オンリ・メモリ5から 出力する。その後、これらの出力は、ラツチ回路
6でラツチされ、すなわち、リード・オンリ・メ
モリ5からの出力を出力タイミング間隔一定に調
整してラツチ回路6から出力する。ラツチ回路6
からの出力はデイジタル・アナログ変換回路8−
1に入力され、アナログ値に変換されるととも
に、符号反転用フリツプ・フロツプ7の出力が反
転するとき、極性が反転されて出力される。した
がつて、変換回路8−1から、sin2πftが出力さ
れることとなる。一方、デイジタル・アナログ変
換回路8−2には周波数設定器2の設定周波数信
号が入力されて、アナログ変換される。変換回
路8−1の出力sin2πftと変換回路8−2の出力
fとは乗算器9で乗算されて出力する。すなわ
ち、fsin2πftとして出力されるため、設定周波数
に比例した電圧の正弦波が得られることとなる
ものである。しかし、このような従来の装置では
周波数に比例した電圧の正弦波を得ることはで
きるが、電圧が周波数に比例しないような場合
は、更に処理が必要となり、装置の価格が高価と
なる。又、周波数に比例した電圧の正弦波を得
る場合でも、デイジタル・アナログ変換器2個と
乗算器とが必要となり高価となるという欠点があ
る。
本考案は、このような欠点の改良を目的とす
る。第3図は本考案による実施例のブロツク構成
図である。図中、5−1,5−2,……5−nは
それぞれリード・オンリ・メモリで、それぞれ第
1図の場合のリード・オンリ・メモリ5と同様
に、アツプ・ダウン・カウンタ4のカウント値に
対応させて振巾1の正弦値をとるとともに、さら
にその値にメモリ5−1には係数V1を、メモリ
5−2には係数V2を、……、メモリ5−nには
係数Voを乗算した値をテーブルとして記憶させ
たものである。8はデイジタル・アナログ変換回
路、10は切替回路で、周波数設定器2の設定周
波数を入力し、その設定周波数が1の周波数巾内
にあるときは、アツプ・ダウン・カウンタ4をメ
モリ5−1へ、2の周波数巾内にあるときはメモ
リ5−2へ、以下同様にoの周波数巾内にあると
きはメモリ5−nへ接続するよう切替えを行う回
路である。その他の符号は、第1図の場合と同じ
である。第3図の構成に於て、周波数設定器2で
レート・マルチプライヤ3を駆動し、4Nfのパル
ス列を発生させ、Nまでカウントできるアツプ・
ダウン・カウンタ4でO→N→O→N→……のカ
ウントを繰り返させ、カウントが零となる時点で
符号反転用フリツプ・フロツプ7の出力を反転さ
せる。この点までは、第1図の場合の動作と全く
同じである。そして、設定周波数が1の周波数帯
中のとき、切替回路10によりカウンタ4の出力
が、メモリ5−1に入力するように切替えられ
る。したがつて、カウンタ4のカウント毎にメモ
リ5−1からV1sinKπ/2N(但し、Kはカウント 値)の出力を発生し、ラツチ回路6でラツチされ
た後、デイジタル・アナログ変換回路8でアナロ
グ値へ変換されるとともにフリツプ・フロツプ7
の出力により零点毎に極性反転されるため、
V1sin2πft(但しtは時間)の出力が得られる。次
に設定周波数が2の周波数帯中のとき、切替回路
10によりカウンタ4の出力がメモリ5−2に入
力するように切替えられる。したがつて、カウン
タ4のカウント毎にメモリ5−2からV2sinK
π/2Nの出力が発生し、ラツチ回路6、変換回路8 を経てV2sin2πftの出力が得られる。以下同様に
設定周波数が3の場合、V3sin2πft,fn中の場合、
Vnsin2πftの出力が得られる。この結果、総合的
には、設定周波数に対する発生電圧曲線を例えば
第4図のように選べば、第4図のような周波数−
発生電圧特性をもつた正弦波電圧を発生できるこ
ととなる。実用上1/4サイクルに付64ステツプも
あれば十分であるので、2Kバイトのリード・オ
ンリ・メモリを1個使用すれば2048/64=32段階
の電圧V1,V2,……Voを区別することができ、
実用的には連続的な周波数−電圧特性曲線をもつ
と見なし得る正弦波発生装置を得ることができ
る。したがつて、本考案による装置は、従来の装
置に比し、デイジタル・アナログ変換回路と乗算
器が夫々1個ずつ不要となり、リード・オンリ・
メモリが増加するとは言え、これは現在極めて安
価となつて来ているので総合的には安価となり、
しかも、いかなる周波数−電圧特性の正弦波をも
発生できる正弦波発生装置が得られることとな
る。
【図面の簡単な説明】
第1図は従来のデイジタル式正弦波発生装置の
構成を示すブロツク接続図、第2図はアツプ・ダ
ウン・カウンタのカウント動作を示す説明図、第
3図は本考案による正弦波発生装置例の構成を示
すブロツク接続図、第4図は第3図の装置の周波
数−電圧特性例図である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 水晶発振器1;周波数設定器2;上記水晶発振
    器の発振信号及び上記周波数設定器の設定周波数
    信号を入力し、その設定周波数の倍数周波数を
    出力するレート・マルチ・プライヤ3;上記レー
    ト・マルチ・プライヤの出力を入力し、ある一定
    値Nまでアツプ・カウントしたのち、零までダウ
    ン・カウントし、さらにNまでアツプ・カウン
    ト、零までのダウン・カウントを繰り返すアツ
    プ・ダウン・カウンタ4;上記アツプ・ダウン・
    カウンタのカウント値に対応させた正弦値に、上
    記周波数設定器の設定周波数に対応させて定めた
    係数値を乗じた値を記憶し、上記アツプ・ダウ
    ン・カウンタのカウント値を入力し、それぞれ対
    応した記憶値を出力する複数個のリード・オン
    リ・メモリ(5−1,5−2,5−3,……5−
    n)(但し、5−1,5−2,5−3,……5−
    nはそれぞれ係数値が異なる);上記周波数設定
    器の設定周波数を入力し、上記リード・オンリ・
    メモリ(5−1,5−2,5−3,……5−n)
    中のその設定周波数に対応したリード・オンリ・
    メモリに上記アツプ・ダウン・カウンタの出力を
    切替える切替回路10;上記切替回路の出力によ
    り選択された上記リード・オンリ・メモリ(5−
    1,5−2,5−3,……5−n)のいずれかの
    出力を一時的に記憶するラツチ回路6;上記アツ
    プ・ダウン・カウンタのカウント値を入力し、そ
    のカウント値が零になつたとき、出力を反転する
    符号フリツプ・フロツプ7;上記ラツチ回路の出
    力を入力してアナログ値に変換するとともに、上
    記符号フリツプ・フロツプの出力を入力して、そ
    の入力が反転する毎にアナログ値の極性を反転し
    て出力するデイジタル・アナログ変換回路8;を
    備えたことを特徴とする正弦波発生装置。
JP2305781U 1981-02-19 1981-02-19 Expired JPH0215374Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2305781U JPH0215374Y2 (ja) 1981-02-19 1981-02-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2305781U JPH0215374Y2 (ja) 1981-02-19 1981-02-19

Publications (2)

Publication Number Publication Date
JPS57138412U JPS57138412U (ja) 1982-08-30
JPH0215374Y2 true JPH0215374Y2 (ja) 1990-04-25

Family

ID=29820825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2305781U Expired JPH0215374Y2 (ja) 1981-02-19 1981-02-19

Country Status (1)

Country Link
JP (1) JPH0215374Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59147545A (ja) * 1983-02-10 1984-08-23 Nf Kairo Sekkei Block:Kk 同期信号発生装置

Also Published As

Publication number Publication date
JPS57138412U (ja) 1982-08-30

Similar Documents

Publication Publication Date Title
US4920312A (en) Multiplier
JPH0215374Y2 (ja)
SU661378A1 (ru) Цифровой измеритель мощности
JPH0249573Y2 (ja)
Wood A frequency meter with continuous digital presentation
SU1394155A1 (ru) Измерительный преобразователь активной и реактивной составл ющих синусоидального тока
SU610127A1 (ru) Устройство дл определени разности частотных сигналов
US3305674A (en) Device for determining an angle from a set of orthogonal components
SU425057A1 (ru) Фотоэлектрическое измерительное устройство
SU437968A1 (ru) Устройство дл определени среднего значени сигнала
SU926764A1 (ru) Преобразователь переменного напр жени в код
SU1059659A1 (ru) Цифровой частотный детектор
SU805199A1 (ru) Инфранизкочастотный цифровой фазометр- чАСТОТОМЕР
JPH0340847B2 (ja)
SU393694A1 (ja)
SU1196940A1 (ru) Имитатор радиосигналов
RU2017161C1 (ru) Устройство для измерения электрических параметров
SU408234A1 (ru) Цифровой фазометр
SU1016838A1 (ru) Преобразователь частоты
SU541282A1 (ru) Синхронный детектор
SU886197A1 (ru) Фазочувствительный детектор
SU438940A1 (ru) Цифровой фазометр
SU552665A1 (ru) Умножитель частоты
SU432674A1 (ru) Преобразователь число-импульсного кода в напряжение постоянного тока
SU429528A1 (ru) Измерительный преобразовательтока в частоту на принципе ядерного магнитного резонанса