JPH02152258A - Manufacture of intermediate oxide film for lsi - Google Patents
Manufacture of intermediate oxide film for lsiInfo
- Publication number
- JPH02152258A JPH02152258A JP30722888A JP30722888A JPH02152258A JP H02152258 A JPH02152258 A JP H02152258A JP 30722888 A JP30722888 A JP 30722888A JP 30722888 A JP30722888 A JP 30722888A JP H02152258 A JPH02152258 A JP H02152258A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- wiring
- wiring part
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 230000001590 oxidative effect Effects 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 150000003377 silicon compounds Chemical class 0.000 claims description 9
- 239000002904 solvent Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 abstract description 28
- 238000000034 method Methods 0.000 abstract description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 16
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＳＩ用中間酸化膜の製造方法に係り、特に、
溶剤に溶かしたケイ素化合物を半導体基板に塗布してＬ
ＳＩを製作する上で必要な中間酸化膜を製造方法する方
法に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing an intermediate oxide film for LSI, and in particular,
A silicon compound dissolved in a solvent is applied to a semiconductor substrate.
The present invention relates to a method for manufacturing an intermediate oxide film necessary for manufacturing SI.
〔従来の技術］ 従来の半導体装置、例えばバイポーラ集積回路。[Conventional technology] Conventional semiconductor devices, such as bipolar integrated circuits.
ＭＯ３集積回路では、高集積化のため多層配線が施され
ている。このような半導体装置の製造の従来例において
は、半導体基板上に第１層のＡＩ配線が形成され、この
配線層上に常圧ＣＶＤ法により５ｉＯｚ膜を形成し、更
にプラズマＣＶＤ法によりＳｉＯ□膜を形成し、次いで
ドライエツチングによりスルーホール開孔処理を行った
後第２層のＡｉ配線を形成していた。In MO3 integrated circuits, multilayer wiring is applied to achieve high integration. In a conventional example of manufacturing such a semiconductor device, a first layer of AI wiring is formed on a semiconductor substrate, a 5iOz film is formed on this wiring layer by atmospheric pressure CVD, and then a SiO□ film is formed by plasma CVD. After forming a film and then performing a through-hole opening process by dry etching, a second layer of Ai wiring was formed.
しかしながら、上記従来の製造方法では、第１層のＡＩ
配線部は凸部となり段差が生ずるため、この凸部上に形
成されるＳｉＯ□膜も段差形状になる。従って、このＳ
ｉｎ、膜上に形成された第２ＨのＡＩ配線の厚みが段差
形状の凸部で薄くなり、その結果Ａｌ配線の断線が生ず
る虞が在った。However, in the above conventional manufacturing method, the first layer of AI
Since the wiring portion becomes a convex portion and a step is generated, the SiO□ film formed on the convex portion also has a step shape. Therefore, this S
In this case, the thickness of the second H Al wiring formed on the film becomes thinner due to the step-shaped convex portion, and as a result, there is a possibility that the Al wiring may be disconnected.
そこで、第２の従来例ではＳＯＧ法と呼ばれる手法を用
いてＳｉＯ□膜上の段差部を平坦にする段差緩和処理を
行うことにより、第２層のＡＩ配線の断線の問題を解決
している。ここで云うところのＳＯＧ法とは次の通りで
ある。Therefore, in the second conventional example, the problem of disconnection in the AI wiring in the second layer is solved by performing a step relief process to flatten the step portion on the SiO□ film using a method called the SOG method. . The SOG method referred to here is as follows.
ＳＯＧ法とは、溶剤（アルコール系であることが多い）
に溶かしたケイ素化合物（主成分シラノール・Ｓ ｉ
（ＯＨ）４）をプラズマＣＶＤ法によるＳｉｎ、膜上に
スピンコードし、窒素ガス雰囲気下でこのウェハを加熱
して、ＳｉＯ□の膜（ＳＯＧ膜）を形成させる方法であ
る。このＳＯＧ膜は第２層の配線下に形成されることに
より、上記ＣＶＤ法により形成されたプラズマＳｉｎ、
膜上の段差を緩和して第２層の配線を平坦にすることに
より、上記配線の断線の問題を解決しようとするもので
ある。The SOG method uses a solvent (often alcohol-based)
silicon compound (main component silanol, Si
In this method, (OH)4) is spin-coded onto a Si film by plasma CVD, and the wafer is heated in a nitrogen gas atmosphere to form a SiO□ film (SOG film). By forming this SOG film under the wiring of the second layer, the plasma Sin formed by the above-mentioned CVD method,
This is an attempt to solve the above-mentioned problem of wire breakage by reducing the level difference on the film and flattening the second layer wire.
しかし上記第２の従来例では、中間酸化膜である５ｉｎ
２膜にスルーホール開孔処理を行って第１層の配線と第
２層の配線とを接続する際しばしば第１層の配線と第２
層の配線との間で導通不良が発生すると云う課題が存在
していた。However, in the second conventional example, the intermediate oxide film of 5 inches
When connecting the first layer wiring and the second layer wiring by forming through holes in two films, it is often the case that the first layer wiring and the second layer wiring are connected.
There has been a problem in that poor conduction occurs between layers and wiring.
そこで本発明は、このような従来からの課題を解決する
為に、ＬＳＩの導通不良を発生させることがない中間酸
化膜を形成可能な、ＬＳＩ用中間酸化膜の製造方法を提
供することを目的とする。Therefore, in order to solve such conventional problems, the present invention aims to provide a method for manufacturing an intermediate oxide film for LSI, which can form an intermediate oxide film that does not cause conduction defects in LSI. shall be.
本発明者らは、多層配線ＬＳＩの導通不良につて種々の
検討を行うため、加熱処理後のＳＯＧ膜についてオージ
ェ分析を行ったところ、第１層ＡＩ界面近くにＳｉが存
在すると云う新たな知見を得るに至った。この新たな知
見は次のように解釈される。The present inventors performed Auger analysis on the SOG film after heat treatment in order to conduct various studies on conduction defects in multilayer wiring LSIs, and found a new finding that Si exists near the first layer AI interface. I ended up getting this. This new finding is interpreted as follows.
上記従来のＳＯＧ法では、ケイ素化合物溶液を塗布した
後加熱を行っているが、この際溶剤が蒸発し、そして溶
剤中に含まれる水分も蒸発する。In the conventional SOG method described above, heating is performed after applying the silicon compound solution, but at this time, the solvent evaporates, and the water contained in the solvent also evaporates.
この水蒸気と配線金属であるＡＩとが反応して水素が発
生する。この水素が、ケイ素化合物を還元して導電性の
低いＳｉを発生させる。一方、中間酸化膜（ＳｉＯ□）
のスルーホール開孔処理を行って第１ＨのＡＩ配線と第
２層のＡＩ配線とを接続する際、上記還元によって生じ
たＳｉが当該配線間に存在し、これが多層配線ＬＳＩの
導通不良の原因となっていると考え、これに対する対策
実験を行った結果、本発明を得るに至った。This water vapor reacts with AI, which is a wiring metal, to generate hydrogen. This hydrogen reduces the silicon compound to generate Si with low conductivity. On the other hand, intermediate oxide film (SiO□)
When performing the through-hole drilling process to connect the first-H AI wiring and the second-layer AI wiring, Si generated by the above reduction exists between the wirings, and this is the cause of conduction failure in the multilayer wiring LSI. As a result of conducting experiments to counter this problem, we have arrived at the present invention.
本発明は、上記目的を達成する為に、溶剤に溶かしたケ
イ素化合物を半導体基板に塗布する工程と、次いで当該
半導体基板を加熱して５ｉｎ２膜を形成する工程と、を
含んでなるＬＳＩ用中間酸化膜の製造方法において、前
記ＳｉＯ□膜を形成する工程を酸化性ガス雰囲気で行う
ことを特徴とするものである。In order to achieve the above object, the present invention provides an LSI intermediate comprising the steps of applying a silicon compound dissolved in a solvent to a semiconductor substrate, and then heating the semiconductor substrate to form a 5in2 film. The method for manufacturing an oxide film is characterized in that the step of forming the SiO□ film is performed in an oxidizing gas atmosphere.
上記本発明によれば、溶剤に溶解したケイ素化合物を加
熱して中間酸化膜である５ｉｎ２膜を形成する際、酸化
性ガス雰囲気としているため、溶剤から蒸発した水分が
ＡＩによって還元されて生ずる水素は、当該酸化性ガス
によって酸化される。According to the present invention, when a silicon compound dissolved in a solvent is heated to form a 5in2 film, which is an intermediate oxide film, an oxidizing gas atmosphere is used, so water evaporated from the solvent is reduced by AI and hydrogen is generated. is oxidized by the oxidizing gas.
したがって、上記ケイ素化合物が還元されることもない
ため、導電性が低い（高抵抗な）Ｓｉが第１．２層の配
線間に生ずることがなくなる。その結果、ＬＳＩの導通
不良を発生させることがない中間酸化膜を形成すること
が出来る。Therefore, since the silicon compound is not reduced, low conductivity (high resistance) Si is not generated between the wirings in the first and second layers. As a result, it is possible to form an intermediate oxide film that does not cause conduction defects in the LSI.
［実施例〕
次に、本発明方法に係るＬＳＩ用中間酸化膜の製造方法
の実施例について説明する。[Example] Next, an example of a method for manufacturing an intermediate oxide film for LSI according to the method of the present invention will be described.
第１図は、この製造方法を用いたＬＳＩの製造工程を示
す断面図である。FIG. 1 is a cross-sectional view showing an LSI manufacturing process using this manufacturing method.
第１図の（３）及び（４）において、第１，２層の配線
間に設けられる中間酸化膜は、プラズマＳｉＯ□膜２．
ＳＯＧ膜５、常圧Ｓｉｎ、膜６とから構成されている。In (3) and (4) of FIG. 1, the intermediate oxide film provided between the first and second layer interconnects is a plasma SiO□ film 2.
It is composed of an SOG film 5, a normal pressure Sin film, and a film 6.
先ず、（１）の工程について説明すると半導体基板（方
位、 （１００） 、 Ｎ形、ｐ＝１〜５Ω’ｃｍ、径
７５〜１００ｍｍφ、厚さ４５０〜６００μ）１の表面
に存在する第１層間絶縁膜５ｉｎ２膜１゜には、所定パ
ターンの第１層ＡＩ配線３が形成されている。First, to explain the process (1), the first interlayer existing on the surface of the semiconductor substrate (orientation, (100), N type, p = 1 to 5 Ω'cm, diameter 75 to 100 mmφ, thickness 450 to 600 μ) 1 A first layer AI wiring 3 having a predetermined pattern is formed on the insulating film 5in2 film 1°.
そして、この第１１ｉｔＡ１配線３上にプラズマＣＶＤ
法により、プラズマＳｉｎ、膜２を形成する。Then, on this 11th itA1 wiring 3, plasma CVD is applied.
A plasma Sin film 2 is formed by the method.
この時、第１層ＡＩ配線上には、凸部（段差部）４が存
在している。At this time, a convex portion (stepped portion) 4 exists on the first layer AI wiring.
この凸部上にＡＩ配線を施すと、ＡＩ配線にもこの凸部
が転写されるためその部分でＡＩ配線が薄くなり断線の
虞がある。そこで、次の工程（２）のようにこの凸部４
を平坦化するため、プラズマＳｉＯ２膜２上に前記ＳＯ
Ｇ膜５を形成する。When an AI wiring is placed on this convex portion, the convex portion is also transferred to the AI wiring, so that the AI wiring becomes thinner at that portion, and there is a risk of disconnection. Therefore, as in the next step (2), this convex portion 4
In order to flatten the plasma SiO2 film 2, the SO
A G film 5 is formed.
工程（２）において、ＳＯＧＯｓＯ４成は、次のように
して行われる。In step (2), SOGOsO4 formation is performed as follows.
主成分としてシラノール５ｉ（ＯＨ）ｎを含有するアル
コール溶液（以下、ＳＯＧと云う）を、上記工程（１）
終了のウェハ表面へスピンコードする。The alcohol solution containing silanol 5i(OH)n as a main component (hereinafter referred to as SOG) is added to the above step (1).
Spin code onto the finished wafer surface.
このスピンコードは、５００ｒｐｍＸ８秒（この間に３
００滴下）土水半回転数×２５秒で行った。This spin code is 500 rpm x 8 seconds (during 3
00 drops) It was carried out at a half-rotation speed of soil and water for 25 seconds.
次いで、ＳＯＧが塗布されたウェハを加熱炉に移し、１
５０℃×２０分のプリベーク、そして４００ ”ＣＸ
３０分のポストベークを行った。この加熱処理によりＳ
ＯＧから水分を蒸発させプラズマ常圧ＳｉＯ□膜２上に
ＳＯＧＯｓＯ４成する。このＳＯＧ膜により、上記凸部
は緩和されて表面が平坦化する。Next, the wafer coated with SOG was transferred to a heating furnace and heated for 1
Pre-bake at 50℃ x 20 minutes and 400”CX
A 30 minute post bake was performed. Through this heat treatment, S
Water is evaporated from the OG to form SOGOsO4 on the plasma normal pressure SiO□ film 2. This SOG film relaxes the above-mentioned convex portions and flattens the surface.
このポストベークの際、加熱炉には、体積百分率で０．
１％の０□を含むＮ２ガスを１０ １／ｍｉｎで導入し
て酸化性ガス雰囲気とする。上記加熱処理の際、蒸発し
た水分は、従来のように１００％Ｎ２ガス雰囲気とする
と、ＡＩと蒸発した水分とが反応してＮ２ガスが発生し
これがＳＯＧのシラノールを還元する。このシラノール
の還元により、高抵抗のＳｔが生ずる。これに対し、工
程（２）では酸化性ガス雰囲気で加熱処理を行っている
ため、水分とＡＩとが反応して生じたＮ２ガスが酸化さ
れる。従って、高抵抗のＳｉを生ずることなくＳＯＧＯ
ｓＯ４成することができ丙。During this post-baking, the heating furnace has a volume percentage of 0.
N2 gas containing 1% 0□ is introduced at a rate of 10 1/min to create an oxidizing gas atmosphere. During the heat treatment, if the evaporated water is placed in a 100% N2 gas atmosphere as in the conventional method, the AI and the evaporated water react to generate N2 gas, which reduces the silanol of the SOG. This reduction of silanol produces St with high resistance. On the other hand, in step (2), since the heat treatment is performed in an oxidizing gas atmosphere, the N2 gas produced by the reaction between moisture and AI is oxidized. Therefore, SOGO can be performed without producing high-resistance Si.
sO4 can be formed.
次に、このＳＯＧＯｓＯ４に常圧ＳｉＯ□膜６を形成す
る。これが第１図における工程（３）である。Next, a normal pressure SiO□ film 6 is formed on this SOGOsO4. This is step (3) in FIG.
次いで、工程（４）に移行する。Next, proceed to step (4).
工程（４）では、写真蝕刻法を使ってコンタクト領域内
の中間酸化膜２，５．６を除去して、２．０μｍ中のス
ルーホールを形成する。In step (4), the intermediate oxide film 2, 5.6 in the contact region is removed using photolithography to form a 2.0 μm through hole.
次いで、真空中でアルミニウムをスパッタリング法によ
り、ウェハ表面全面にアルミニウム膜を被着させる。こ
のあと、フォトレジストによる写真蝕刻法を使って、第
２層のＡＩ配線７のパターンを形成し、フォトレジスト
をマスクにして、不用部分をドライエツチングにより除
去する。次に、フォトレジストを除去した後、温度を約
４００°Ｃにして、第１ＮのＡ１配線３と第２層のＡＩ
配線７との電気的接続を良好にさせて、ウェハ製造のプ
ロセスを完了する。Next, an aluminum film is deposited on the entire surface of the wafer by sputtering aluminum in a vacuum. Thereafter, a pattern for the second layer of AI wiring 7 is formed using photolithography using a photoresist, and unnecessary portions are removed by dry etching using the photoresist as a mask. Next, after removing the photoresist, the temperature is set to about 400°C, and the 1N A1 wiring 3 and the second layer AI
The wafer manufacturing process is completed by making good electrical connection with the wiring 7.
この（４）の工程において、第２層のＡＩ配線７の下に
形成されたＳＯＧＯｓＯ４ぼ平坦であることから、その
上に形成される常圧ＳｉＯ□膜６及びＡＩ配線７も平坦
に形成される。従って、ＡＩ配線７の断線を防ぐことが
できる。In this step (4), since the SOGOsO4 formed under the second layer AI wiring 7 is almost flat, the atmospheric pressure SiO□ film 6 and the AI wiring 7 formed thereon are also formed flat. Ru. Therefore, disconnection of the AI wiring 7 can be prevented.
一方、ＡＩ配ｗＡ３，７の接続を行う際、前記工程（２
）で説明したように１．Ａ Ｉ配線３．７の界面には導
電性の低いＳｔが存在しない為、配線３．７間の導通不
良が生ずるのを防止することが出来る。On the other hand, when connecting the AI wiring wA3 and 7, the process (2)
) As explained in 1. Since St, which has low conductivity, does not exist at the interface of the AI wiring 3.7, it is possible to prevent poor conduction between the wirings 3.7.
以上の工程（１）〜（４）を経たＭＯ３集積回路を、１
０００個製造した（実施例法）。一方、工程（２）で０
．１％のＯ７を含むＮ２ガスを導入する代わりに１００
％Ｎｔガスを導入して、ＭＯ３集積回路を、１０００個
製造した（比較例法）。The MO3 integrated circuit that has undergone the above steps (1) to (4) is
000 pieces were manufactured (Example method). On the other hand, in step (2) 0
．． 100 instead of introducing N2 gas containing 1% O7
%Nt gas was introduced to manufacture 1000 MO3 integrated circuits (comparative example method).
このようにして製造されたＭＯ３集積回路について導通
試験を行い、ＡＩ配線３，７間の抵抗が５００Ω以上の
ものを接続不良と判定した。A continuity test was conducted on the MO3 integrated circuit manufactured in this manner, and a connection failure was determined when the resistance between the AI wirings 3 and 7 was 500Ω or more.
この結果、実施例法では接続不良率が０．２％であるの
に対し、比較例法では１．２％であつた。As a result, the connection failure rate was 0.2% in the example method, whereas it was 1.2% in the comparative example method.
上記工程（２）において使用されるＳＯＧのポストベー
ク雰囲気中の酸化性ガスの濃度は、以下に説明するよう
に、体積百分率で０．００１〜１．０％であることが望
ましい。As explained below, the concentration of the oxidizing gas in the SOG post-bake atmosphere used in the above step (2) is preferably 0.001 to 1.0% by volume.
酸化性ガス濃度が０．００１％未満であると金属Ｓｉ析
出防止の効果が十分でなく、また、酸化性ガス濃度が１
．０％を越λると、配線材料として使用されているＡ１
合金の表面酸化が生じて好ましくない。If the oxidizing gas concentration is less than 0.001%, the effect of preventing metal Si precipitation will not be sufficient;
．． When λ exceeds 0%, A1 used as wiring material
Surface oxidation of the alloy occurs, which is undesirable.
上記実施例では、酸化性ガスとして酸素を使用している
が、これに限定されることなく他の酸化性ガス、例えば
二酸化酸素、二酸化窒素、空気などを使用することが可
能である。Although oxygen is used as the oxidizing gas in the above embodiments, other oxidizing gases such as oxygen dioxide, nitrogen dioxide, air, etc. can be used without being limited thereto.
また、配線材料として、ＡＩを用いたがこれに限定され
ることなく他の配線材料を用いることも出来る。Further, although AI is used as the wiring material, other wiring materials can also be used without being limited thereto.
さらに、前記ＳＯＧ膜の形成材料としては、シラノール
に限定されることなく他のケイ素化合物を用いることも
可能である。Furthermore, the material for forming the SOG film is not limited to silanol, and other silicon compounds can also be used.
上記本発明方法は、ＭＯ３集積回路の他、バイイボーラ
集積回路等、種々のＬＳＩに適用することが可能である
。The method of the present invention described above can be applied to various LSIs such as bi-bolar integrated circuits as well as MO3 integrated circuits.
以上説明したように本発明に係るＬＳＩ用中間酸化膜の
製造方法によれば、ＳＯＧ膜を形成する際に発生ずる水
素は、酸化性ガスによって酸化される。したがって、導
電性が低いＳｔが第１．２層の配線間に生ずることがな
くなる結果、ＬＳＩの導通不良を発生することなく中間
酸化膜を形成することが出来ると云う効果を奏する。As explained above, according to the method of manufacturing an intermediate oxide film for LSI according to the present invention, hydrogen generated when forming an SOG film is oxidized by the oxidizing gas. Therefore, St, which has low conductivity, is not generated between the wirings of the first and second layers, resulting in the effect that the intermediate oxide film can be formed without causing conduction defects in the LSI.
第１図は、本発明法の一実施例を用いてＬＳＩを製造す
ることを説明した工程図である。
図中、１はＮ形半導体基板、２はプラズマ５ｔ０２膜、
３は第１層ＡＩ配線、４は段差部、５はＳＯＧ膜、６は
常圧Ｓｉｎ、膜、７は第２ＪＩＡ１配線である。
埋謬FIG. 1 is a process diagram illustrating manufacturing an LSI using an embodiment of the method of the present invention. In the figure, 1 is an N-type semiconductor substrate, 2 is a plasma 5t02 film,
3 is a first layer AI wiring, 4 is a stepped portion, 5 is an SOG film, 6 is a normal pressure Sin film, and 7 is a second JIA1 wiring. compensation
Claims (1)
する工程と、次いで当該半導体基板を加熱してＳｉＯ＿
２膜を形成する工程と、を含んでなるＬＳＩ用中間酸化
膜の製造方法において、前記ＳｉＯ＿２膜を形成する工
程を酸化性ガス下雰囲気で行うことを特徴とするＬＳＩ
用中間酸化膜の製造方法。(1) A step of applying a silicon compound dissolved in a solvent to a semiconductor substrate, and then heating the semiconductor substrate to form an SiO_
A method of manufacturing an intermediate oxide film for an LSI comprising the step of forming a SiO_2 film, wherein the step of forming the SiO_2 film is performed in an atmosphere under an oxidizing gas.
A method for producing an intermediate oxide film for use.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30722888A JPH02152258A (en) | 1988-12-05 | 1988-12-05 | Manufacture of intermediate oxide film for lsi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30722888A JPH02152258A (en) | 1988-12-05 | 1988-12-05 | Manufacture of intermediate oxide film for lsi |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02152258A true JPH02152258A (en) | 1990-06-12 |
Family
ID=17966587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30722888A Pending JPH02152258A (en) | 1988-12-05 | 1988-12-05 | Manufacture of intermediate oxide film for lsi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02152258A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5364818A (en) * | 1990-05-29 | 1994-11-15 | Mitel Corporation | Sog with moisture resistant protective capping layer |
| US6689701B1 (en) | 1996-12-28 | 2004-02-10 | Hyundai Electronics Industries Co., Ltd. | Method of forming a spin on glass film of a semiconductor device |
-
1988
- 1988-12-05 JP JP30722888A patent/JPH02152258A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5364818A (en) * | 1990-05-29 | 1994-11-15 | Mitel Corporation | Sog with moisture resistant protective capping layer |
| US6689701B1 (en) | 1996-12-28 | 2004-02-10 | Hyundai Electronics Industries Co., Ltd. | Method of forming a spin on glass film of a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (en) | Method for manufacturing semiconductor device | |
| JPS601846A (en) | Multilayer interconnection structure semiconductor device and manufacture thereof | |
| JPH0530050B2 (en) | ||
| GB2337826A (en) | Semiconductor patterning method | |
| JPH02152258A (en) | Manufacture of intermediate oxide film for lsi | |
| JPH08293490A (en) | Method of forming via hole of semiconductor device | |
| JPH01100946A (en) | Manufacture of semiconductor device | |
| JPH04171744A (en) | Manufacture of semiconductor device | |
| JPS61214538A (en) | Wiring structure and its manufacture | |
| JPS61176125A (en) | Defect reducing method for thin silicon thermally oxided film | |
| JPH0799178A (en) | Manufacture of semiconductor device | |
| JP3565316B2 (en) | Method of forming tungsten plug | |
| JPH06132404A (en) | Method for multilayer interconnection of semiconductor | |
| JPH1092926A (en) | Manufacture of semiconductor device | |
| JPS63262856A (en) | Manufacture of semiconductor device | |
| JPS63182839A (en) | Semiconductor device | |
| JPH03185823A (en) | Manufacture of semiconductor device | |
| JPH0774172A (en) | Manufacture of semiconductor device | |
| JPH04306830A (en) | Manufacture of semiconductor device | |
| JPH0133932B2 (en) | ||
| JPH06244187A (en) | Manufacture of semiconductor device | |
| JPH01300537A (en) | Manufacture of semiconductor device | |
| JPH03190234A (en) | Manufacture of semiconductor device | |
| JPS61187232A (en) | Manufacture of semiconductor device | |
| JPH05251381A (en) | Manufacture of semiconductor device |