JPH0214743B2 - - Google Patents

Info

Publication number
JPH0214743B2
JPH0214743B2 JP59130041A JP13004184A JPH0214743B2 JP H0214743 B2 JPH0214743 B2 JP H0214743B2 JP 59130041 A JP59130041 A JP 59130041A JP 13004184 A JP13004184 A JP 13004184A JP H0214743 B2 JPH0214743 B2 JP H0214743B2
Authority
JP
Japan
Prior art keywords
register
firing
data processing
point
basic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59130041A
Other languages
English (en)
Other versions
JPS619750A (ja
Inventor
Takashi Suga
Hiroyuki Myata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP59130041A priority Critical patent/JPS619750A/ja
Publication of JPS619750A publication Critical patent/JPS619750A/ja
Publication of JPH0214743B2 publication Critical patent/JPH0214743B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、複数の同一型の基本演算要素(以
後、PEと呼ぶ〕を2次元又は3次元格子状に相
互に接続し、これらのPEを同時に動作させて並
列にデータ処理を行う様にした並列データ処理装
置に関するものである。
〔従来技術〕
従来この種の並列データ処理装置は、通常、制
御ユニツトからの共通の制御信号によりすべての
PEが並行して動作することができ、しかも各々
異なるデータに対して処理を行う様にしている。
すなわち、すべてのPEは基本的には同一の動作
シーケンスを異なるデータに対して実行する。た
だし、個々のPE内での制御情報を持ち、これに
よつて特定のPEのみを実行させたり、又は個々
に異なる動作をさせることもある程度は可能であ
る。
しかるに、上記した様な従来の並列データ処理
装置では、多数のPEを同時に動作させ、並列に
データ処理を行うことができる反面、経路選択や
検索などの様に、多岐に分岐して逐次に処理を行
う必要があるデータ処理に対しては、適切に処理
を行うことができないという欠点があつた。
〔発明の概要〕
この発明は、上記の様な従来のものの欠点を改
善する目的でなされたもので、各PEに、そのPE
が活性状態かどうかを示す活性情報と、制御が
PEにあるかどうかを示す発火情報を持たせ、さ
らに、PEのすべての処理結果により停止条件を
検出する機能を持たせ、各PE内に保持した処理
対象データに対して、1つ又は複数のPEから、
順次に隣接近傍で活性状態の1つ又は複数のPE
に制御を移しながら順次にデータ処理を行うこと
により、多岐に分岐して逐次に処理を行う必要が
あるデータ処理に対しても、容易に、かつ高速に
データ処理ができる並列データ処理装置を提供す
るものである。
〔発明の実施例〕
以下、この発明の実施例を図について説明す
る。第1図はこの発明の一実施例である並列デー
タ処理装置において、画像のエツジの検出を説明
するために用いる5×5画素から成る画像を示す
図、第2図は、第1図の画像に方向情報を加えて
示す図、第3図は、第2図の画像から最終的に得
られる点Aと点Bを結ぶ経路を示す図である。第
1図ないし第3図は、画像データとその画像内の
ある2点が与えられた時、その2点を結ぶエツジ
を検出する処理を説明するためのものである。第
1図に示す様に、5×5画素から成る画像及びそ
の検出の起点、終点となる2点A,Bにおいて、
この2点A,Bを結ぶ最短経路のエツジを検出す
る検出方法を以下に述べる。
隣接するすべての画素間において、左側に大
きな値を持つ画素を見る方向で方向情報を記録
する。ただし、同じ大きさの場合にはつけな
い。(第2図参照) 一方の点Aを起点として、順次に方向情報を
追つて行き、もう一方の点Bに到達したら、そ
れまでの経路が求めるべきエツジである。(第
3図参照) 上記によつて到達しなかつた場合、2点
A,Bの起点と終点を変え、同様の処理を施
す。
上記,とも点Bの終点に達しなかつた場
合は、その2点A,Bを結ぶエツジは存在しな
いことになる。
以上述べた様な検出方法を用いた場合の並列デ
ータ処理装置において、説明を簡単に、かつ明確
に表現するため、第4図に示す例を用いて述べ
る。第4図は、画像のエツジの検出を説明するた
めに用いる3×3画素から成る画像を示す図、第
5図は、第4図の画像に方向情報を加えて示す
図、第6図は、第5図の画像から最終的に得られ
る点Aと点Bを結ぶ経路を示す図である。ところ
で、様々な応用例を考察した場合、1回の発火に
より2点を結ぶ経路が得られた後に、その経路は
そのままにして別の2点を与え、かつ先に得られ
た経路と交わることなく、その2点を結ぶ経路を
求めることが頻繁に生じる。また、この様なこと
を何度も繰り返す場合がある。ここで示す例で
は、この点についても触れることにする。
さて、第4図に示す画像を扱う並列データ処理
装置において、その画素数と等しい3×3個の
PEを用いた場合の例を、第7図に示してある。
第7図は、第5図の方向情報と各PEとの対応関
係を示す図である。図において、1〜9は正方形
で示すPEである。ただし、各隣接するPE1〜
PE9間の接続ラインは明記していない。また、
各PE1〜PE9内には対応する1つの処理対象デ
ータ、この場合は、画素が格納されているものと
する。10〜13は4個の方向情報から成る十字
型のグループである。
第8図はこの発明の一実施例である並列データ
処理装置における処理態様を示すフローチヤート
図である。第8図にしたがつて、順次にその処理
方法を説明する。
ここで示す活性情報とは、対象とするPEに隣
接するPEから制御が移つた場合に、そのPEが発
火するかどうかを示すものである。不活性のPE
に制御が移つた場合には、そのPEに発火しない。
また、活性情報には、付随的に以下に示す方向情
報、発火信号がそのPEを既に伝播したかどうか
を示す情報を含む。
(1) 活性情報セツト 上記した検出方法のにしたがつて、隣接す
る画素どうしに方向情報を記録する。これは、
各PE間に存在する画素値を隣接する4個のPE
に送り、そのPE内の画素値と比較することに
より容易に求められる。次に、その結果の方向
情報を、第7図に示す様に十字型の4個の方向
情報から成るグループ10〜13に分ける。そ
して、この十字型の各グループ10〜13の中
心から見て左上に存在する各PE1,2,4,
5に各々4個の方向情報を格納する。このた
め、端部に存在するPE間の方向情報を除き、
各PE間の方向情報は重複して格納されること
になる。また、右端部と下端部の各PE3,6,
7〜9には、この方向情報は格納されない。第
7図に示す場合では、4個のPE1,2,4,
5に対してのみ方向情報のグループ10〜13
が各々格納される。次に、この方向情報のPE
内の表現方法について説明する。第9図に示す
様に、PE14におけるN,E,W,Sで示す
4個のレジスタ15〜18では、上記した十字
型の4個の方向情報を各々格納する。今、十字
型の4個の方向情報の中心から見て、外に向い
ている矢印の場合には「1」を、内に向いてい
るか、矢印が存在しない場合には「0」をその
表現として用いる。また、Vで示すレジスタ1
9は制御がそのPEにあるかどうかを示す発火
情報を得るために用いられ、このVレジスタ1
9の値が「1」となつた場合に発火信号が伝播
されたことになる。FT,FPで示す各レジスタ
20,21は、発火信号がそのPEを既に伝播
したかどうかを示す外に、最終的な経路を示す
ために用いられる。ちなみに、FTレジスタ2
0は発火により得られるすべての経路を表わす
のに用いられ、FPレジスタ21は起点と終点
を結ぶ経路を表わすのに用いられる。起点と終
点を変えて、何度も経路選択を行つた場合に
も、FPレジスタ21にその経路がすべて格納
される。
(2) 起点、終点PE指定 起点のPEに対する情報は、第9図にPで示
すレジスタ22に格納する。すなわち、起点と
なるPEのPレジスタ22を「1」とし、他は
「0」とする。終点には同じくQで示すレジス
タ23を用いる。設定値は起点と同じく、終点
のPEのQレジスタ23のみを「1」とする。
さて、上記(1)及び(2)で述べた値の設定を、第7
図に示すPE1に施した結果を、第10図に示
している。第10図に示すN,E,W,Sに相
当する各レジスタN1,E1,W1,S1は、
第7図に示す方向情報のグループ10を表わ
し、FTレジスタFT1の初期値は「0」、この
PE1は起点のために、PレジスタP1が
「1」、QレジスタQ1が「0」となる。同様に
して、PE1,PE2,PE4,PE5について、
その各内部レジスタの値の各々を、第11図に
示している。第11図に示すN,E,W,Sに
相当する各レジスタは、第7図に示した様に値
を設定する。FTレジスタ20の初期値はすべ
て「0」、起点となるPE1のPレジスタP1が
「1」、終点となるPE4のQレジスタQ4が
「1」となる。
(3) 起点PE発火 Pレジスタ22が「1」であるPEで、発火
信号を生成する。
(4) 隣接PE発火、活性化テスト、履歴記憶、処
理 以下では、上記4項目に関してまとめて説明
する。ただし、ここで用いる例では、優先度に
よる発火信号の制御を使用しないため、優先度
テストの項目は省略する。
まず、発火信号が伝播された各PEでは、次
の処理を行う。
もし、FTレジスタ20がFPレジスタ21
の少なくとも1つが「1」であれば、何にも
しない(発火信号は消える)。
FTレジスタ20、FPレジスタ21のどち
らも「0」ならば、 ●FTレジスタ20の値を「1」とする。
●Vレジスタ19の値を「1」とする。
●N,E,W,Sの各レジスタ15〜18の
値が、「1」の方向のPEに発火信号を伝播
する。
●発火信号が通過したN,E,W,Sの各レ
ジスタ15〜18の値を反転する。
この処理を、次に詳細に説明する。もし、
FTレジスタ20の値が「1」であれば、起点
から発した発火信号が既にそのPEに達してい
ることになる。この発明によつて最終的に求め
る経路は、起点と終点を結ぶ最短経路であるた
め、後から到達した発火信号は明らかに起点か
らより長い経路を経てそのPEに達しているた
め、この信号は無視する。また、FPレジスタ
21が「1」であれば、以前の発火によつて求
められた経路に対して、現在の発火信号が到達
していることになるため、この信号も無視す
る。次に、もしこのFTレジスタ20、FPレジ
スタ21がどちらも「0」であれば、このPE
は発火信号を受け取る。そのため、まず、FT
レジスタ20を「1」とし、他の発火信号を受
け付けない様にする。次に、制御がこのPEに
移動したことを示すために、Vレジスタ19を
「1」とする。また、N,E,W,Sの各レジ
スタ15〜18の値が「1」である方向のPE
に発火信号を伝播するのは、先の方向情報に記
録において、十字型の方向情報の中心から外に
向いている矢印に対して「1」を割り付けたこ
とによる。また、信号が通過した各レジスタの
値を反転するのは、次の理由による。まず、隣
接PEから発火信号が送られて来た場合、その
方向にあるレジスタの値は「0」となつている
ため、これを「1」に変化させる。後に、レジ
スタが「1」となつている方向に信号が伝播す
るが、ここで、そのレジスタの値を「0」とす
る。すると、発火信号が送られて来た方向のレ
ジスタの値だけが「1」となつて残る。これ
が、後の経路の発見の際に使用できるからであ
る。
(5) 停止条件テスト 発火信号が受け取られた各PEで、停止条件
テストを行う。これは、各PEのQレジスタ2
3を調べ、その値が「1」であれば停止とみな
される。この場合、全PEを制御する制御部に
停止を伝える必要がある。またもし、発火信号
が終点のPEに達する前に消滅してしまつたり、
ループを描いた場合にも、この情報を制御部に
伝えなければならない。そこで、Sum―Or―
Treeという手法を用いる。これは、全PEの指
定したレジスタの値のORをとり、その値を制
御部に送るものである。例えば、停止条件テス
トを行う場合には、Vレジスタ19の値とQレ
ジスタ23の値の論理積のSum―Or―Trccを
求める。これが「1」となつた時に、終点の
PE(Qレジスタ23が「1」)に発火信号が伝
わつた(Vレジスタ19が「1」)ことになる。
また、発火信号が消滅したり、ループを描いた
場合も、Vレジスタ19の値のSum―Or―
Treeをとることにより検出できる。
さて、第11図に示す様な例に、上記(3),
(4),(5)の各処理を施した場合を順次にトレース
して見る。その結果は、第12図に示してい
る。まず、第11図に示すPE1が発火する。
これは、PレジスタP1が「1」であることに
よる。その結果、FTレジスタFT1、Vレジス
タV1が「1」となる。次に、N,E,W,S
の各レジスタN1,E1,W1,S1の内、値
が「1」であるNレジスタN1,EレジスタE
1の方向のPEに発火信号が伝播して行き、こ
の各NレジスタN1,EレジスタE1が反転さ
れる。次に、PE2へ送られた発火信号により、
FTレジスタFT2,VレジスタV2が「1」と
なり、その発火信号が北方向、南方向へ伝播
し、発火信号が通過したNレジスタN2,Sレ
ジスタS2,WレジスタW2の値が反転され
る。以下、PE4,PE5に関しても同様の処理
が施される。ただし、PE4では一連の処理の
後に、QレジスタQ4が「1」となつているた
め、終了信号が制御部に送られ、ここで停止ル
ーチンに入る。
(6) 停止ルーチン 発火信号が終点にまで達した後は、求めるべ
き経路を定める必要がある。すなわち、起点の
PEから生成された発火信号は、各PEを経てト
リー構造に広がつて行く。しかし、実際に求め
たい経路は、その中で起点と終点を結ぶ1本の
経路のみである。そこで今、トリー構造に広が
つた経路(すなわち、FTレジスタ20が「1」
となつている経路)の中から、起点を終点を結
ぶ経路を見付ける。以下に、そのアルゴリズム
を示す。
●先の起点と終点を入れ換える。すなわち、先
程起点であつたPEのPレジスタ22を「0」
とし、Qレジスタ23を「1」とし、終点で
あつたPEのPレジスタ22を「1」とし、
Qレジスタ23を「0」とする。
●全PEのFTレジスタ20を「0」とする。
●上記(4),(5)と同様の処理を行う。(ただし、
FTレジスタ20と共にFPレジスタ21も更
新する。) 以上の処理により、求めるべき起点と終点を
結ぶ経路が得られる。
先程の例にしたがつて、この停止ルーチンを
実行してみる。まず、処理前は、第12図に示
す値を各PFが保持している。最初に起点と終
点を入れ換えるため、PE4を起点、PE1を終
点とする。すなわち、PE4のPレジスタP4
を「1」,QレジスタQ4を「0」,PE1のP
レジスタP1を「0」,QレジスタQ1を「1」
とする。その後、全PEのFTレジスタ20を
「0」とする。これらの処理後、起点のPE4か
ら発火信号を送つた場合の信号の流れ、及びそ
の後の各レジスタの値を調べる。先の隣接PE
発火の処理結果から分かる様に、信号が伝播し
た後のPEの各レジスタは、その信号が流れて
来た方向のレジスタのみが「1」となつてい
た。すなわち、第12図においては、PE4は
EレジスタE4のみが、PE5はNレジスタN
5のみが、そして、PE2はWレジスタW2の
みがそれぞれ「1」となつていた。この状態
で、隣接PE発火をもう一度PE4から行えば、
順次に求めるべき経路にだけ発火信号が流れて
行き、必ず終点(元の起点)に達することが分
かる。これは、トリー構造で云えば、第13図
に示す様に、その葉から根へもどつていること
になり、求めるべき経路を信号が伝播して行く
ことに他ならない。また、その際に通つたPE
のFPレジスタ21が「1」になり、かつ各PE
の信号が入力された方向のレジスタのみが
「1」となる。この処理結果を、第14図に示
している。ここで、FPレジスタ21が「1」
となつているPEに対して、N,E,W,Sの
各レジスタの値により矢印を割り付けてみる。
すなわち、N,E,W,Sの各レジスタのどれ
か1つのみが「1」であるため、そちらに矢印
が向く様にする。この状態を、第15図に示し
ている。この結果、起点から終点に向う経路が
求められていることが分かる。これは、常に起
点と終点を結ぶ最短経路を示す。
以上の説明は、3×3画像に対して考察を加え
たものであるが、この発明では、決してこの数を
限定するものではない。任意の個数の画素を持つ
た画像に対しても応用することができる。また、
説明の際には、エツジの検出を一例として取り上
げたが、その他にも線分の検出、ルート選択、ラ
ベリング、論理回路におけるレイアウト設計など
にも応用できる。また、以上述べた例は、PEを
2次元格子状に相互接続した例について示した
が、3次元格子状の場合にも同様に拡張できる。
〔発明の効果〕
この発明は以上説明した様に、並列データ処理
装置において、各PEに、そのPEが活性状態かど
うかを示す活性情報と、制御がPEにあるかどう
かを示す発火情報を持たせ、さらに、PEのすべ
ての処理結果により停止条件を検出する機能を持
たせ、各PE内に保持した処理対象データに対し
て、1つ又は複数のPEから、順次に隣接近傍で
活性状態の1つ又は複数のPEに制御を移しなが
ら順次にデータ処理を行う様にしたので、経路選
択やデータ検索の様に、多岐に分岐して逐次に処
理を行う必要があるデータ処理に対しても、極め
て容易に、かつ高速にデータ処理ができる効果が
ある。また、すべてのPEは同一制御により動作
し、しかも、データの内容やデータ構造にかかわ
らず、単純な動作の繰り返しで複雑なデータ処理
を行うことができるために、この種の従来例のも
のと比べて、複雑なアルゴリズムやプログラムは
必要とせずに、単純な動作の繰り返しだけで、処
理対象データに最も適したデータ処理を自動的に
行うことができるという優れた効果を奏するもの
である。
【図面の簡単な説明】
第1図はこの発明の一実施例である並列データ
処理装置において、画像のエツジの検出を説明す
るために用いる5×5画素から成る画像を示す
図、第2図は、第1図の画像に方向情報を加えて
示す図、第3図は、第2図の画像から最終的に得
られる点Aと点Bを結ぶ経路を示す図、第4図
は、画像のエツジの検出を説明するために用いる
3×3画素から成る画像を示す図、第5図は、第
4図の画像に、方向情報を加えて示す図、第6図
は、第5図の画像から最終的に得られる点Aと点
Bを結ぶ経路を示す図、第7図は、第5図の方向
情報と各PEとの対応関係を示す図、第8図はこ
の発明の一実施例である並列データ処理装置にお
ける処理態様を示すフローチヤート図、第9図な
いし第15図は、それぞれ第4図の画像を処理す
る場合における各種の処理態様を説明するための
図である。 図において、1〜9,14……基本演算要素
(PE)、10〜13……方向情報から成る十字型
のグループ、15〜18……N,E,W,Sの各
レジスタ、19……Vレジスタ、20……FTレ
ジスタ、21……FPレジスタ、22……Pレジ
スタ、23……Qレジスタである。なお、各図
中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 演算機能とデータ転送機能を備えた基本演算
    要素を、2次元又は3次元格子状に複数個接続し
    た並列データ処理装置において、前記各基本演算
    要素に、その基本演算要素が活性状態かどうかを
    示す活性情報と、制御が前記基本演算要素にある
    かどうかを示す発火情報を持たせ、さらに、前記
    各基本演算要素のすべての処理結果により停止条
    件を検出する機能を持たせて成り、前記各基本演
    算要素内に保持した処理対象データに対し、指定
    した1つ又は複数の基本演算要素から、順次に隣
    接近傍で活性状態の1つ又は複数の基本演算要素
    に制御を移しながら、多岐に分岐して並列にデー
    タ処理を施して行き、かつその処理結果の履歴情
    報を残しておくことにより、データ内にある連結
    成分を高速に抽出することを特徴とする並列デー
    タ処理装置。
JP59130041A 1984-06-26 1984-06-26 並列デ−タ処理装置 Granted JPS619750A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59130041A JPS619750A (ja) 1984-06-26 1984-06-26 並列デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59130041A JPS619750A (ja) 1984-06-26 1984-06-26 並列デ−タ処理装置

Publications (2)

Publication Number Publication Date
JPS619750A JPS619750A (ja) 1986-01-17
JPH0214743B2 true JPH0214743B2 (ja) 1990-04-09

Family

ID=15024663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59130041A Granted JPS619750A (ja) 1984-06-26 1984-06-26 並列デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS619750A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166443A (ja) * 1991-05-23 1993-07-02 Gec Alsthom Sa ガス吹付け遮断器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166443A (ja) * 1991-05-23 1993-07-02 Gec Alsthom Sa ガス吹付け遮断器

Also Published As

Publication number Publication date
JPS619750A (ja) 1986-01-17

Similar Documents

Publication Publication Date Title
JP3679813B2 (ja) 並列計算機
JP2632074B2 (ja) データフロー型情報処理装置
JPS63303460A (ja) 並列プロセッサ
JPS58502073A (ja) プロセッサの並行ネットワ−クにおけるア−ビタ・スイッチ
JPH0214743B2 (ja)
Kaklamanis et al. Simple path selection for optimal routing on processor arrays
JPH03278192A (ja) データフロー型情報処理装置
Krikelis Computer vision applications with the Associative String Processor
Zhou et al. Adaptive fault-tolerant wormhole routing with two virtual channels in 2D meshes
Bokka et al. Constant-time convexity problems on reconfigurable meshes
US5497344A (en) Data flow type information processor
Hsu et al. Parallel algorithms for finding the most vital edge with respect to minimum spanning tree
US6085316A (en) Layered counterflow pipeline processor with anticipatory control
EP0314342B1 (en) Parallel pipelined computer processor
JPH06309285A (ja) 並列計算機における通信処理回路
JPH02128268A (ja) ネツトワークでのメツセージのコンバイニング及びデコンバイニング方法
Lin et al. Computing on reconfigurable buses—a new computational paradigm
JP3708560B2 (ja) データフロー型情報処理装置
Rau et al. Destination tag routing techniques based on a state model for the LADM network
JPS63186365A (ja) マルチプロセツサ・システム
JPS58181168A (ja) 自律型プロセツサアレイ方式
JP2652968B2 (ja) 自動配線方式
JPH04184535A (ja) 並列演算装置
JPH07191955A (ja) データ駆動型情報処理装置
JPS6057436A (ja) 演算処理装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term