JPH02144942A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02144942A
JPH02144942A JP63298128A JP29812888A JPH02144942A JP H02144942 A JPH02144942 A JP H02144942A JP 63298128 A JP63298128 A JP 63298128A JP 29812888 A JP29812888 A JP 29812888A JP H02144942 A JPH02144942 A JP H02144942A
Authority
JP
Japan
Prior art keywords
pressure
cavity
base
cap
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63298128A
Other languages
Japanese (ja)
Inventor
Minoru Tsuchida
穣 土田
Atsushi Honda
厚 本多
Takashi Miwa
孝志 三輪
Minoru Enomoto
榎本 実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP63298128A priority Critical patent/JPH02144942A/en
Publication of JPH02144942A publication Critical patent/JPH02144942A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Abstract

PURPOSE:To enhance reliability and a yield of a sealing operation by a method wherein a cap is bonded forcibly to a base via an adhesive in such a way that a pressure at the outside of a cavity is higher than a pressure at the inside of the cavity. CONSTITUTION:A peripheral edge of a base 1 is coated with an adhesive 9; after that, a semiconductor chip 4 is bonded via a bonding layer 5; a metallized layer 3 and input/output terminals of the semiconductor chip 4 are connected by using connecting wires 6. Then, the surface of the semiconductor chip 4 is coated with a chip-coating material 7. After that, a cap 10 is bonded via the adhesive 9; this assembly is inserted into a heating chamber 11; an inside atmosphere whose dew point inside the heating chamber is higher than that in an introduction tube 14 is evacuated by reducing a pressure; a temperature of the chamber 11 is raised. Then, the high-pressure air is blown from the introduction tube 14; although a pressure inside the heating chamber 11 is not limited especially, it is set at about 2 atmospheric pressures. In this state, the adhesive 9 is melted and softened; the adhesive 9 is bonded closely to the base and the cap 10.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置の製造技術に適用して特に有効な
技術に関するもので、例えば、半導体装置の封止技術に
利用して有効な技術に関するものである。
Detailed Description of the Invention [Industrial Application Field] The present invention relates to a technique that is particularly effective when applied to a semiconductor device manufacturing technique, such as a technique that is particularly effective when applied to a semiconductor device encapsulation technique. It is related to.

[従来の技術] 半導体装置の封止技術の1つに、アルミナセラミックか
らなるパッケージを用いて半導体チップを気密封止する
技術があり、この技術では、ガラス材料もしくはレジン
等の封着剤を予めパッケージの接合部分に塗布しておき
、ベルト炉によって上記封着剤を溶融もしくは軟化させ
、その後、当該半導体装置をベルト炉から取り出して冷
却することにより封止を行なうようになっている。
[Prior Art] One of the sealing techniques for semiconductor devices is to hermetically seal a semiconductor chip using a package made of alumina ceramic. The sealing agent is applied to the joint portion of the package, melted or softened using a belt furnace, and then the semiconductor device is taken out of the belt furnace and cooled to effect sealing.

ところで、このような封止技術によって製造される半導
体装置においては、パッケージ構成材料に含まれる微量
のウランUおよびトリウムThから放出されるα線によ
って半導体メモリの誤動作(ソフトエラー)が生じ易い
、したがって、ソフトエラーの発生を抑制するため、例
えば、半導体チップをポリイミド等の樹脂によりコーテ
ィングすることが行なわれており、このようなチップコ
ートされた半導体装置では、常圧の下での封止が行なわ
れていた。なお、チップコートがされていない半導体装
置の封止方法については、例えば特開昭60−1323
47号に記載されている。
By the way, in semiconductor devices manufactured using such sealing technology, malfunctions (soft errors) of the semiconductor memory are likely to occur due to alpha rays emitted from trace amounts of uranium U and thorium Th contained in the package constituent materials. In order to suppress the occurrence of soft errors, for example, semiconductor chips are coated with resin such as polyimide, and such chip-coated semiconductor devices cannot be sealed under normal pressure. It was. Regarding the sealing method of semiconductor devices without chip coating, for example, Japanese Patent Application Laid-Open No. 1323-1983
It is described in No. 47.

また、最近の実験により、アルミナセラミックは半導体
チップに比較して熱膨張係数が大きく、パッケージのベ
ース、表面に半導体チップを接合した場合、比較的大き
な熱ストレスが生じて半導体チップにクラックが生じ易
いこと、チップコートはされてはいるもののアルミナセ
ラミックでは未だソフトエラーの発生率が高いことが予
想される。
In addition, recent experiments have shown that alumina ceramic has a larger coefficient of thermal expansion than semiconductor chips, and when a semiconductor chip is bonded to the base or surface of a package, relatively large thermal stress occurs and the semiconductor chip is likely to crack. Although alumina ceramics are chip-coated, it is expected that soft errors will still occur at a high rate.

そこで、パッケージのベース構成材料にシリコンカーバ
イトを、キャップ構成材料に低α線放出量を特徴とする
ムライトセラミックを用い、半導体チップのクラックや
ソフトエラーの発生を抑止する技術も考えられている6
また、このようにパッケージ構成材料として低熱膨張材
料が用いられるに伴って、封着剤であるガラス材料中に
チタン酸鉛、ベータユークリプタイト等の添加物を混入
し、その封着剤の熱膨張係数を低める工夫もなされてい
る。
Therefore, a technology is being considered to suppress the occurrence of cracks and soft errors in semiconductor chips by using silicon carbide as the base material of the package and mullite ceramic, which emits low α-rays, as the cap material6.
In addition, as low thermal expansion materials are used as package constituent materials, additives such as lead titanate and beta eucryptite are mixed into the glass sealant, which increases the heat resistance of the sealant. Efforts have also been made to lower the expansion coefficient.

[発明が解決しようとする課題] しかしながら、チップコートが施された半導体装置の封
止は従来常圧下で行なわれていたため、以下のような問
題があった。
[Problems to be Solved by the Invention] However, since semiconductor devices coated with a chip have conventionally been sealed under normal pressure, the following problems have arisen.

即ち、封止に必要な温度(300℃〜450℃)まで加
熱雰囲気を上昇させた場合、半導体チップの表面にコー
ティングされたチップコート材や封着剤からガスが発生
し、それらの発ガスによって、封止中、キャビティ内の
圧力がベルト炉内の圧力よりも大きくなる。その結果、
キャップが押し上げられ、封着剤のガラスやレジンが充
分にキャップに融着されず、封止不良(リーク)が生じ
てしまうという問題点があった。
In other words, when the heating atmosphere is raised to the temperature required for sealing (300°C to 450°C), gas is generated from the chip coating material and sealant coated on the surface of the semiconductor chip, and these gases cause , during sealing, the pressure inside the cavity becomes greater than the pressure inside the belt furnace. the result,
There is a problem in that the cap is pushed up and the sealant glass or resin is not sufficiently fused to the cap, resulting in poor sealing (leakage).

また、常圧下にある加熱雰囲気中でキャップが押し上げ
られた場合、キャビティ内部の圧力が放散してしまい、
この状態で封止されることになるが、封止後の冷却によ
り、キャビティ内部が減圧となった場合、キャビティ内
部の圧力が大気に対して負圧となる。その結果、キャビ
ティ内部に存在する水蒸気が露結し易くなり、半導体集
積回路の電気的特性の劣化を招来するなどの不都合があ
った。また、このようにキャビティ内部の圧力が大気に
対して負圧になると、封止不良(リーク)箇所から外気
がパッケージ内部に容易に侵入し、半導体パッケージの
信頼度に悪影響を与えることになる。
Additionally, if the cap is pushed up in a heated atmosphere under normal pressure, the pressure inside the cavity will dissipate.
Although the cavity is sealed in this state, if the pressure inside the cavity is reduced due to cooling after sealing, the pressure inside the cavity becomes negative with respect to the atmosphere. As a result, water vapor existing inside the cavity tends to condense, resulting in disadvantages such as deterioration of the electrical characteristics of the semiconductor integrated circuit. Further, when the pressure inside the cavity becomes negative with respect to the atmosphere, outside air easily enters the inside of the package from a sealing failure (leakage) location, which adversely affects the reliability of the semiconductor package.

さらに、封着剤(例えば、低融点ガラス)中に発生した
気泡は、キャビティ外部圧力が常圧のため、封止作業中
の加熱により容易に膨張し、封着剤中で成長する。そし
て、その後の冷却の際に熱ストレスが封着剤に発生した
場合に、封着剤中にクラックが発生し、パッケージの気
密性が損なわれるという不都合があった。特に、実装密
度の向上によるパッケージの外径寸法等の制約、封止幅
の減少および微細なピッチのリードフレームの配設など
が要求される最近の半導体装置においてその傾向は著し
い、また、パッケージのベース構成材料にシリコンカー
バイトを、キャップ構成材料にムライトセラミックを用
いるものについてもその傾向が顕著である。このような
半導体装置においては、上述したように、封着剤として
添加物を混入したものが用いられるが、添加物を混入し
たものでは発ガス量が多くなるからである。
Furthermore, since the external pressure of the cavity is normal pressure, bubbles generated in the sealing agent (for example, low melting point glass) easily expand and grow in the sealing agent due to heating during the sealing operation. If thermal stress occurs in the sealant during subsequent cooling, cracks will occur in the sealant, resulting in an inconvenience that the airtightness of the package will be impaired. This trend is particularly noticeable in recent semiconductor devices, which require restrictions on package outer diameter dimensions due to increased packaging density, reduced sealing width, and fine pitch lead frame arrangement. This tendency is also noticeable in the case where silicon carbide is used as the base material and mullite ceramic is used as the cap material. In such a semiconductor device, as described above, a sealant containing additives is used, but a sealant containing additives generates a large amount of gas.

本発明は、かかる問題点に鑑みなされたもので、封止の
信頼性および歩留りが高い半導体装置を提供することを
目的とする。
The present invention was made in view of such problems, and an object of the present invention is to provide a semiconductor device with high sealing reliability and high yield.

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
[Means for Solving the Problems] Representative inventions disclosed in this application will be summarized as follows.

即ち、ベースの上に封着剤を介してキャップを封着する
にあたり、キャビティ内部圧力よりもキャビティ外部圧
力が高くなるようにして、キャビティ内外部の気圧差を
利用して上記ベース上に上記キャップを強制的に封着す
るようにしたものである。
That is, when sealing the cap onto the base via the sealant, the pressure outside the cavity is higher than the pressure inside the cavity, and the cap is placed on the base using the pressure difference between the inside and outside of the cavity. is forcibly sealed.

[作用] 上記した手段によれば、キャップがベースに圧接された
状態で封止されるので、封止に必要な温度まで加熱雰囲
気が上昇し、半導体チップの表面にコーティングされた
チップコート材および封着剤から水分等が蒸発し、キャ
ビティ内部の圧力が高くなった場合にあっても、封着剤
が充分に上記ベースおよびキャップに融着されるという
作用によって、封止密着性の向上が図れることとなる。
[Function] According to the above means, since the cap is sealed in a state in which the cap is pressed against the base, the heated atmosphere rises to the temperature required for sealing, and the chip coating material and the chip coating material coated on the surface of the semiconductor chip are heated. Even if moisture etc. evaporates from the sealant and the pressure inside the cavity increases, the sealant is sufficiently fused to the base and cap, improving sealing adhesion. It will be possible to achieve this goal.

また、キャップがベースに圧接された状態で封止される
ので、キャビティの内部圧力が外部に放散せず、封止後
にもキャビティ内部圧力が大気に対して揚圧に維持され
るという作用によって、キャビティ内部の露結発生が抑
止されると共に、封止不良(リーク)箇所から外気がパ
ッケージ内部に侵入するのが防止される。
In addition, since the cap is sealed in pressure contact with the base, the internal pressure of the cavity does not dissipate to the outside, and even after sealing, the internal pressure of the cavity is maintained at an elevated pressure relative to the atmosphere. This prevents dew condensation from occurring inside the cavity, and also prevents outside air from entering the package from a sealing failure (leakage) location.

さらに、キャビティ内部圧力よりもキャビティ外部圧力
を高くして封止するので、封着剤中の気泡の成長が抑制
されるという作用によって、気泡により誘発される封止
材料のクラック発生が抑制されることになる。
Furthermore, since the pressure outside the cavity is higher than the pressure inside the cavity for sealing, the growth of air bubbles in the sealant is suppressed, thereby suppressing the occurrence of cracks in the sealing material caused by air bubbles. It turns out.

[実施例] 以下、本発明に係る半導体装置の製造方法を説明する。[Example] Hereinafter, a method for manufacturing a semiconductor device according to the present invention will be explained.

第3図には発明に係る半導体装置の製造方法の実施例に
よって得られる半導体装置の一例が示されている。
FIG. 3 shows an example of a semiconductor device obtained by an embodiment of the method for manufacturing a semiconductor device according to the invention.

同図において、符号1はシリコンカーバイトからなるベ
ースを表わしている。このベース1にはり−ド2に接続
されるメタライズ層3が形成されている。ここで、リー
ド2は鉄系の合金等から構成され、一方、メタライズ層
3はモリブデンMO等から構成されている。そして、こ
のベース1上には半導体チップ4が例えば銀ペースト等
の樹脂により構成される接合層5を介して接合されてい
る。ここで半導体チップ5は論理回路やメモリ回路など
が形成された半導体素子で、当該素子の具体例としては
MO8ICが挙げられる。
In the figure, reference numeral 1 represents a base made of silicon carbide. A metallized layer 3 is formed on the base 1 and is connected to the solder 2. Here, the lead 2 is made of an iron-based alloy or the like, while the metallized layer 3 is made of molybdenum MO or the like. A semiconductor chip 4 is bonded onto this base 1 via a bonding layer 5 made of a resin such as silver paste. Here, the semiconductor chip 5 is a semiconductor element in which a logic circuit, a memory circuit, etc. are formed, and a specific example of the element is MO8IC.

また、上記半導体チップ4とメタライズ層3との間はコ
ネクタワイヤ6によって接続されている。
Further, the semiconductor chip 4 and the metallized layer 3 are connected by a connector wire 6.

さらに、半導体チップ4の上面には、ポリイミド等の樹
脂で構成されるチップコート材7が被覆されている。ま
たさらに、上記ベース1上には内部にキャビティ8が形
成されるように封着剤(例えば低融点ガラス)9を介し
てムライトセラミックからなるキャップ10が接合され
ている。
Further, the upper surface of the semiconductor chip 4 is coated with a chip coating material 7 made of resin such as polyimide. Furthermore, a cap 10 made of mullite ceramic is bonded to the base 1 via a sealing agent (for example, low melting point glass) 9 so that a cavity 8 is formed inside.

次に、上記のように構成される半導体装置の製造方法即
ち本発明に係る半導体装置の製造方法の実施例を第1図
および第2図に基づいて説明する。
Next, an embodiment of a method for manufacturing a semiconductor device configured as described above, that is, a method for manufacturing a semiconductor device according to the present invention will be described with reference to FIGS. 1 and 2.

先ず、ベース1の周縁に封着剤9を塗布した後、接合層
5を介して半導体チップ4を接合し、予めベース1に付
設しておいたメタライズ層3と半導体チップ4の入出力
端子(電極)とをコネクタワイヤ6により接続(ワイヤ
ボンディング)する。
First, after applying the sealant 9 to the periphery of the base 1, the semiconductor chip 4 is bonded via the bonding layer 5, and the metallized layer 3 attached to the base 1 in advance and the input/output terminals of the semiconductor chip 4 ( (electrode) by a connector wire 6 (wire bonding).

次に、半導体チップ4の表面にチップコート材7をコー
ティングする。その後、加熱チャンバー11中に当該半
導体装置を挿入してベー、ス1に対してキャップ10を
封着する。
Next, the surface of the semiconductor chip 4 is coated with a chip coating material 7. Thereafter, the semiconductor device is inserted into the heating chamber 11, and the cap 10 is sealed to the base 1.

即ち、その封着プロセスを具体的に説明すれば、半導体
装置を加熱チャンバー11に挿入した後、先ず、第1図
(B)に示す導入管14より加熱チャンバー内の露点の
高い室内雰囲気を減圧により排気する。それとともに、
当該チャンバー11の温度を350℃まで上昇させる0
次いで、当該チャンバー11の温度を370℃まで上昇
する間に、露点の低い高圧エアーを第1図(B)に示す
導入管14より導入して、炉内を常圧に戻す。
That is, to explain the sealing process in detail, after inserting the semiconductor device into the heating chamber 11, first, the indoor atmosphere with a high dew point in the heating chamber is depressurized through the introduction pipe 14 shown in FIG. 1(B). Exhaust by. Along with that,
0 to raise the temperature of the chamber 11 to 350°C
Next, while the temperature of the chamber 11 is raised to 370° C., high pressure air with a low dew point is introduced through the introduction pipe 14 shown in FIG. 1(B) to return the inside of the furnace to normal pressure.

次に第1図(B)に示す導入管14より高圧エアーを吹
き込んで、加熱チャンバー11内の圧力を特に限定され
ないが、約2気圧とする。この状態で、約25分間放置
し、封着剤9を溶融または軟化させる。の圧力を特に限
定されないが約2゜5気圧とする。この封着剤9の溶融
または軟化によって封着剤9がベースおよびキャップ1
0に密着することになる0次いで、加熱チャンバー11
の温度を450℃まで上昇させると共に、導入管14よ
り高圧エアーを吹き込んで加熱チャンバー11内の圧力
を特に限定されないが約2.5気圧とする。この状態で
約40分間放置し、ベース1およびキャップ10の封着
部を充分濡らす、その後、加熱チャンバー11の温度を
下げ約20分間放置する。
Next, high pressure air is blown into the heating chamber 11 through the introduction pipe 14 shown in FIG. 1(B) to bring the pressure inside the heating chamber 11 to about 2 atmospheres, although this is not particularly limited. This state is left for about 25 minutes to melt or soften the sealant 9. Although the pressure is not particularly limited, it is approximately 2.5 atm. This melting or softening of the sealant 9 causes the sealant 9 to melt into the base and cap 1.
0, which will be in close contact with the heating chamber 11.
The temperature in the heating chamber 11 is raised to 450° C., and high-pressure air is blown into the heating chamber 11 through the introduction pipe 14 to bring the pressure inside the heating chamber 11 to about 2.5 atmospheres, although this is not particularly limited. The product is left in this state for about 40 minutes to sufficiently wet the sealed portions of the base 1 and cap 10, and then the temperature of the heating chamber 11 is lowered and left to stand for about 20 minutes.

そうして、封止が完了したならば、当該半導体装置を第
1図(C)に示すように加熱チャンバー11の外に取り
出す。
After the sealing is completed, the semiconductor device is taken out of the heating chamber 11 as shown in FIG. 1(C).

第2図は上記流れ説明図を示す。FIG. 2 shows the above flow explanatory diagram.

以上の実施例の製造方法によれば次のような効果を得る
ことができる。
According to the manufacturing method of the above embodiment, the following effects can be obtained.

即ち、上記製造方法によれば、キャップ10がベース1
に対して圧接された状態で封止されるので、封正に必要
な温度まで加熱雰囲気が上昇し。
That is, according to the above manufacturing method, the cap 10 is attached to the base 1.
Since it is sealed in a pressure-welded state, the heated atmosphere rises to the temperature required for sealing.

半導体チップ4の表面にコーティングされたチップコー
ト材7および封着剤9からガスが発生し、キャビティ8
の内部圧力が上昇した場合にあっても、封着剤9が充分
に融着されるという作用によって、封止密着性が向上さ
れることになる。
Gas is generated from the chip coating material 7 and the sealing agent 9 coated on the surface of the semiconductor chip 4, and the cavity 8 is
Even if the internal pressure increases, the sealing adhesion is improved by the effect that the sealing agent 9 is sufficiently fused.

また、上記製造方法によれば、キャップ10がベース1
に対して圧接された状態で封止されるので、封止後にキ
ャビティ8の内部圧力が大気に対して揚圧に維持される
という作用によって、キャビテイ8内部の露結が抑制さ
れると共に、封止不良(リーク)箇所から外気がパッケ
ージ内部に侵入するのが抑止されることになる。
Further, according to the above manufacturing method, the cap 10 is attached to the base 1.
Since the cavity 8 is sealed in a pressurized state, the internal pressure of the cavity 8 is maintained at an elevated pressure with respect to the atmosphere after sealing, which suppresses dew condensation inside the cavity 8 and prevents the sealing. This will prevent outside air from entering the inside of the package from a leakage location.

さらに、キャビティ8の内部圧力よりもキャビティ8の
外部圧力を高くした状態で封止するので、封着剤9中の
気泡12の成長が抑制されるという作用によって、気泡
12により誘発される封着剤9のクラック発生が抑制さ
れることになる。
Furthermore, since sealing is performed with the external pressure of the cavity 8 higher than the internal pressure of the cavity 8, the growth of the air bubbles 12 in the sealant 9 is suppressed, resulting in the sealing induced by the air bubbles 12. This will suppress the occurrence of cracks in the agent 9.

つまり、これを第4図(A)、(B)を用いて説明すれ
ば、次のとおりである。
That is, this can be explained as follows using FIGS. 4(A) and 4(B).

このうち第4図(A)には常圧で封止した半導体装置の
封着剤9付近の断面図が示されている。
Of these, FIG. 4(A) shows a cross-sectional view of the vicinity of the sealing agent 9 of a semiconductor device sealed at normal pressure.

このように常圧で封止した場合、封止の際の加熱により
封着剤中の気泡12が封着剤9の中で容易に膨張(成長
)する、そして、当該半導体装置を冷却した場合に冷却
時の熱ストレスが封着剤9に発生すると、封着剤9中に
クラック13が発生して、キャビティ8の内部からキャ
ビティ8の外部へ貫通するクラック13が発生する。そ
の結果、パッケージの気密性が失われることになる。
When the semiconductor device is sealed at normal pressure in this way, the air bubbles 12 in the sealant easily expand (grow) in the sealant 9 due to heating during sealing, and when the semiconductor device is cooled. When thermal stress is generated in the sealant 9 during cooling, a crack 13 is generated in the sealant 9, and a crack 13 that penetrates from the inside of the cavity 8 to the outside of the cavity 8 is generated. As a result, the airtightness of the package will be lost.

一方、第4図(B)には加圧封止した半導体装置の封着
剤9付近の断面図が示されている。このように加圧封止
した場合、封着剤中の気泡12の膨張は抑制される。そ
の結果、当該半導体装置を冷却した場合に熱ストレスが
封着剤9に発生しても、従来に比べてクラック13は小
さくなり、したがって、キャビティ8の内部からキャビ
ティ8の外部までに亘るまでのクラック13の発生は防
止される。
On the other hand, FIG. 4(B) shows a cross-sectional view of the vicinity of the sealing agent 9 of the semiconductor device sealed under pressure. When pressure sealing is performed in this manner, expansion of the bubbles 12 in the sealant is suppressed. As a result, even if thermal stress occurs in the sealant 9 when the semiconductor device is cooled, the cracks 13 will be smaller than in the past, and therefore, the cracks 13 will be smaller from the inside of the cavity 8 to the outside of the cavity 8. The generation of cracks 13 is prevented.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor.

例えば、上記実施例ではベース1の構成材料としてシリ
コンカーバイトを、キャップ10の構成材料としてムラ
イトセラミックを用いた場合について説明したが、上記
に限定されず従来のようにアルミナセラミックを用いる
ものにも適用できる。
For example, in the above embodiment, silicon carbide is used as the constituent material of the base 1, and mullite ceramic is used as the constituent material of the cap 10. Applicable.

[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
[Effects of the Invention] The effects obtained by typical inventions disclosed in this application are briefly explained below.

即ち、加熱雰囲気の下で、内部にキャビティが形成され
るようにベースの上に封着剤を介してキャップを封着す
るにあたり、キャビティ内部圧力よりもキャビティ外部
圧力が高くなるようにして、キャビティ内外部の気圧差
を利用して上記ベース上に上記キャップを強制的に封着
するようにしたので、封止密着性および気密性が向上さ
れると共に、封止後にもキャビティ内圧力を大気に対し
て揚圧に維持できることから、半導体装置の信頼性およ
び歩留りの向上を図ることができる。
That is, when sealing the cap onto the base via the sealant in a heated atmosphere so as to form a cavity inside, the pressure outside the cavity is higher than the pressure inside the cavity. Since the cap is forcibly sealed onto the base using the pressure difference between the inside and outside, the sealing adhesion and airtightness are improved, and even after sealing, the pressure inside the cavity is reduced to the atmosphere. On the other hand, since the pressure can be maintained at elevated pressure, the reliability and yield of semiconductor devices can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(A)〜(C)は本発明に係る半導体装置の製造
方法の実施例の工程断面図、 第2図は本発明に係る半導体装置の製造方法の実施例を
示す流れ説明図。 第3図は本発明に係る半導体装置の製造方法の実施例に
よって得られた半導体装置の縦断面図、第4図(A)、
(B)は従来方法によって得られた半導体装置と本実施
例の方法によって得られた半導体装置の比較説明図であ
って、このうち第4図(A)は従来の製造方法によって
得られた半導体装置における封着部近傍を示す縦断面図
、第4図(B)は実施例の製造方法によって得られた半
導体装置における封着部近傍を示す縦断面図である。 1・・・・ベース、4・・・・半導体チップ、8・・・
・キャビティ、9・・・・封着剤、10キヤツプ。
1A to 1C are process cross-sectional views of an embodiment of the method for manufacturing a semiconductor device according to the present invention, and FIG. 2 is a flow explanatory diagram showing an embodiment of the method for manufacturing a semiconductor device according to the present invention. 3 is a vertical cross-sectional view of a semiconductor device obtained by an embodiment of the method for manufacturing a semiconductor device according to the present invention; FIG. 4(A);
(B) is a comparative explanatory diagram of a semiconductor device obtained by the conventional method and a semiconductor device obtained by the method of the present example, of which FIG. FIG. 4B is a vertical cross-sectional view showing the vicinity of the sealing part in the semiconductor device obtained by the manufacturing method of the example. 1...Base, 4...Semiconductor chip, 8...
・Cavity, 9...Sealing agent, 10 cap.

Claims (1)

【特許請求の範囲】 1、ベースの表面に接合された半導体チップの表面にチ
ップコート材をコーティングした後、加熱雰囲気の下で
、内部にキャビティが形成されるように上記ベースの上
に封着剤を介してキャップを封着するにあたり、キャビ
ティ内部圧力よりもキャビティ外部圧力が高くなるよう
にして、キャビティ内外部の気圧差を利用して上記ベー
ス上に上記キャップを強制的に封着するようにしたこと
を特徴とする半導体装置の製造方法。 2、封着剤は低融点ガラスであることを特徴とする請求
項1記載の半導体装置の製造方法。
[Claims] 1. After coating the surface of the semiconductor chip bonded to the surface of the base with a chip coating material, the semiconductor chip is sealed on the base in a heated atmosphere so that a cavity is formed inside. When sealing the cap via the agent, the pressure outside the cavity is made higher than the pressure inside the cavity, and the cap is forcibly sealed onto the base using the pressure difference between the inside and outside of the cavity. A method for manufacturing a semiconductor device, characterized in that: 2. The method of manufacturing a semiconductor device according to claim 1, wherein the sealant is a low melting point glass.
JP63298128A 1988-11-28 1988-11-28 Manufacture of semiconductor device Pending JPH02144942A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63298128A JPH02144942A (en) 1988-11-28 1988-11-28 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63298128A JPH02144942A (en) 1988-11-28 1988-11-28 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02144942A true JPH02144942A (en) 1990-06-04

Family

ID=17855543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63298128A Pending JPH02144942A (en) 1988-11-28 1988-11-28 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02144942A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187341A (en) * 2013-02-25 2014-10-02 Kyocera Crystal Device Corp Electronic device and glass sealing method of the same
JP2016181879A (en) * 2015-03-25 2016-10-13 京セラクリスタルデバイス株式会社 Method of manufacturing piezoelectric device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187341A (en) * 2013-02-25 2014-10-02 Kyocera Crystal Device Corp Electronic device and glass sealing method of the same
JP2016181879A (en) * 2015-03-25 2016-10-13 京セラクリスタルデバイス株式会社 Method of manufacturing piezoelectric device

Similar Documents

Publication Publication Date Title
JP2647194B2 (en) Semiconductor package sealing method
JP3393247B2 (en) Optical device and method of manufacturing the same
US4159221A (en) Method for hermetically sealing an electronic circuit package
JPH0294653A (en) Resin-sealed semiconductor device
JPH02144942A (en) Manufacture of semiconductor device
JPH03235360A (en) Plastic molded type semiconductor device
JPS61194735A (en) Semiconductor device
JPH0547988A (en) Semiconductor device
JPS60132347A (en) Manufacture of semiconductor device
JPS62205635A (en) Manufacture of hybrid integrated circuit
JPH06252194A (en) Semiconductor device
JPH04107955A (en) Sealing method of electronic circuit element
JPS60165742A (en) Semiconductor device
JPS6224646A (en) Semiconductor device
JPS607751A (en) Semiconductor device
JP2531445B2 (en) Glass-sealed IC package
JP2522165B2 (en) Semiconductor device
JPS61125051A (en) Manufacture of semiconductor device
JPH08162566A (en) Semiconductor device
JPH0945804A (en) Semiconductor package
KR19980025874A (en) Semiconductor chip package for CCD
JPS63150948A (en) Semiconductor device
JPS61194854A (en) Semiconductor device and manufacture thereof
JP2004259798A (en) Semiconductor device
JPH06232208A (en) Method for sealing semiconductor device, and sealing structure