JPH02139944A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH02139944A JPH02139944A JP29296388A JP29296388A JPH02139944A JP H02139944 A JPH02139944 A JP H02139944A JP 29296388 A JP29296388 A JP 29296388A JP 29296388 A JP29296388 A JP 29296388A JP H02139944 A JPH02139944 A JP H02139944A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- glass substrate
- bump electrodes
- electrodes
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000011521 glass Substances 0.000 claims abstract description 20
- 238000002844 melting Methods 0.000 claims abstract description 4
- 230000008018 melting Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
- H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の分野〕
本発明は半導体集積回路を基板上にフェースダウンボン
ディングして接続する半導体チップの実装方法に関する
ものである。
ディングして接続する半導体チップの実装方法に関する
ものである。
従来混成集積回路においては、半導体チップを基板上に
実装する際に電極の接続方法として、ワイヤボンディン
グ法に加えてワイヤレスボンディング法が用いられる。
実装する際に電極の接続方法として、ワイヤボンディン
グ法に加えてワイヤレスボンディング法が用いられる。
ワイヤレスボンディングとして半導体チップの所定位置
にはんだにより突起電極を形成した後、突起電極面を下
向きとして基板上の対応する電極パターンに合わせてリ
フロー工程又は熱圧着法等によってはんだを溶融させボ
ンディングするフェースダウンボンディングが知られて
いる。そして高密度実装を行うために半導体チップを直
接プリント基板に接続する方法が試みられている。
にはんだにより突起電極を形成した後、突起電極面を下
向きとして基板上の対応する電極パターンに合わせてリ
フロー工程又は熱圧着法等によってはんだを溶融させボ
ンディングするフェースダウンボンディングが知られて
いる。そして高密度実装を行うために半導体チップを直
接プリント基板に接続する方法が試みられている。
しかるに液晶パネルのように高密度実装を求められる製
品については、フェースダウンボンディングによって基
板上に直接接続する方法が望まれている。しかしながら
リフロー法のように全体を加熱して突起電極を基板上の
パターンに接続する場合には液晶パネルも加熱されるこ
ととなる。しかるに液晶パネルは加熱によって劣化し易
いため、液晶パネルの実装方法にフェースダウンボンデ
イフグ法を用いることができないという欠点があった。
品については、フェースダウンボンディングによって基
板上に直接接続する方法が望まれている。しかしながら
リフロー法のように全体を加熱して突起電極を基板上の
パターンに接続する場合には液晶パネルも加熱されるこ
ととなる。しかるに液晶パネルは加熱によって劣化し易
いため、液晶パネルの実装方法にフェースダウンボンデ
イフグ法を用いることができないという欠点があった。
本発明はこのような従来の半導体チップの実装方法の問
題点に鑑みてなされたものであって、高密度な実装が要
求される製品についても半導体チップを加熱することな
く基板上に接続できるようにすることを技術的課題とす
る。
題点に鑑みてなされたものであって、高密度な実装が要
求される製品についても半導体チップを加熱することな
く基板上に接続できるようにすることを技術的課題とす
る。
本発明はガラス基板上に形成されたパターンに半導体チ
ップをフェースダウンボンディングする半導体チップの
実装方法であって、突起電極を有する半導体チップをガ
ラス基板上に形成されたパターンに合わせて載置する工
程と、ガラス基板の下方よりガラス板を透過する光を用
いて前記半導体チップの各突起電極を溶融して接続する
工程と、を有することを特徴とするものである。
ップをフェースダウンボンディングする半導体チップの
実装方法であって、突起電極を有する半導体チップをガ
ラス基板上に形成されたパターンに合わせて載置する工
程と、ガラス基板の下方よりガラス板を透過する光を用
いて前記半導体チップの各突起電極を溶融して接続する
工程と、を有することを特徴とするものである。
このような特徴を有する本発明によれば、半導体チップ
に形成された突起電極をガラス基板上にそのパターンに
合わせて載置すると共に、ガラス板の下方よりガラス板
を透過する光を用いて各突起電極を溶融して電極を接続
するようにしている。
に形成された突起電極をガラス基板上にそのパターンに
合わせて載置すると共に、ガラス板の下方よりガラス板
を透過する光を用いて各突起電極を溶融して電極を接続
するようにしている。
そのため本発明によれば、電極の接続部分を部分的に加
熱して接続しているため全体を加熱する必要がなく、液
晶パネル等のように加熱できない部品についてもフェー
スダウンポンディングを行うことが可能となる。又各電
極を直接加熱するため無駄なく加熱することができ、又
電極を選択的に接続することもできる。更にリフロー法
のように全体を加熱する必要がないため設備を小型化す
ることも可能となる。
熱して接続しているため全体を加熱する必要がなく、液
晶パネル等のように加熱できない部品についてもフェー
スダウンポンディングを行うことが可能となる。又各電
極を直接加熱するため無駄なく加熱することができ、又
電極を選択的に接続することもできる。更にリフロー法
のように全体を加熱する必要がないため設備を小型化す
ることも可能となる。
第１図は本発明の一実施例による電極チップの取付状態
を示す側面図である。本図において半導体チップ１には
例えば鈴（Ｓｎ）、鉛（Ｐｂ）、アルミニウム（ＡＡ）
、金（Ａｕ）、亜鉛（Ｚ ｎ） 、のうち少な（とも１
種類の以上の金属を有する突起電極２ａ、 ２ｂ−・
−・−・−が所定部分に形成されている。
を示す側面図である。本図において半導体チップ１には
例えば鈴（Ｓｎ）、鉛（Ｐｂ）、アルミニウム（ＡＡ）
、金（Ａｕ）、亜鉛（Ｚ ｎ） 、のうち少な（とも１
種類の以上の金属を有する突起電極２ａ、 ２ｂ−・
−・−・−が所定部分に形成されている。
さてこの半導体チップ１をガラス基板３上に載置する。
ガラス基板３にはあらかじめ半導体チップの突起電極に
対応する位置に電極パターン４ａ。
対応する位置に電極パターン４ａ。
４ｂを形成しておくものとする。こうして半導体チップ
をパターン上に配置した後、下方のレーザ光源５よりレ
ーザ光、例えば波長１．０６μｍのＹＡＧレーザ光をガ
ラス基板３を介して各突起電極２ａ、２ｂ〜・−・・に
順次照射する。そして突起電極２ａ、２ｂ〜〜−一一一
一を溶融して半導体チップ１をガラス基板３の電極パタ
ーンに順次接続する。こうすれば半導体チップ１全体を
加熱する必要がなく、突起電極のみを加熱して半導体チ
ップを基板上に実装することができる。
をパターン上に配置した後、下方のレーザ光源５よりレ
ーザ光、例えば波長１．０６μｍのＹＡＧレーザ光をガ
ラス基板３を介して各突起電極２ａ、２ｂ〜・−・・に
順次照射する。そして突起電極２ａ、２ｂ〜〜−一一一
一を溶融して半導体チップ１をガラス基板３の電極パタ
ーンに順次接続する。こうすれば半導体チップ１全体を
加熱する必要がなく、突起電極のみを加熱して半導体チ
ップを基板上に実装することができる。
尚この実施例ではガラス基板を透過させてレーザ光を突
起電極にのみ照射するようにしているが、突起電極の直
下の電極パターンにレーザ光を照射することによって突
起電極を溶融してもよく、又電極パターンと突起電極の
双方にレーザ光を照射することによって突起電極を溶融
して接続してもよい。又特開昭６２−１２７７８８号に
示されているように、半導体チップと基板間に光硬化性
樹脂を挿入し、光を照射して半導体チップを基板上に固
定するようにした半導体の実装方法も提案されている。
起電極にのみ照射するようにしているが、突起電極の直
下の電極パターンにレーザ光を照射することによって突
起電極を溶融してもよく、又電極パターンと突起電極の
双方にレーザ光を照射することによって突起電極を溶融
して接続してもよい。又特開昭６２−１２７７８８号に
示されているように、半導体チップと基板間に光硬化性
樹脂を挿入し、光を照射して半導体チップを基板上に固
定するようにした半導体の実装方法も提案されている。
このような方法で半導体チップの突起電極を各パターン
に合わせて接続した後、接続不良部分が発見された場合
には、その不良部分のみをレーザ光を用いて溶融して再
接続することも可能である。
に合わせて接続した後、接続不良部分が発見された場合
には、その不良部分のみをレーザ光を用いて溶融して再
接続することも可能である。
又本実施例は光源としてＹＡＧレーザ光を用いているが
、ガラス基板３を透過し、光を十分集束することができ
る種々の光ビームを用いて突起電極を溶融することがで
きることはいうまでもない。
、ガラス基板３を透過し、光を十分集束することができ
る種々の光ビームを用いて突起電極を溶融することがで
きることはいうまでもない。
第１図は本発明の一実施例による半導体チップの突起電
極を溶融して基板上に実装する状態を示す側面図である
。 １−・−・・半導体チップ ２ａ、 ２ｂ・・・−
・・−突起電極３・−・・・−ガラス基板 ４ａ、４
ｂ−・−・・・電極パターン ５−・−レーザ光源 特許出願人 立石電機株式会社 代理人 弁理士 岡本宜喜（他１名）
極を溶融して基板上に実装する状態を示す側面図である
。 １−・−・・半導体チップ ２ａ、 ２ｂ・・・−
・・−突起電極３・−・・・−ガラス基板 ４ａ、４
ｂ−・−・・・電極パターン ５−・−レーザ光源 特許出願人 立石電機株式会社 代理人 弁理士 岡本宜喜（他１名）
Claims (1)
- （１）ガラス基板上に形成されたパターンに半導体チッ
プをフェースダウンボンディングする半導体チップの実
装方法であって、 突起電極を有する半導体チップをガラス基板上に形成さ
れたパターンに合わせて載置する工程と、前記ガラス基
板の下方よりガラス板を透過する光を用いて前記半導体
チップの各突起電極を溶融して接続する工程と、を有す
ることを特徴とする半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29296388A JPH02139944A (ja) | 1988-11-18 | 1988-11-18 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29296388A JPH02139944A (ja) | 1988-11-18 | 1988-11-18 | 半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02139944A true JPH02139944A (ja) | 1990-05-29 |
Family
ID=17788694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29296388A Pending JPH02139944A (ja) | 1988-11-18 | 1988-11-18 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02139944A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109824A (ja) * | 1991-10-15 | 1993-04-30 | Omron Corp | 電子部品のフリツプチツプ実装方法 |
| JPH08236577A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | フェイスダウン実装方法 |
| US8291729B2 (en) * | 2007-07-16 | 2012-10-23 | Corning Incorporated | Microalignment using laser-softened glass bumps |
-
1988
- 1988-11-18 JP JP29296388A patent/JPH02139944A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109824A (ja) * | 1991-10-15 | 1993-04-30 | Omron Corp | 電子部品のフリツプチツプ実装方法 |
| JPH08236577A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | フェイスダウン実装方法 |
| US8291729B2 (en) * | 2007-07-16 | 2012-10-23 | Corning Incorporated | Microalignment using laser-softened glass bumps |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577766B2 (ja) | 半導体デバイスの実装方法およびその実装化装置 | |
| US6821878B2 (en) | Area-array device assembly with pre-applied underfill layers on printed wiring board | |
| JPH0332098A (ja) | レーザーリフロー半田付け方法及びこれによる配線組立て体 | |
| JPH05211205A (ja) | チップ接続構造体 | |
| US4587395A (en) | Bonding leads to semiconductor devices | |
| JPH02139944A (ja) | 半導体チップの実装方法 | |
| JPH10214859A (ja) | 回路モジュールの製造方法 | |
| JPH05109824A (ja) | 電子部品のフリツプチツプ実装方法 | |
| JPH026055A (ja) | プリント回路基板とシリコンチップのはんだ付方法 | |
| JPH0468778B2 (ja) | ||
| JP2005038891A (ja) | 半導体製品の製造方法および回路基板 | |
| JPH05109820A (ja) | 半導体装置の実装方法 | |
| KR102278826B1 (ko) | 솔더링 장치 | |
| JPH0951162A (ja) | 電子部品搭載装置 | |
| JPH0737890A (ja) | 半田ボール接合装置およびその接合方法 | |
| JPH10209689A (ja) | 回路モジュールの製造方法 | |
| JP2707909B2 (ja) | 集積回路チップのボンディング方法 | |
| JP2001119114A (ja) | 実装構造及び実装方法 | |
| JPH02247076A (ja) | レーザはんだ付け装置 | |
| JPH0391990A (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JPH06310846A (ja) | 電子部品のレーザ半田付け実装方法 | |
| JPH02306693A (ja) | 電子部品の実装半田付け方法 | |
| JPH05283477A (ja) | フリップチップ実装方法 | |
| JPH07273267A (ja) | リードの接合方法 | |
| JPH04151844A (ja) | アウターリードボンディング装置 |