JPH0213860B2 - - Google Patents

Info

Publication number
JPH0213860B2
JPH0213860B2 JP56129625A JP12962581A JPH0213860B2 JP H0213860 B2 JPH0213860 B2 JP H0213860B2 JP 56129625 A JP56129625 A JP 56129625A JP 12962581 A JP12962581 A JP 12962581A JP H0213860 B2 JPH0213860 B2 JP H0213860B2
Authority
JP
Japan
Prior art keywords
circuit
signal
level
output
oscillation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56129625A
Other languages
Japanese (ja)
Other versions
JPS5831402A (en
Inventor
Koichi Yomogihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP56129625A priority Critical patent/JPS5831402A/en
Publication of JPS5831402A publication Critical patent/JPS5831402A/en
Publication of JPH0213860B2 publication Critical patent/JPH0213860B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007Fail-safe circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Safety Devices In Control Systems (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 本発明は、否定情報をフエールセーフに得るこ
とができる否定回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a negation circuit that can fail-safely obtain negation information.

鉄道信号では一般に、列車が制御区間に進入し
たときの情報は、常時は電圧があつて列車が進入
したこと及び回路が故障したことにより電圧なし
となる閉電路式で処理し、また列車が前記制御区
間から進出したときの情報は常時は電圧なしであ
つて列車が進出したことにより電圧ありとなり、
かつ回路故障によつても電圧なしとなる開電路式
で処理している(昭和44年12月信号保安協会発行
“鉄道信号ハンドブツク”1259頁)。
In general, in railway signals, information when a train enters a controlled section is processed using a closed circuit system, where the voltage is always on and there is no voltage due to the train entering or a circuit failure. The information when the train moves out of the control section is that there is no voltage at all times, but as the train moves out, it becomes energized.
In addition, it is processed using an open circuit system that eliminates the voltage even in the event of a circuit failure ("Railway Signal Handbook" published by the Signal Safety Association, December 1964, p. 1259).

しかし、このような回路では列車進入の情報と
列車進出の情報を別個の電気回路で処理しなけれ
ばならないし、回路方式を統一することができ
ず、また列車進出の情報は列車が進出してあるべ
き出力電圧がないときに始めて回路故障を発見す
る事後処置となる欠点がある。
However, in such a circuit, information on train entry and information on train departure must be processed in separate electrical circuits, the circuit system cannot be unified, and information on train entry cannot be processed when the train advances. This method has the disadvantage that it is a reactive measure that only discovers circuit failure when the desired output voltage is not present.

本発明は、否定情報をフエールセーフに得るこ
とができ、入力情報を開電路式で処理する回路に
適用してもその回路の故障を即時チエツクするこ
とができる否定回路を提供することを目的とす
る。
SUMMARY OF THE INVENTION An object of the present invention is to provide a negation circuit that can obtain negation information in a fail-safe manner, and can immediately check for failures in a circuit that processes input information in an open circuit manner. do.

以下、図面に示す実施例に基いて本発明を詳細
に説明する。
Hereinafter, the present invention will be explained in detail based on embodiments shown in the drawings.

第1図において、1は真理値“1”“0”の情
報Aの入力端子、2は前記情報Aをその真理値
“1”“0”に応じた波高値(振幅)で発振して交
流信号Bに変換する信号変換回路、3は故障時に
発振出力が零となる非対称誤り特性を有するウイ
ンドウコンパレータ、4は信号変換回路2とウイ
ンドウコンパレータ3を交流結合するコンデンサ
である。
In Fig. 1, 1 is an input terminal for information A with truth values "1" and "0", and 2 is an alternating current that oscillates the information A at a peak value (amplitude) corresponding to the truth value "1" and "0". 3 is a window comparator having an asymmetric error characteristic such that the oscillation output becomes zero in the event of a failure; 4 is a capacitor for AC coupling the signal conversion circuit 2 and the window comparator 3;

信号変換回路2は、端子1に入力する情報Aが
高い電圧すなわち真理値“1”のときはその間ウ
インドウコンパレータ3の窓のレベルよりも高い
波高値の交流信号Bを出力し、また低い電圧すな
わち真理値“0”のときは前記窓内のレベルの波
高値の交流信号を出力する回路であり、この例で
はC−MOSによる直流入力信号を電源入力とす
る発振器で前記情報Aが電源端子に入力する。す
なわち信号変換回路2は、この例では2個のイン
バータ20,21と、2個の抵抗22,23と、
コンデンサ24とを備えており、情報Aが電源電
圧としてインバータ21の正側端子に入力する。
The signal conversion circuit 2 outputs an AC signal B having a peak value higher than the level of the window of the window comparator 3 when the information A input to the terminal 1 is a high voltage, that is, the truth value is "1", and outputs an AC signal B having a peak value higher than the level of the window of the window comparator 3. When the truth value is "0", the circuit outputs an AC signal with a peak value of the level within the window, and in this example, the information A is output to the power terminal of an oscillator whose power input is a DC input signal by C-MOS. input. That is, in this example, the signal conversion circuit 2 includes two inverters 20 and 21, two resistors 22 and 23,
The inverter 21 is provided with a capacitor 24, and information A is input to the positive terminal of the inverter 21 as a power supply voltage.

この信号変換回路2は、出力信号の発振周波数
が抵抗22とコンデンサ24による時定数で定ま
り、波高値(振幅)が電源電圧すなわち情報Aの
レベルによつて変る。従つて、この信号変換回路
2は、情報Aが第2図Aに示すようなレベルの真
理値“0”“1”“0”の信号であると、第2図B
に示すように真理値“0”に対応する交流信号の
波高値はウインドウコンパレータ3の窓の電圧レ
ベルe1、e2内にあるが、真理値“1”に対応する
交流信号の波高値は窓の電圧レベルe1、e2よりも
高くなる。また、信号変換回路2の出力は入力情
報Aが電圧零または信号変換回路2が故障したと
き、ウインドウコンパレータの窓以下の電圧にな
る。
In this signal conversion circuit 2, the oscillation frequency of the output signal is determined by the time constant of the resistor 22 and the capacitor 24, and the peak value (amplitude) changes depending on the power supply voltage, that is, the level of information A. Therefore, if the information A is a signal with truth values "0", "1", and "0" as shown in FIG. 2A, this signal conversion circuit 2 converts
As shown in , the peak value of the AC signal corresponding to the truth value "0" is within the voltage levels e 1 and e 2 of the window of the window comparator 3, but the peak value of the AC signal corresponding to the truth value "1" is It becomes higher than the window voltage level e 1 , e 2 . Further, the output of the signal conversion circuit 2 becomes a voltage below the window of the window comparator when the input information A is zero voltage or the signal conversion circuit 2 is out of order.

ウインドウコンパレータ3は、この例では3個
のトランジスタ31,32,33を用いた発振回
路25と、この発振回路25からの出力信号のパ
ルス巾を整流平滑してパスル巾が大きいとき高レ
ベルの電圧を、パルス巾が小さいとき低レベルの
電圧を生ぜしめる整流平滑回路26とから構成さ
れている。前記発振回路25の抵抗34,35,
37,40,41は、トランジスタ31,32,
33のコレクタ抵抗であり、電池30は、トラン
ジスタ32の電源である。各トランジスタのベー
スには、前段のトランジスタの出力が直接結合で
接続されている。すなわち、トランジスタ31の
ベースには、トランジスタ33の出力がコレクタ
抵抗34,35の分割比で抵抗36を介して供給
され、トランジスタ32のベースには、トランジ
スタ31の出力が抵抗38,39で電源30のレ
ベルシフト分を含めて分割して供給され、トラン
ジスタ33のベースには、トランジスタ32の出
力が抵抗40,41で分割して供給されている。
発振回路25は、入力端27に特定の入力電圧が
印加されるとトランジスタ31→トランジスタ3
2→トランジスタ33→トランジスタ31の順に
各トランジスタの出力が供給される帰還発振器を
構成している。
In this example, the window comparator 3 includes an oscillation circuit 25 using three transistors 31, 32, and 33, and rectifies and smoothes the pulse width of the output signal from this oscillation circuit 25, and generates a high level voltage when the pulse width is large. and a rectifying and smoothing circuit 26 that generates a low level voltage when the pulse width is small. Resistors 34, 35 of the oscillation circuit 25,
37, 40, 41 are transistors 31, 32,
33, and the battery 30 is a power source for the transistor 32. The base of each transistor is directly connected to the output of the previous transistor. That is, the output of the transistor 33 is supplied to the base of the transistor 31 via a resistor 36 with a division ratio of collector resistors 34 and 35, and the output of the transistor 31 is supplied to the base of the transistor 32 via the power supply 30 through resistors 38 and 39. The output of the transistor 32 is divided by resistors 40 and 41 and supplied to the base of the transistor 33.
When a specific input voltage is applied to the input terminal 27, the oscillation circuit 25 switches from the transistor 31 to the transistor 3.
A feedback oscillator is configured to which the output of each transistor is supplied in the order of 2→transistor 33→transistor 31.

この発振回路25が発振できる入力電圧の範囲
は電源30の電圧をV0、抵抗34,35,37,
38,39の抵抗値を各々R34、R35、R36、R37
R38、R39、入力信号の電圧レベルをV1、帰還電
圧をV2、及び発振するときの入力電圧V1の下限
をe1、上限をe2とするとき、ほぼ e1・R39/(R37+R38+R39)≒V0 ………(1) e2・R35/(R34+R35)≒ ………(2) で与えられる。ここに、e1とe2の間はウインドウ
コンパレータの窓となる。
The input voltage range in which this oscillation circuit 25 can oscillate is the voltage of the power supply 30 as V0 , the resistors 34, 35, 37,
The resistance values of 38 and 39 are respectively R 34 , R 35 , R 36 , R 37 ,
R 38 , R 39 , when the voltage level of the input signal is V 1 , the feedback voltage is V 2 , and the lower limit of the input voltage V 1 during oscillation is e 1 and the upper limit is e 2 , approximately e 1・R 39 /(R 37 +R 38 +R 39 )≒V 0 ......(1) e 2・R 35 /(R 34 +R 35 )≒ ......(2) It is given by: Here, the space between e 1 and e 2 becomes the window of the window comparator.

入力電圧V1が下限e1より低い場合はトランジ
スタ32,33がオンの状態でトランジスタ31
がオフのままであるので発振しない。入力電圧
V1が下限e1より大きくなると、トランジスタ3
2,33がオフ状態となるので、トランジスタ3
1がオン状態となる。トランジスタ31がオンす
ると、トランジスタ32,33がオフとなり、ト
ランジスタ31がオフ状態となる。トランジスタ
31がオフ状態となると、トランジスタ32,3
3がオン状態となるので、以後ウインドウコンパ
レータは発振をつづけることになる。さらに、入
力電圧V1が上限e2をすぎると、トランジスタ3
3がたとえオンになつてもトランジスタ31がオ
フしないので、発振回路は発振不能となる。
When the input voltage V 1 is lower than the lower limit e 1 , transistors 32 and 33 are on and transistor 31 is turned on.
remains off, so it does not oscillate. input voltage
When V 1 becomes larger than the lower limit e 1 , transistor 3
Since transistors 2 and 33 are turned off, transistor 3
1 is turned on. When transistor 31 is turned on, transistors 32 and 33 are turned off, and transistor 31 is turned off. When the transistor 31 is turned off, the transistors 32 and 3
3 is turned on, the window comparator will continue to oscillate from then on. Furthermore, when the input voltage V 1 exceeds the upper limit e 2 , the transistor 3
Even if transistor 3 is turned on, transistor 31 is not turned off, so the oscillation circuit becomes unable to oscillate.

条件式(1)及び(2)からも明らかなように、ウイン
ドウコンパレータが発振をする入力電圧V1の下
限e1および上限e2は、抵抗34,35,37,3
8,39の値に依存して決定され、これらの抵抗
値を適当に選定することにより、発振開始電圧を
自由に設定することができる。
As is clear from conditional expressions (1) and (2), the lower limit e 1 and upper limit e 2 of the input voltage V 1 at which the window comparator oscillates are the resistors 34, 35, 37, 3
The oscillation start voltage can be freely set by appropriately selecting these resistance values.

この否定回路において、真理値“0”が低レベ
ル、真理値“1”が高レベルである第2図Aに示
す情報が信号変換回路2に入力すると、前述のよ
うに信号変換回路2が第2図Bに示す交流信号を
出力するから、ウインドウコンパレータ3は交流
信号Bの電圧V1が第2図Bにおけるレベルe1、e2
の間のときのみ発振するので、第2図Cに示す信
号を発振回路25から出力する。この場合、発振
回路25の出力信号Cのパルス巾は、第2図から
明らかなように、真理値“0”のときは入力信号
とほぼ同じであるが、真理値“1”のときは入力
信号の立上り時と立下り時だけの狭い巾となり、
従つて整流平滑回路26で平均化された出力信号
Dは第2図Dに示すように入力情報Aが真理値
“0”のときは高レベル、真理値“1”のときは
低レベルとなる。
In this NOT circuit, when the information shown in FIG. 2A, in which the truth value "0" is a low level and the truth value "1" is a high level, is input to the signal conversion circuit 2, the signal conversion circuit 2 is activated as described above. Since the AC signal shown in FIG. 2B is output, the window comparator 3 adjusts the voltage V 1 of the AC signal B to the levels e 1 and e 2 in FIG. 2B.
Since the signal oscillates only between 1 and 2, the oscillation circuit 25 outputs the signal shown in FIG. 2C. In this case, as is clear from FIG. 2, the pulse width of the output signal C of the oscillation circuit 25 is almost the same as the input signal when the truth value is "0", but when the truth value is "1", the pulse width is approximately the same as the input signal. The width is narrow only at the rise and fall of the signal,
Therefore, the output signal D averaged by the rectifying and smoothing circuit 26 is at a high level when the input information A has a truth value of "0" and is at a low level when the truth value is "1", as shown in FIG. 2D. .

すなわち、この否定回路は、情報Aが低レベル
であると出力信号Dが高レベルになり、情報Aが
高レベルであると出力信号Dが低レベルになる。
また、発振回路25が故障した場合、あるいは信
号変換回路2が故障してウインドウコンパレータ
の入力電圧V1が零になつた場合は発振回路25
が発振しないから、整流平滑回路26の出力信号
Dは第2図Dにおいて破線で示すように零レベル
近くまで低下して故障情報φとなり、それによつ
て回路の故障を知ることができ、フエールセーフ
になる。
That is, in this NOT circuit, when the information A is at a low level, the output signal D is at a high level, and when the information A is at a high level, the output signal D is at a low level.
In addition, if the oscillation circuit 25 fails, or if the signal conversion circuit 2 fails and the input voltage V 1 of the window comparator becomes zero, the oscillation circuit 25
does not oscillate, the output signal D of the rectifying and smoothing circuit 26 drops to near zero level as shown by the broken line in FIG. become.

上述した否定回路を、センサの出力信号を開電
路式で処理する回路に用いると、その回路の故障
を速やかに知ることができる。
If the above-mentioned NOT circuit is used in a circuit that processes a sensor output signal in an open circuit manner, a failure in the circuit can be quickly detected.

すなわち、センサの出力は、電圧Vの変化△V
として検出されるのが一般的である。たとえば、
ループセンサの出力はインダクタンスの変化△L
を電圧の変化△Vとして抽出する。この場合、検
知レベルVth(スレシヨールドレベル)を第3図
Aの様に定めれば、閉電路式の処理による出力情
報は、第3図Aに示す電圧の変化△Vに対して第
3図Bに示すように出力電圧Vncが消滅する側の
検知信号となる。また、開電路式の処理による出
力情報は、第3図Cに示すように、前記変化△V
に対して、出力電圧Vnoが発生する側の検知信号
となる。一方、フエールセーフなセンサでは、セ
ンサの故障によつて第3図Aにおける電圧Vが零
になるように設計されるから、センサの故障によ
つて、閉電路式の出力情報は検知信号ありの側
に、また開電路式の出力信号は検知信号なしの側
に各々非対称誤り特性を有することになる。従つ
て、開電路式では、変化△Vがあつて、検知信号
が生じない時のみセンサの故障を判定することが
でき、その他の時間では判定することができな
い。しかし、いま、第3図Aに示すセンサの出力
で図のようにウインドウコンパレータの窓e1,e2
の設定を行い、第1図の端子1に第3図Aの信号
を印加すれば、整流平滑回路26の出力は変化△
Vによつて第3図Cに示す検知信号Vnoに相当す
る出力を生じる。この場合センサが故障すると整
流平滑回路26の出力が零となつて即時故障の判
定をすることができることになる。
In other words, the output of the sensor is the change in voltage V △V
It is generally detected as . for example,
The output of the loop sensor is the change in inductance △L
is extracted as a voltage change ΔV. In this case, if the detection level Vth (threshold level) is set as shown in Figure 3A, the output information by closed circuit type processing will be As shown in Figure B, the output voltage Vnc becomes a detection signal on the disappearing side. In addition, the output information by the open circuit type processing is as shown in FIG.
On the other hand, this is the detection signal on the side where the output voltage Vno is generated. On the other hand, a fail-safe sensor is designed in such a way that the voltage V in Figure 3A becomes zero if the sensor fails, so if the sensor fails, the output information of the closed circuit type will change even if there is a detection signal. The output signal of the open circuit type has an asymmetric error characteristic on the side where there is no detection signal. Therefore, in the open circuit type, failure of the sensor can be determined only when there is a change ΔV and no detection signal is generated, and cannot be determined at other times. However, now, with the output of the sensor shown in FIG. 3A, the windows e 1 and e 2 of the window comparator are
If the setting is made and the signal shown in FIG. 3 A is applied to terminal 1 shown in FIG. 1, the output of the rectifying and smoothing circuit 26 will change △
V produces an output corresponding to the detection signal Vno shown in FIG. 3C. In this case, if the sensor fails, the output of the rectifying and smoothing circuit 26 will become zero, making it possible to immediately determine the failure.

なお、情報Aが、パルス駆動される物体検知用
のホトセンサのように、第2図Bに示す信号を出
力する回路の出力であるときには、信号変換回路
2が不要である。また、当該否定回路の次段の処
理回路が真理値“0”“1”をパルス巾で処理す
る回路であるときは整流平滑回路が不要である。
さらに第2図において、真理値“1”の否定出力
は交流信号の立上り時に対応する信号又は立下り
時に対応する信号のいずれかのみにしてもよい。
Note that when the information A is the output of a circuit that outputs the signal shown in FIG. 2B, such as a pulse-driven photo sensor for detecting an object, the signal conversion circuit 2 is not necessary. Furthermore, when the processing circuit next to the NOT circuit is a circuit that processes truth values "0" and "1" with a pulse width, a rectifying and smoothing circuit is not necessary.
Furthermore, in FIG. 2, the negative output of the truth value "1" may be only a signal corresponding to the rising edge of the alternating current signal or a signal corresponding to the falling edge of the alternating current signal.

以上、実施例を挙げて説明した通り、本発明に
よれば、低レベルと高レベルの2値の真理値で発
振可能な信号変換回路によつて、ウインドウコン
パレータの発振回路の発振条件を、即ち、真理値
が低レベルのときに前記発振回路の窓の範囲内の
交流信号を、また真理値が高レベルのときに当該
発振回路の窓の上限電圧レベルよりも高い交流信
号を作製し、この信号変換回路からの交流信号を
基にして前記発振回路を発振させ、同ウインドウ
コンパレータの整流平滑回路を介し低レベルの真
理値に対応する発振回路からの交流信号のパルス
巾が大きいときに高レベルの直流出力を、他方、
高レベルの真理値に対応する発振回路からの交流
信号のパルス巾が小さいときに低レベルの直流出
力を得る如く構成してあるので、ウインドウコン
パレータの発振回路の窓の下限電圧レベルよりも
低い真理値を故障信号とすれば、この真理値と上
記低レベルの真理値、および同真理値と上記高レ
ベルの真理値とで否定の論理関係が成立する。
As described above with reference to the embodiments, according to the present invention, the oscillation conditions of the window comparator oscillation circuit can be changed by using the signal conversion circuit that can oscillate with binary truth values of low level and high level. , create an AC signal within the window of the oscillation circuit when the truth value is at a low level, and create an AC signal higher than the upper limit voltage level of the window of the oscillation circuit when the truth value is at a high level; The oscillation circuit is caused to oscillate based on the AC signal from the signal conversion circuit, and when the pulse width of the AC signal from the oscillation circuit corresponding to the low-level truth value is large, the high level is generated through the rectification and smoothing circuit of the window comparator. On the other hand, the DC output of
Since it is configured to obtain a low level DC output when the pulse width of the AC signal from the oscillation circuit corresponding to the high level truth value is small, the truth value is lower than the lower limit voltage level of the window of the oscillation circuit of the window comparator. If the value is a failure signal, a negative logical relationship is established between this truth value and the above-mentioned low-level truth value, and between the same truth value and the above-mentioned high-level truth value.

また、前記ウインドウコンパレータの発振回路
の故障、または信号変換回路が故障して発振回路
への入力電圧が零になつた場合に発振回路が発振
動作せず、整流平滑回路からの出力レベルが高レ
ベルの真理値に対応する低レベルの直流出力より
も低下することから、開電路式で低レベルと高レ
ベルの列車情報を処理する回路に適用しても、回
路故障を確実に知ることができて、保安上フエー
ルセーフが望まれる鉄道信号の分野において誠に
有益なものとなる。
In addition, if the oscillation circuit of the window comparator breaks down or the signal conversion circuit breaks down and the input voltage to the oscillation circuit becomes zero, the oscillation circuit will not oscillate and the output level from the rectifier and smoothing circuit will be at a high level. Since the DC output is lower than the low-level DC output corresponding to the truth value of This will be extremely useful in the field of railway signals, where fail-safe safety is desired.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明にかかる否定回路の一実施例
図、第2図は動作説明図、第3図は作用効果の説
明図である。 A:真理値情報、2:信号変換回路、3:ウイ
ンドウコンパレータ、25:発振回路、26:整
流平滑回路。
FIG. 1 is a diagram showing an embodiment of the NOT circuit according to the present invention, FIG. 2 is a diagram explaining the operation, and FIG. 3 is a diagram explaining the operation and effect. A: truth value information, 2: signal conversion circuit, 3: window comparator, 25: oscillation circuit, 26: rectification and smoothing circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 入力電圧が下限電圧レベルe1と上限電圧レベ
ルe2の窓の範囲内にあるときに発振して交流信号
を出力し、それ自身の故障で出力を生じない特性
を有する発振回路25、および前記発振回路25
からの交流信号を整流して平滑する整流平滑回路
26とから成るウインドウコンパレータ3と、こ
のウインドウコンパレータ3の前段に配置され、
低レベルと高レベルの2値の真理値で発振して真
理値が低レベルのときに前記発振回路25の窓の
範囲内の交流信号を、また真理値が高レベルのと
きに当該発振回路25の窓の上限電圧レベルe2よ
りも高い交流信号を同発振回路25に出力する信
号変換回路2とを包含し、前記発振回路25を前
記信号変換回路2からの交流信号を基に発振せし
めることによつて、前記整流平滑回路26を介し
低レベルの真理値に対応する発振回路25からの
交流信号のパルス巾が大きいときに高レベルの直
流出力を、他方、高レベルの真理値に対応する同
発振回路25からの交流信号のパルス巾が小さい
ときに低レベルの直流出力を得る如く構成したこ
とを特徴とする否定回路。
1. An oscillation circuit 25 that oscillates and outputs an alternating current signal when the input voltage is within the window between the lower limit voltage level e1 and the upper limit voltage level e2, and that has the characteristic of not producing an output due to its own failure, and the oscillation circuit 25. circuit 25
A window comparator 3 consisting of a rectifying and smoothing circuit 26 that rectifies and smoothes an alternating current signal from the window comparator 3;
It oscillates with two truth values of low level and high level, and when the truth value is low level, the AC signal within the window of the oscillation circuit 25 is generated, and when the truth value is high level, the oscillation circuit 25 and a signal conversion circuit 2 that outputs an AC signal higher than the upper limit voltage level e2 of the window to the oscillation circuit 25, and causes the oscillation circuit 25 to oscillate based on the AC signal from the signal conversion circuit 2. Therefore, when the pulse width of the AC signal from the oscillation circuit 25 corresponding to a low-level truth value is large, a high-level DC output is transmitted through the rectifying and smoothing circuit 26, and on the other hand, the same pulse width corresponding to a high-level truth value is output. A negative circuit characterized in that it is configured to obtain a low level DC output when the pulse width of the AC signal from the oscillation circuit 25 is small.
JP56129625A 1981-08-18 1981-08-18 Not circuit Granted JPS5831402A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56129625A JPS5831402A (en) 1981-08-18 1981-08-18 Not circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56129625A JPS5831402A (en) 1981-08-18 1981-08-18 Not circuit

Publications (2)

Publication Number Publication Date
JPS5831402A JPS5831402A (en) 1983-02-24
JPH0213860B2 true JPH0213860B2 (en) 1990-04-05

Family

ID=15014103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56129625A Granted JPS5831402A (en) 1981-08-18 1981-08-18 Not circuit

Country Status (1)

Country Link
JP (1) JPS5831402A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3042284U (en) * 1997-04-08 1997-10-14 池本刷子工業株式会社 Hairdressing equipment

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176827U (en) * 1985-04-19 1986-11-05

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4922239A (en) * 1972-06-20 1974-02-27
JPS521345U (en) * 1975-06-21 1977-01-07

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4922239A (en) * 1972-06-20 1974-02-27
JPS521345U (en) * 1975-06-21 1977-01-07

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3042284U (en) * 1997-04-08 1997-10-14 池本刷子工業株式会社 Hairdressing equipment

Also Published As

Publication number Publication date
JPS5831402A (en) 1983-02-24

Similar Documents

Publication Publication Date Title
US5777864A (en) Resonant converter control system having resonant current phase detection
JPS63178765A (en) High voltage integrated circuit electric source controller with primary edge detector
US6342791B1 (en) Diode defect detecting device
JPH0213860B2 (en)
EP0360263A2 (en) Self-diagnosing proximity switch
JPH063697B2 (en) Switch on / off detector
JP2857442B2 (en) Power supply low voltage detector
SU1552152A1 (en) Relay system of current control
US4430618A (en) Input buffer circuit
JPH05199083A (en) Clock minimum width warranting device and its method
JP3588707B2 (en) Waveform shaping circuit
JP3280389B2 (en) Abnormal input detection method
JP3928827B2 (en) Emitter pulse generation circuit
JP2867451B2 (en) Frequency tuning circuit
JPS5843436Y2 (en) drive circuit
JPS6343926B2 (en)
JPS5985962A (en) Current detector
JPH0250717B2 (en)
JP2811377B2 (en) AC power supply
KR910001814Y1 (en) Power circuit
JPH0564425A (en) Overcurrent detector circuit for booster converter
SU1403289A2 (en) Frequency converter
SU1406746A1 (en) Logical signal shaper
JPS623858Y2 (en)
JPS60183969A (en) Dc/dc converter having parallel operation trouble discriminating function