JPH02126354A - Computer system - Google Patents
Computer systemInfo
- Publication number
- JPH02126354A JPH02126354A JP28064088A JP28064088A JPH02126354A JP H02126354 A JPH02126354 A JP H02126354A JP 28064088 A JP28064088 A JP 28064088A JP 28064088 A JP28064088 A JP 28064088A JP H02126354 A JPH02126354 A JP H02126354A
- Authority
- JP
- Japan
- Prior art keywords
- address
- input
- hardware
- setting
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は例えばS■0ボート(シリアル入出力ボート)
などの入出力デバイスを複数有するコンピュータシステ
ムに係り、特に入出力デバイスに対するアドレス設定に
好適なコンピュータシステムに関する。[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention is applicable to, for example, an S■0 boat (serial input/output boat).
The present invention relates to a computer system having a plurality of input/output devices such as the above, and particularly relates to a computer system suitable for setting addresses for input/output devices.
(従来の技術)
近年、高密度実装技術の向上により複数の510ポート
を装備することが可能となり、これらのSIOボートを
利用して、通信、LAN、シリアルマウス等の複数のア
プリケーションソフトを利用できるようになってきた。(Conventional technology) In recent years, improvements in high-density packaging technology have made it possible to equip multiple 510 ports, and these SIO boards can be used to use multiple application software such as communication, LAN, and serial mouse. It's starting to look like this.
ところで、このような複数のSIOボートを有するコン
ピュータシステムにおいて、S10ポートのアドレスは
、常に固定ではなく、使用するアプリケーションソフト
に応じて随時設定し直す必要がある。By the way, in such a computer system having a plurality of SIO ports, the address of the S10 port is not always fixed, and needs to be reset at any time depending on the application software used.
従来、このようなSIOポートのアドレスは、ハードウ
ェアスイッチであるデイプスイッチを用いて設定してい
た。しかしながら、アプリケーションソフトの増加に伴
い、SIOボートのアドレスも増加する傾向にある現在
にあっては、上述したようなデイプスイッチによるアド
レス設定では、そのスイッチが複数必要となり、ユーザ
に負担をかける問題がある。Conventionally, addresses of such SIO ports have been set using a deep switch, which is a hardware switch. However, as the number of application software increases, the number of SIO boat addresses also tends to increase.However, when setting addresses using deep switches as described above, multiple switches are required, which places a burden on the user. There is.
(発明が解決しようとする課題)
上記したように、従来、デイプスイッチを用いてアドレ
ス設定を行なう構成であったため、ユーザに負担がかか
る欠点があった。(Problems to be Solved by the Invention) As described above, the conventional configuration used a deep switch to perform address setting, which had the drawback of placing a burden on the user.
本発明は上記のような点に鑑みなされたもので、ハード
ウェアスイッチを必要とせずに、容易に入出力デバイス
のアドレス設定を行なうことができ、ユーザの負担を軽
減したコンピュータシステムを提供することを目的とす
る。The present invention has been made in view of the above points, and it is an object of the present invention to provide a computer system that can easily set addresses for input/output devices without requiring a hardware switch, thereby reducing the burden on the user. With the goal.
し発明の構成〕
(課題を解決するだめの手段)
すなわち、本発明に係るコンピュータシステムは、例え
ば予めアプリケーションソフトの種類に応じて設定され
た各入出力デバイスに対する複数のアドレス割付は情報
の中から、必要とするアドレス割付は情報を指定させる
ようなハードウェア構成設定プログラムを用いることに
より、指定されたアドレス割付は情報に基づいて上記各
入出力デバイスに対するアドレスを設定する構成とした
。[Structure of the Invention] (Means for Solving the Problem) In other words, the computer system according to the present invention can allocate a plurality of addresses to each input/output device set in advance according to the type of application software from among information. By using a hardware configuration setting program that allows information to be specified for necessary address allocation, the specified address allocation is configured to set addresses for each of the above-mentioned input/output devices based on the information.
(作用)
上記の構成によれば、入出力デバイスのアドレスは、予
め設定された複数のアドレス割付は情報の中から、使用
するアプリケーションソフトに応じたアドレス割付は情
報を指定することによって設定できる。したがって、従
来のようなデイプスイッチ操作を必要とせずに、容易に
アドレス設定できるものであり、これによりユーザの負
担が大幅に軽減されるものである。(Operation) According to the above configuration, the address of the input/output device can be set by specifying the address allocation according to the application software to be used from among the plurality of preset address allocations. Therefore, the address can be easily set without requiring the conventional deep switch operation, thereby greatly reducing the burden on the user.
(実施例)
以下、図面を参照して本発明の一実施例に係るコンピュ
ータシステムを説明する。(Embodiment) Hereinafter, a computer system according to an embodiment of the present invention will be described with reference to the drawings.
第1図はその回路構成を示すブロック図である。FIG. 1 is a block diagram showing the circuit configuration thereof.
第1図において、図中11はシステム全体の制御を司る
CPUであり、システムバス12を介してメモリや入出
力デバイス等をアクセスする。13はROMである。こ
のROM 1Bには、第2図(a)に示すハードウェア
構成設定プログラムおよび同図(b)に示すハードウェ
ア初期設定プログラムを始め、アドレス設定に必要な各
種のデータが格納されている。14はアドレス格納メモ
リであり、ROM13のハードウェア構成設定プログラ
ムの起動によって指定されるアドレス割付は情報を格納
する。15はアドレス設定装置であり、ROM13のハ
ードウェア初期設定プログラムの起動によってアドレス
格納メモリ14から読出されるアドレス割付は情報に基
づいてアドレス設定を行なう。また、16、I7.18
はデコーダ、19.20.21はシリアル入出力ポート
(SIOI〜5I03)である。In FIG. 1, reference numeral 11 denotes a CPU that controls the entire system, and accesses memory, input/output devices, etc. via a system bus 12. 13 is a ROM. The ROM 1B stores various data necessary for address setting, including the hardware configuration setting program shown in FIG. 2(a) and the hardware initialization program shown in FIG. 2(b). Reference numeral 14 denotes an address storage memory, in which address assignment specified by activation of the hardware configuration setting program of the ROM 13 stores information. Reference numeral 15 denotes an address setting device, which performs address setting based on address assignment information read from the address storage memory 14 upon activation of the hardware initialization program in the ROM 13. Also, 16, I7.18
is a decoder, and 19.20.21 is a serial input/output port (SIOI to 5I03).
次に、第2図に示すフローチャートを参照しながら、同
実施例の動作を説明する。Next, the operation of this embodiment will be explained with reference to the flowchart shown in FIG.
このコンピュータシステムには、3つのシリアル入出力
ボートS I 01 (19) 、S 102 (20
)、5103(21)が実装されており、これらのシリ
アル入出力ボートを用いてコンピュータ間の通信やマウ
ス制御等のアプリケーションソフトを利用することがで
きるようになっている。This computer system has three serial input/output ports S I 01 (19), S 102 (20
), 5103 (21) are installed, and these serial input/output ports can be used for communication between computers and application software such as mouse control.
ここで、あるアプリケーションソフトを用いる場合にお
いて、まず、第2図(a)のフローチャートに示すよう
に、ROM13に格納されているハードウェア構成設定
プログラムを起動しくステップAI) 、S 101〜
5I03の各シリアル入出力ポート19〜21それぞれ
に対するアドレスをユーザが指定する(ステップA2)
。Here, when using a certain application software, first, as shown in the flowchart of FIG. 2(a), the hardware configuration setting program stored in the ROM 13 is started (step AI), S101~
The user specifies the address for each serial input/output port 19 to 21 of 5I03 (step A2).
.
すなわち、ハードウェア構成設定プログラムが起動され
ると(ステップA1)、例えば第3図に示すような、5
101〜5IO3に対して割付けられるべきアドレスの
組合せからなる複数のアドレス割付は情報が図示せぬ表
示装置を通じて表示される。この各アドレス割付は情報
は、アプリケーションの種類に応じて予め設定されてお
り、ここでは5通りのアドレスの組合せからなる。That is, when the hardware configuration setting program is started (step A1), for example, as shown in FIG.
Information on a plurality of address assignments consisting of combinations of addresses to be assigned to 101 to 5IO3 is displayed on a display device (not shown). Information on each address assignment is set in advance according to the type of application, and here consists of five address combinations.
なお、第3因にお・いて、A1、A2、A3は、I10
アドレスを示す。また、−は、システムとしてI10ア
ドレスを持たないことを示すものであり、この場合には
市販の通信ボードを使用することができる。In addition, in the third factor, A1, A2, A3 are I10
Indicates address. Moreover, - indicates that the system does not have an I10 address, and in this case, a commercially available communication board can be used.
ユーザは、この各アドレス割付は情報(ここでは、5つ
のアドレス割付は情報)から必要とするアドレス割付は
情報、つまり使用するアプリケージョンソフトに応じて
5IOI〜5IO3に割付るべきアドレスの組合せを例
えば図示せぬキーボードのキー人力により指定する(ス
テップA2)。The user selects the required address assignment information from the information (here, the five address assignments are information), that is, the combination of addresses to be assigned to 5IOI to 5IO3 depending on the application software used, for example. This is specified manually using keys on a keyboard (not shown) (step A2).
この指定されたアドレス割付は情報は、アドレス格納メ
モリ14に格納される(ステップA3)。This designated address allocation information is stored in the address storage memory 14 (step A3).
ユーザの指定はここで終了し、次に、電源を一旦切った
後、再び電源を投入することにより、第2図(b)のフ
ローチャートに示すように、ROM13に格納されてい
るハードウェア初期設定プログラムが起動される(ステ
ップBl)。The user specification is finished here, and then by turning off the power and then turning it on again, the hardware initial settings stored in the ROM 13 are restored as shown in the flowchart of FIG. 2(b). The program is started (step B1).
ハードウェア初期設定プログラムが起動されると、アド
レス格納メモリ14に格納されたアドレス割付は情報が
読出され、アドレス設定装置15に与えられる(ステッ
プB2)。アドレス設定装置15は、この入力したアド
レス割付は情報に基づいて5IO1〜5103の各シリ
アル入出力ポート19〜21に対するアドレスを設定す
る(ステップB3)。すなわち、先のハードウェア構成
設定プログラムの起動時において、例えば第3図に示す
組合せ1のアドレス割付は情報が指定されているものと
すると、アドレス設定装置15は、5IOIに対してA
1.5IO2に対してA2.5IO3に対してA3とい
うようなアドレスの割付けを行なう。When the hardware initial setting program is started, the address allocation information stored in the address storage memory 14 is read out and given to the address setting device 15 (step B2). The address setting device 15 sets addresses for each of the serial input/output ports 19 to 21 of 5IO1 to 5103 based on the input address assignment information (step B3). That is, when the hardware configuration setting program is started, for example, if information is specified for the address allocation of combination 1 shown in FIG.
Addresses are assigned such as A3 for 1.5IO2 and A3 for 5IO3.
このように、ハードウェア構成設定プログラムを構成し
たことにより、SIOポートのアドレスは、予め設定さ
れた複数のアドレス割付は情報の中から、使用するアプ
リケーションソフトに応じたアドレス割付は情報を指定
することによって設定できる。したがって、従来のよう
なディスブスイッチ操作を必要とすることなく、容品に
アドレス設定できるものであり、これによりユーザの負
担が大幅に軽減されるものである。By configuring the hardware configuration setting program in this way, the address of the SIO port can be set from among multiple address assignments set in advance, or by specifying information for address assignment according to the application software to be used. Can be set by Therefore, it is possible to set an address on a package without requiring the conventional disk switch operation, thereby significantly reducing the burden on the user.
なお、本実施例では、シリアル入出力ポートのアドレス
設定について説明したが、本発明はこれに限るものでは
なく、例えばパラレル入出力ポートなどの他の入出力デ
バイスに対しても同様の手法によって応用できるもので
あり、この場合でも上記実施例と同様の効果が得られる
ものである。Although this embodiment describes the address setting of a serial input/output port, the present invention is not limited to this, and can be applied to other input/output devices such as a parallel input/output port using a similar method. Even in this case, the same effects as in the above embodiment can be obtained.
[発明の効果]
以上のように本発明によれば、予め設定された複数のア
ドレス割込み情報の中から指定されるアドレス割込み情
報に基づいて入出力デバイスのアドレスが設定されるた
め、ハードウェアスイッチを必要とせずに、容易に入出
力デバイスのアドレス設定を行なうことができ、ユーザ
の負担が軽減されるものである。[Effects of the Invention] As described above, according to the present invention, the address of the input/output device is set based on the address interrupt information specified from among a plurality of preset address interrupt information, so that the hardware switch It is possible to easily set the address of an input/output device without the need for , and the burden on the user is reduced.
第1図は本発明の一実施例に係る回路構成を示すブロッ
ク図、第2図は同実施例の動作を説明するためのフロー
チャート、第3図は同実施例におけるアドレス割付は情
報の表示例を示す図である。
[l・・・CPU、12・・・システムバス、13・・
・ROM。
14・・・アドレス格納メモリ、15・・・アドレス設
定装置、16〜18・・・デコーダ、■9〜21・・・
シリアル人出カポ−1−(SIOI 〜 5103)
。
出願人代理人 弁理士 鈴江武彦
第
図Fig. 1 is a block diagram showing a circuit configuration according to an embodiment of the present invention, Fig. 2 is a flowchart for explaining the operation of the embodiment, and Fig. 3 is an example of displaying address allocation information in the embodiment. FIG. [l...CPU, 12...System bus, 13...
・ROM. 14...Address storage memory, 15...Address setting device, 16-18...Decoder, ■9-21...
Serial Capo-1- (SIOI ~ 5103)
. Applicant's agent Patent attorney Takehiko Suzue
Claims (1)
上記各入出力デバイスに対する複数のアドレス割付け情
報が格納されたメモリと、 このメモリの上記各アドレス割付け情報の中から指定さ
れるアドレス割付け情報に基づいて上記各入出力デバイ
スに対するアドレスを設定するアドレス設定手段とを具
備したことを特徴とするコンピュータシステム。[Scope of Claims] A plurality of input/output devices, a memory storing a plurality of pieces of address allocation information for each of the input/output devices set in advance according to the type of application software, and each of the above-mentioned address allocation information of this memory. 1. A computer system comprising: address setting means for setting an address for each input/output device based on address assignment information specified from among the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28064088A JPH02126354A (en) | 1988-11-07 | 1988-11-07 | Computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28064088A JPH02126354A (en) | 1988-11-07 | 1988-11-07 | Computer system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02126354A true JPH02126354A (en) | 1990-05-15 |
Family
ID=17627871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28064088A Pending JPH02126354A (en) | 1988-11-07 | 1988-11-07 | Computer system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02126354A (en) |
-
1988
- 1988-11-07 JP JP28064088A patent/JPH02126354A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4712706B2 (en) | Memory reallocation and sharing in electronic systems | |
JPS62260244A (en) | Memory cartridge | |
EP0797820A2 (en) | Circuits, systems and methods for memory mapping and display control systems using the same | |
JPH02126354A (en) | Computer system | |
JPH05197619A (en) | Memory control circuit for multi-cpu | |
JP3699003B2 (en) | Data processing apparatus and method | |
JPS63231661A (en) | Precedence controller | |
JPS59140530A (en) | Electronic apparatus | |
JPH03232032A (en) | Memory controller | |
JPH0289144A (en) | Data processor | |
JP2001075862A (en) | Computer application device | |
JPS6340953A (en) | Identification number setting system for input/output control unit | |
JP2000029729A (en) | Data processing method/processor, data processing system and information storage medium thereof | |
JPH06348314A (en) | Programmable controller | |
JPH05324538A (en) | Bus controller | |
JPH01181329A (en) | Flexible address decoder for cpu peripheral circuit | |
JPH0895895A (en) | Controller for serial port i/q equipment of information processor | |
JPH04322331A (en) | Multitask controller | |
JPH06309241A (en) | Hard ram device | |
JPH03214225A (en) | Magnetic disk device | |
JPH0573261A (en) | Portable terminal equipment | |
JPH07325757A (en) | Storage management device | |
JPH0228743A (en) | Computer system | |
JPH03271956A (en) | Peripheral controller | |
JPH0353360A (en) | Setting system for data prescribing lsi working range |