JPH02124539A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH02124539A JPH02124539A JP63278194A JP27819488A JPH02124539A JP H02124539 A JPH02124539 A JP H02124539A JP 63278194 A JP63278194 A JP 63278194A JP 27819488 A JP27819488 A JP 27819488A JP H02124539 A JPH02124539 A JP H02124539A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- crystal display
- display device
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 20
- 239000011159 matrix material Substances 0.000 title claims description 8
- 239000010408 film Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 230000007547 defect Effects 0.000 abstract description 28
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 230000002411 adverse Effects 0.000 abstract description 2
- 238000010521 absorption reaction Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 3
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
アクティブマトリクス型液晶表示装置に関し、エバーオ
フ点欠陥に起因する表示欠陥の拡大を防止することを目
的とし、 絶縁性基板−ヒにマトリクス状に配列された複数個の画
素電極と、該画素電極に対応付けて配置された薄膜トラ
ンジスタと、該薄膜トランジスタに選択信号を印加する
ゲートバスと、前記薄膜トランジスタを介して前記画素
電極に表示データを供給するドレインバスと、これらの
上に形成された配向膜を有する能動素子基板の構成にお
いて、前記配向膜上の前記画素電極の略直上部を除く残
りの領域に、導電材料膜からなる電荷吸収電極を設けた
構成とする。
フ点欠陥に起因する表示欠陥の拡大を防止することを目
的とし、 絶縁性基板−ヒにマトリクス状に配列された複数個の画
素電極と、該画素電極に対応付けて配置された薄膜トラ
ンジスタと、該薄膜トランジスタに選択信号を印加する
ゲートバスと、前記薄膜トランジスタを介して前記画素
電極に表示データを供給するドレインバスと、これらの
上に形成された配向膜を有する能動素子基板の構成にお
いて、前記配向膜上の前記画素電極の略直上部を除く残
りの領域に、導電材料膜からなる電荷吸収電極を設けた
構成とする。
本発明はアクティブマトリクス型液晶表示装置に関する
。
。
液晶等の画素駆動用に薄膜トランジスタを用いたアクテ
ィブマトリクス型液晶表示装置は、薄膜トランジスタが
液晶セルに対する電圧駆動用のスイッチング素子として
働くため、各セルの電圧を正確に制御することができ、
大容量2階調表示に適した表示装置である。そこで昨今
では、ボケッ)TVの表示装置として既に商品化されて
いるのを始め、OA端末機器の表示装置を目指して盛ん
な開発が進められている。
ィブマトリクス型液晶表示装置は、薄膜トランジスタが
液晶セルに対する電圧駆動用のスイッチング素子として
働くため、各セルの電圧を正確に制御することができ、
大容量2階調表示に適した表示装置である。そこで昨今
では、ボケッ)TVの表示装置として既に商品化されて
いるのを始め、OA端末機器の表示装置を目指して盛ん
な開発が進められている。
このような趨性下にあって、液晶表示装置は今以上の高
画質化および長寿命化が要求されており、従って、表示
欠陥をより少なくし、また、駆動時間の経過とともに表
示欠陥の増大や拡大が発生しないようにすることが必要
である。
画質化および長寿命化が要求されており、従って、表示
欠陥をより少なくし、また、駆動時間の経過とともに表
示欠陥の増大や拡大が発生しないようにすることが必要
である。
第2図(a)、 (b)に、従来の薄膜トランジスタ駆
動液晶表示装置の構造を模式的に示す。
動液晶表示装置の構造を模式的に示す。
同図(a)に示すように、薄膜トランジスタ(以後TP
Tと略記する)3の制御電極はスキャンバスとも呼ぶゲ
ートバスCBに、被制御電極の一方はデータバスとも呼
ぶドレインバスDBに、他方ば画素電極已に接続されて
いる。上記TFT3はゲートバスCBから選択信号を受
けてオンとなり、この時のドレインハスDB上の表示デ
ータが画素電極Eに送られ、表示が行われる。
Tと略記する)3の制御電極はスキャンバスとも呼ぶゲ
ートバスCBに、被制御電極の一方はデータバスとも呼
ぶドレインバスDBに、他方ば画素電極已に接続されて
いる。上記TFT3はゲートバスCBから選択信号を受
けてオンとなり、この時のドレインハスDB上の表示デ
ータが画素電極Eに送られ、表示が行われる。
」1記液晶表示装置の断面構造は、同図(a)のA−A
矢視部の断面図である(b)に見られるように、ITO
膜のような透明導電膜からなる画素電極E。
矢視部の断面図である(b)に見られるように、ITO
膜のような透明導電膜からなる画素電極E。
ドレインバスDB、配向膜4.および図示はされていな
いがゲートバスGB、TPT3等をガラス基板1上に形
成した能動素子基板Pと、ITO膜等からなる対向電極
E“とその上に配向膜4“をガラス基板1′上に形成し
た対向基板P゛間に、液晶層5を挟持する構成を有する
。
いがゲートバスGB、TPT3等をガラス基板1上に形
成した能動素子基板Pと、ITO膜等からなる対向電極
E“とその上に配向膜4“をガラス基板1′上に形成し
た対向基板P゛間に、液晶層5を挟持する構成を有する
。
なお上記配向膜4.4′は一般に画素部だけではなく、
非画素部にも全面的に形成されている。
非画素部にも全面的に形成されている。
かかる構成において、TFT3の断線欠陥等により、常
にドレインハスDBから絶縁状態に保たれる画素(今後
エバーオフ点欠陥と呼ぶ)の画素電極Eの電位は、それ
を取り囲む周辺のゲートバスCB、 ドレインハスD
Bの電位で定まる。
にドレインハスDBから絶縁状態に保たれる画素(今後
エバーオフ点欠陥と呼ぶ)の画素電極Eの電位は、それ
を取り囲む周辺のゲートバスCB、 ドレインハスD
Bの電位で定まる。
このようなエバーオフ点欠陥が存在する場合、駆動時間
の経過につれて、このエバーオフ点欠陥の周辺部の光学
状態が変化し、表示欠陥が拡大する現象が生じ、表示品
質を著しく損なっていた。
の経過につれて、このエバーオフ点欠陥の周辺部の光学
状態が変化し、表示欠陥が拡大する現象が生じ、表示品
質を著しく損なっていた。
本発明者らは、上記表示欠陥の原因を種々検討の結果、
表示欠陥部では外部からの印加電圧がない時であっても
画素電極Eと対向電極E“間に電位差が存在しており、
そのために外部から正負対称な電圧波形を印加しても液
晶5に加わる電圧は非対称なものになるため、正常な画
素に比べて異なる光学状態を示していることを見出した
。
表示欠陥部では外部からの印加電圧がない時であっても
画素電極Eと対向電極E“間に電位差が存在しており、
そのために外部から正負対称な電圧波形を印加しても液
晶5に加わる電圧は非対称なものになるため、正常な画
素に比べて異なる光学状態を示していることを見出した
。
即ち、エバーオフ点欠陥部の電荷が周辺の画素に回り込
む結果、周辺部の電位が変化するものと考えられる。
む結果、周辺部の電位が変化するものと考えられる。
ここでエバーオフ点欠陥部が電荷を持つ理由は次のよう
に解される。エバーオフ点欠陥部の電位は周辺のゲート
バスCBとドレインバスDBとの容量結合により定まる
。このうち、ドレインバスDBには正負対称の電圧が印
加されているのに対し、ゲートバスCBの電位は時間平
均しても0にならない直流成分を持っている。従ってエ
バーオフ点欠陥部の電位もまたある直流成分を持つこと
になる結果、液晶5中の電荷がエバーオフ点欠陥部に集
まるものと解される。
に解される。エバーオフ点欠陥部の電位は周辺のゲート
バスCBとドレインバスDBとの容量結合により定まる
。このうち、ドレインバスDBには正負対称の電圧が印
加されているのに対し、ゲートバスCBの電位は時間平
均しても0にならない直流成分を持っている。従ってエ
バーオフ点欠陥部の電位もまたある直流成分を持つこと
になる結果、液晶5中の電荷がエバーオフ点欠陥部に集
まるものと解される。
本発明はエバーオフ点欠陥に起因する表示欠陥の拡大を
防止することを目的とする。
防止することを目的とする。
本発明は、能動素子基板側の配向膜表面の非画素部分に
電荷吸収電極を形成した構成としたものである。
電荷吸収電極を形成した構成としたものである。
−L述した如く、エバーオフ点欠陥部では、外部から正
9対称な波形の電圧を印加しても、液晶に加わる電圧は
非対称なものとなる結果、電荷が周囲の画素に回り込む
。その結果、周囲部の画素電極の電位の変化を引起すこ
とによって、表示欠陥が拡大するという現象を生じると
考えられる。
9対称な波形の電圧を印加しても、液晶に加わる電圧は
非対称なものとなる結果、電荷が周囲の画素に回り込む
。その結果、周囲部の画素電極の電位の変化を引起すこ
とによって、表示欠陥が拡大するという現象を生じると
考えられる。
そこで本発明では、画素電極周辺に電荷吸収電極を設け
であるので、これを対抗電極と同電位とすることにより
、エバーオフ点欠陥部からの電荷の回り込みを防止或い
は吸収することができ、この結果、表示欠陥の拡大を防
止できる。
であるので、これを対抗電極と同電位とすることにより
、エバーオフ点欠陥部からの電荷の回り込みを防止或い
は吸収することができ、この結果、表示欠陥の拡大を防
止できる。
以下本発明の一実施例を第1図(a)、 (b)により
説明する。
説明する。
本実施例では同図(a)に示す如(、ゲートバスGBか
ら選択信号を受けてTPT3がオンとなり、ドレインバ
スDB上の表示データを画素電極Eに送り込む点は従来
と何ら変わりはなく、能動素子基板P上の配向膜4の上
に、網状の電荷吸収電極7を設けた点が異なる。
ら選択信号を受けてTPT3がオンとなり、ドレインバ
スDB上の表示データを画素電極Eに送り込む点は従来
と何ら変わりはなく、能動素子基板P上の配向膜4の上
に、網状の電荷吸収電極7を設けた点が異なる。
この電荷吸収電極7は、画素電極Eの直上部を除く他の
領域、即ちT FT 3 、ゲートバスG13゜及びド
レインバスDB等が配設された非画素部に形成する。従
ってこれを形成しても表示に悪影響を及ぼすおそれはな
い。
領域、即ちT FT 3 、ゲートバスG13゜及びド
レインバスDB等が配設された非画素部に形成する。従
ってこれを形成しても表示に悪影響を及ぼすおそれはな
い。
上記電荷吸収電極7を形成するための材質は特に限定す
る必要はないが、製造工程上および特性上問題を生じな
いようにするためには、通常アクティブマトリクスに用
いられる導電材料を用いることが望ましいであろう。本
実施例ではマスク蒸着法により、非画素部にAffi(
アルミニウム)のような金属の膜を被着させて、ブラッ
クマトリクスを兼ねる電荷吸収電極7を形成した。
る必要はないが、製造工程上および特性上問題を生じな
いようにするためには、通常アクティブマトリクスに用
いられる導電材料を用いることが望ましいであろう。本
実施例ではマスク蒸着法により、非画素部にAffi(
アルミニウム)のような金属の膜を被着させて、ブラッ
クマトリクスを兼ねる電荷吸収電極7を形成した。
このようにして作製した能動素子基板Pと、対向電極E
゛および配向膜4゛を形成した対向基板P゛とを所定間
隙を隔てて貼り合わせ、この基板間隙に液晶を注入、封
止することによって液晶表示装置を作製した。
゛および配向膜4゛を形成した対向基板P゛とを所定間
隙を隔てて貼り合わせ、この基板間隙に液晶を注入、封
止することによって液晶表示装置を作製した。
この液晶表示装置を種々試験した結果、長時間経過後も
、エバーオフ点欠陥部の周囲に表示欠陥が拡大する現象
は認められなかった。
、エバーオフ点欠陥部の周囲に表示欠陥が拡大する現象
は認められなかった。
以上説明した如く本発明によれば、アクティブマトリク
ス型液晶表示装置において、エバーオフ点欠陥が存在し
た場合でも周辺画素に表示欠陥が広がる問題の発生を防
止することができる。
ス型液晶表示装置において、エバーオフ点欠陥が存在し
た場合でも周辺画素に表示欠陥が広がる問題の発生を防
止することができる。
第1図(a)、 (b)は本発明一実施例の構成説明図
、第2図(a)、 (b)は従来の液晶表示装置の問題
点説明図である。 図において、1,1°は絶縁性基板(ガラス基板)、3
は薄膜トランジスタ(TPT)、4.4゜は配向膜、5
は液晶層、7は電荷吸収電極、CBはゲートバス、DB
はドレインバスを示す。 辞 ブン″
、第2図(a)、 (b)は従来の液晶表示装置の問題
点説明図である。 図において、1,1°は絶縁性基板(ガラス基板)、3
は薄膜トランジスタ(TPT)、4.4゜は配向膜、5
は液晶層、7は電荷吸収電極、CBはゲートバス、DB
はドレインバスを示す。 辞 ブン″
Claims (1)
- 【特許請求の範囲】 絶縁性基板(1)上にマトリクス状に配列された複数個
の画素電極(E)と、該画素電極(E)に対応付けて配
置された薄膜トランジスタ(3)と、該薄膜トランジス
タ(3)に選択信号を印加するゲートバス(GB)と、
前記薄膜トランジスタ(3)を介して前記画素電極(E
)に表示データを供給するドレインバス(DB)と、こ
れらの上に形成された配向膜(4)を有する能動素子基
板(P)を具備した構成において、 前記配向膜(4)上の、前記画素電極(E)の略直上部
を除く残りの領域に、導電材料膜からなる電荷吸収電極
(7)を設けたことを特徴とするアクティブマトリクス
型液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63278194A JPH02124539A (ja) | 1988-11-02 | 1988-11-02 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63278194A JPH02124539A (ja) | 1988-11-02 | 1988-11-02 | アクティブマトリクス型液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02124539A true JPH02124539A (ja) | 1990-05-11 |
Family
ID=17593904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63278194A Pending JPH02124539A (ja) | 1988-11-02 | 1988-11-02 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02124539A (ja) |
-
1988
- 1988-11-02 JP JP63278194A patent/JPH02124539A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6657226B1 (en) | Thin-film transistor array and method for manufacturing same | |
JPS63279228A (ja) | 液晶表示装置 | |
JPH06186590A (ja) | アクティブマトリクス型液晶表示パネル | |
JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
JP2867455B2 (ja) | アクティブマトリクス型液晶表示パネル | |
JP3912850B2 (ja) | 液晶表示装置 | |
JPH02124539A (ja) | アクティブマトリクス型液晶表示装置 | |
JPH02124538A (ja) | アクティブマトリクス型液晶表示装置 | |
KR100707009B1 (ko) | 박막 트랜지스터 액정표시소자 | |
JPH0566415A (ja) | アクテイブマトリクス型液晶表示装置 | |
JP2687967B2 (ja) | 液晶表示装置 | |
JPH03212620A (ja) | アクティブマトリクス型液晶表示装置 | |
JPH0480723A (ja) | アクティブマトリックス型液晶表示装置 | |
JPH0915646A (ja) | アクティブマトリクス液晶表示素子 | |
JPH02137824A (ja) | アクティブマトリクス型液晶表示装置 | |
JP3586962B2 (ja) | 液晶表示パネルの駆動方法と液晶表示装置 | |
JPH02278231A (ja) | アクティブマトリックス型液晶表示素子 | |
JPH10239678A (ja) | 薄膜トランジスタアレイ基板 | |
JPH0274929A (ja) | アクティブマトリクス基板 | |
JPH05113578A (ja) | アクテイブマトリクス表示装置 | |
KR0142052B1 (ko) | 액정표시장치 및 그 제조방법 | |
JPH02127614A (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
KR20010064401A (ko) | 박막 트랜지스터 액정표시장치 | |
JPS62100734A (ja) | 液晶表示装置 | |
JPH02137823A (ja) | アクティブマトリクス型液晶表示装置 |