JPH02122620A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH02122620A JPH02122620A JP27455088A JP27455088A JPH02122620A JP H02122620 A JPH02122620 A JP H02122620A JP 27455088 A JP27455088 A JP 27455088A JP 27455088 A JP27455088 A JP 27455088A JP H02122620 A JPH02122620 A JP H02122620A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- emitter
- film
- insulation film
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 65
- 239000010408 film Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000007943 implant Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 14
- 238000009413 insulation Methods 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 abstract 1
- 230000007423 decrease Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 31
- 235000012239 silicon dioxide Nutrition 0.000 description 15
- 239000000377 silicon dioxide Substances 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 238000000605 extraction Methods 0.000 description 10
- 229910052785 arsenic Inorganic materials 0.000 description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- -1 arsenic Chemical class 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
（概要）
バイポーラトランジスタのエミッタ拡散層の製造方法の
改良に関し、
エミッタ拡散層の幅を小さくして動作特性と集積度とを
向上し、拡散のばらつきをなくして製品の歩留りを向上
し、イオン注入時の不都合を無くして量産性を向上する
バイポーラトランジスタのエミッタ拡散層の製造方法を
提供することを目的とし、
一導電型ベース拡散層上に絶縁膜を形成し、この絶＆＆
膜上に多結晶半導体または多結晶半導体の窒化物よりな
る薄膜を形成し、エミッタ拡散層形成領域に対応する領
域の前記の絶縁膜と前記の薄膜とに開口を形成し、この
開口に露出する前記の一導電型ベース拡散層上に酸化膜
を形成し、反対導電型不純物をイオン注入してエミッタ
拡散層を形成した後、前記の酸化膜を除去するように構
成する。[Detailed Description of the Invention] (Summary) Regarding the improvement of the manufacturing method of the emitter diffusion layer of a bipolar transistor, the width of the emitter diffusion layer is reduced to improve the operating characteristics and the degree of integration, and the variation in diffusion is eliminated to improve the product quality. The purpose of the present invention is to provide a method for manufacturing an emitter diffusion layer of a bipolar transistor that improves yield, eliminates inconveniences during ion implantation, and improves mass productivity. Absolutely &&
A thin film made of a polycrystalline semiconductor or a nitride of a polycrystalline semiconductor is formed on the film, an opening is formed in the insulating film and the thin film in a region corresponding to the emitter diffusion layer formation region, and the film is exposed through the opening. An oxide film is formed on the base diffusion layer of one conductivity type, an emitter diffusion layer is formed by ion-implanting impurities of the opposite conductivity type, and then the oxide film is removed.
本発明は、バイポーラトランジスタのエミッタ拡散層の
製造方法の改良に関する。特に、エミッタ拡散層の幅を
小さくし、拡散のばらつきを少なくし、量産性を向上す
るエミッタ拡散層の製造方法に関する。The present invention relates to an improvement in a method for manufacturing an emitter diffusion layer of a bipolar transistor. In particular, the present invention relates to a method of manufacturing an emitter diffusion layer that reduces the width of the emitter diffusion layer, reduces variations in diffusion, and improves mass productivity.
バイポーラトランジスタのエミッタを形成する伝統的方
法について、以下に説明する。A traditional method of forming the emitter of a bipolar transistor is described below.
（イ）エミッタコンタクト窓の形成とエミッタ拡散層の
形成とを、一つのマスクを使用してなす方法。(a) A method of forming an emitter contact window and forming an emitter diffusion layer using one mask.
（イ）−１
第６図参照
ｐ型ベース拡散層７上に、ＣＶＤ法等を使用して二酸化
シリコン絶１８Ｂを形成し、これをパターニングしてエ
ミッタコンタクト窓１０を形成する６次いで、ＣＶＤ法
等を使用して、ヒ素等のｎ型不純物をドープされた多結
晶シリコン層！３を形成し、これをパターニングしてエ
ミッタ引き出し電極１３を形成し、熱処理をなしてエミ
ッタ引き出し１ｉ橿１３に含まれるヒ素等のｎ型不純物
をｐ型ベース拡散層７中に固相拡散してｎ゛型のエミッ
タ拡散３１１２を形成する。(A)-1 Refer to FIG. 6. Form a silicon dioxide layer 18B on the p-type base diffusion layer 7 using a CVD method or the like, and pattern it to form an emitter contact window 10.6 Next, use a CVD method. Polycrystalline silicon layer doped with n-type impurities such as arsenic using etc.! 3 is formed, patterned to form an emitter lead electrode 13, and heat treated to solid phase diffuse the n-type impurities such as arsenic contained in the emitter lead 1i into the p-type base diffusion layer 7. An n-type emitter diffusion 3112 is formed.
（イ）−２
第７図参照、第６図再参照
ｐ型ベース拡散層７上に、ＣＶＤ法等を使用して二酸化
シリコン絶ｕＨ８を形成し、これをパターニングしてエ
ミッタコンタクト窓１０を形成する０次いで、イオン注
入による損傷を防ぐため、酸化してエミッタコンタクト
窓１０に露出するｐ型ベース拡散層７上に酸化膜１１を
形成し、ヒ素等のｎ型不純物をイオン注入してｎ°型の
エミッタ拡散Ｊ１１２を形成した後、フッ酸等を使用し
て酸化膜１１を除去する。全面に多結晶シリコン層１３
を形成し、これをパターニングしてエミッタ引き出し電
極１３を形成する。(A)-2 Refer to Figure 7, refer again to Figure 6. On the p-type base diffusion layer 7, silicon dioxide (UH8) is formed using CVD method etc., and this is patterned to form the emitter contact window 10. Next, in order to prevent damage caused by ion implantation, an oxide film 11 is formed on the p-type base diffusion layer 7 that is oxidized and exposed to the emitter contact window 10, and an n-type impurity such as arsenic is ion-implanted to form an oxide film 11. After forming the type emitter diffusion J112, the oxide film 11 is removed using hydrofluoric acid or the like. Polycrystalline silicon layer 13 on the entire surface
is formed and patterned to form the emitter extraction electrode 13.
（イ）−３
第６図再々参照
ｐ型ベース拡散Ｎ７上に、ＣＶＤ法等を使用して二酸化
シリコン議縁膜８を形成し、これをノ々ターニングして
エミッタコンタクト窓１０を形成する。アルシン（Ａ
ｓ Ｈｓ ）等を使用して気相拡散をなし、ｎ゛型のエ
ミッタ拡散層１２を形成する。(a)-3 Referring again to FIG. 6, a silicon dioxide barrier film 8 is formed on the p-type base diffusion N7 using a CVD method or the like, and is repeatedly turned to form an emitter contact window 10. Arsine (A
s Hs ) or the like to form an n' type emitter diffusion layer 12.
次に、全面に多結晶シリコン層１３を形成し、これをパ
ターニングしてエミッタ引き出し電極１３を形成する。Next, a polycrystalline silicon layer 13 is formed on the entire surface and patterned to form an emitter extraction electrode 13.
（ロ）エミッタ拡散層の形成とエミッタコンタクト窓の
形成とを、それぞれ別のマスクを使用してなす方法。(b) A method in which the formation of the emitter diffusion layer and the formation of the emitter contact window are performed using separate masks.
第８図参照
Ｐ型ベース拡散層７上に、エミッタ拡散層形成領域に開
口を有するレジスト膜１９を形成し、ヒ素等のｎ型不純
物をイオン注入してｎ°型のエミッタ拡散層１２を形成
する。Refer to FIG. 8. A resist film 19 having an opening in the emitter diffusion layer formation region is formed on the P-type base diffusion layer 7, and an n-type impurity such as arsenic is ion-implanted to form an n°-type emitter diffusion layer 12. do.
第９図参照
レジストＷＡ１９を除去し、ＣＶＤ法等を使用して全面
に二酸化シリコン絶１１１１１８を形成し、これをパタ
ーニングして前記のエミッタ拡散層１２上にエミッタコ
ンタクト窓１０を形成し、全面に多結晶シリコン層１３
を形成し、これをパターニングしてエミッタ引き出し電
極１３を形成する。Refer to FIG. 9, the resist WA19 is removed, and a silicon dioxide layer 111118 is formed on the entire surface using a CVD method or the like, and this is patterned to form an emitter contact window 10 on the emitter diffusion layer 12. Polycrystalline silicon layer 13
is formed and patterned to form the emitter extraction electrode 13.
ところで、前記の（イ）−１に示す方法は、エミッタ引
き出し電極１３とｐ型ベース拡散層７との界面に、製造
過程において、酸化膜が形成されたり、汚染物質が付着
したりするので、エミッタ引き出し電極１３に含まれる
不純物をｐ型ベース拡散層７に固相拡散する時の拡散に
ばらつきが生ずる。By the way, in the method shown in (a)-1 above, an oxide film is formed or contaminants are attached to the interface between the emitter extraction electrode 13 and the p-type base diffusion layer 7 during the manufacturing process. When the impurity contained in the emitter extraction electrode 13 is solid-phase diffused into the p-type base diffusion layer 7, variations occur in the diffusion.
（イ）−２に示す方法は、ヒ素等のイオン注入によって
二酸化シリコン絶１１膜８のエツチングレートが大きく
なり、酸化膜１１をエツチング除去する時に、二酸化シ
リコン絶縁膜８が大きくエツチングされる。そのため、
通常１，０００人厚程度に形成される二酸化シリコン絶
縁膜８を４ 、０００人厚程度に厚く形成する必要があ
る。その結果、イオン注入時のエミッタコンタクト窓１
０のアスペクト比が大きくなり、好ましくない、（イ）
−３に示す方法は、不純物のドーズ量の制御性が悪く、
拡散のばらつきが大きい、（ロ）に示す方法は、二つの
マスクを使用しなければならず、マスク位置合わせ裕度
を考慮して、エミッタコンタクト窓１０に比べてエミッ
タ拡散層１２の幅を大きく形成する必要があり、動作特
性と集積度とが悪くなる。In the method shown in (a)-2, the etching rate of the silicon dioxide insulating film 8 is increased by implanting ions such as arsenic, and when the oxide film 11 is etched away, the silicon dioxide insulating film 8 is etched to a large extent. Therefore,
The silicon dioxide insulating film 8, which is normally formed to a thickness of about 1,000 layers, needs to be formed as thick as about 4,000 layers. As a result, emitter contact window 1 during ion implantation
The aspect ratio of 0 becomes large, which is undesirable (a)
The method shown in -3 has poor controllability of the impurity dose;
The method shown in (b), in which the diffusion variation is large, requires the use of two masks, and the width of the emitter diffusion layer 12 is made larger than the emitter contact window 10 in consideration of mask alignment tolerance. This results in poor operating characteristics and integration density.
本発明の目的は、これらの欠点を解消することにあり、
エミッタ拡散層の幅を小さくして動作特性と集積度とを
向上し、拡散のばらつきをなくして製品の歩留りを向上
し、イオン注入時の不都合を無くして量産性を向上する
バイポーラトランジスタのエミッタ拡散層の製造方法を
提供することにある。The purpose of the present invention is to eliminate these drawbacks,
Emitter diffusion of bipolar transistors that improves operating characteristics and integration density by reducing the width of the emitter diffusion layer, improves product yield by eliminating diffusion variations, and improves mass production by eliminating inconveniences during ion implantation. An object of the present invention is to provide a method for manufacturing a layer.
【課題を解決するための手段）
上記の目的は、一導電型ベース拡散層（７）上に絶縁膜
（８）を形成し、この絶縁膜（８）上に多結晶半導体ま
たは多結晶半導体の窒化物よりなる薄膜（９）を形成し
、エミッタ拡散層形成領域に対応する領域の前記の絶縁
膜（８）と前記の薄膜（９）とに開口（１０）を形成し
、この開口（１０）に露出する前記の一導電型ベース拡
散層（７）上に酸化膜（１１）を形成し、反対導電型不
純物をイオン注入してエミッタ拡散層（１２）を形成し
た後、前記の酸化膜（１１）を除去する工程を有する半
導体装置の製造方法によって達成される。[Means for Solving the Problems] The above object is to form an insulating film (8) on the base diffusion layer (7) of one conductivity type, and to form a polycrystalline semiconductor or a polycrystalline semiconductor on this insulating film (8). A thin film (9) made of nitride is formed, and an opening (10) is formed in the insulating film (8) and the thin film (9) in a region corresponding to the emitter diffusion layer forming region. ), an oxide film (11) is formed on the base diffusion layer (7) of one conductivity type exposed to This is achieved by a method for manufacturing a semiconductor device including a step of removing (11).
〔作用］
本発明に係るバイポーラトランジスタのエミッタ拡散層
製造方法においては、エミッタ拡散層１２をイオン注入
によって形成するので、導入される不純物量が正確に制
御されて拡散のばらつきが少なくなり、製品の歩留りが
向上する。また、絶縁膜Ｂ上に、フン酸等に対するエツ
チングレートが絶Ａｌ１ＩＩＩ８より小さい多結晶半導
体またはその窒化物よりなる５１１１１９を形成するこ
とによって、イオン注入時の損傷を防ぐために形成され
た酸化膜１１をイオン注入後に除去するエツチング工程
において、絶縁膜８はエツチングされないので、絶縁膜
８を予め厚く形成しておく必要がなく、１ 、０００人
厚７いどに形成すればよい、その結果、エミッタ拡散層
１２を形成するためのイオン注入時のエミッタコンタク
ト窓１０のアスペクト比は小さ（なり、半導体装置がさ
らに微細化しても、回転型のイオン注入装置を使用する
等の必要がなく、量産性が向上する。[Function] In the method for manufacturing an emitter diffusion layer of a bipolar transistor according to the present invention, since the emitter diffusion layer 12 is formed by ion implantation, the amount of impurities introduced is accurately controlled, and variations in diffusion are reduced, resulting in improved product quality. Yield is improved. Furthermore, by forming 511119 made of a polycrystalline semiconductor or its nitride, which has an etching rate for hydronic acid etc. that is absolutely lower than Al1III8, on the insulating film B, the oxide film 11 formed to prevent damage during ion implantation is removed. Since the insulating film 8 is not etched in the etching process to remove it after ion implantation, there is no need to form the insulating film 8 thickly in advance, and it can be formed to a thickness of about 1,000 mm.As a result, the emitter diffusion is reduced. The aspect ratio of the emitter contact window 10 during ion implantation to form the layer 12 is small (so even if semiconductor devices are further miniaturized, there is no need to use a rotating ion implanter, etc., and mass production is improved. improves.
以下、図面を参照しつ−、本発明の一実施例に係る半導
体装置の製造方法について説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings.
第２図参照
例えば、ｐ型シリコン基板１に周知の方法を使用してｎ
゛型埋込み層２を形成した後、ＣＶＤ法等を使用してｎ
型９９１７層３を形成し、エミッタ・ベース形成領域と
コレクタ電橋コンタクトｆｉｌｌ域形成領域とに窒化シ
リコン膜４を形成して酸化し、フィールド絶縁膜５を形
成する。Refer to FIG. 2. For example, using a well-known method, a p-type silicon substrate 1 is
After forming the ゛-type buried layer 2, using the CVD method etc.
A mold 9917 layer 3 is formed, and a silicon nitride film 4 is formed in the emitter/base formation region and the collector electric bridge contact fill region formation region and oxidized to form a field insulating film 5.
第３図参照
コレクタ電極コンタクト領域の窒化シリコン膜４のみを
除去し、ヒ素等のｎ型不純物をイオン注入してｎ°型の
コレクタ電極コンタクト領域６を形成し、次いで、エミ
ッタ・ベース形成領域の窒化シリコン［１４を除去し、
コレクタ電橋コンタクトｆｉｌ域６にレジスト膜を形成
し、ボロン等のｐ型不純物をイオン注入してｐ型のベー
ス拡散層７を形成する。Refer to FIG. 3. Only the silicon nitride film 4 in the collector electrode contact region is removed, and an n-type impurity such as arsenic is ion-implanted to form an n°-type collector electrode contact region 6. Next, the emitter/base formation region is Silicon nitride [14 removed,
A resist film is formed in the collector electric bridge contact fil region 6, and p-type impurities such as boron are ion-implanted to form a p-type base diffusion layer 7.
第１ａ図参照
ＣＶＤ法等を使用して、全面に二酸化シリコン絶縁１ｌ
ｌＩ８を１ 、０００人厚程度に形成し、その上にＣＶ
Ｄ法等を使用して、多結晶シリコン層９を５００人厚程
度に形成し、二酸化シリコン絶縁膜８と多結晶シリコン
層９とをパターニングしてエミッタコンタクト窓１０を
形成する。Refer to Figure 1a. Using CVD method etc., insulate 1 liter of silicon dioxide over the entire surface.
A layer of lI8 is formed to a thickness of about 1,000, and a CV is formed on it.
Using the D method or the like, a polycrystalline silicon layer 9 is formed to a thickness of about 500 layers, and the silicon dioxide insulating film 8 and the polycrystalline silicon layer 9 are patterned to form an emitter contact window 10.
第１ｂ図参照
熱酸化して、全面に二酸化シリコン酸化１１１１１を２
００人厚程度に形成し、ヒ素等のｎ型不純物をドーズ置
４ ＸＩＯ”ｃｍ−”程度にイオン注入してｎ。Refer to Figure 1b. Silicon dioxide oxide 11111 is applied to the entire surface by thermal oxidation.
The film is formed to a thickness of about 0.00 cm, and an n-type impurity such as arsenic is ion-implanted to a dose of about 4.0 cm.
型のエミッタ拡散層１２を形成する。A type emitter diffusion layer 12 is formed.
第１ｃ図参照
フッ酸等を使用してエツチングし、二酸化シリコン酸化
膜１１を除去する。この時、二酸化シリコン絶縁１１８
の表面は多結晶シリコン層９によって覆われているので
、エツチングされない。Referring to FIG. 1c, the silicon dioxide film 11 is removed by etching using hydrofluoric acid or the like. At this time, silicon dioxide insulation 118
Since the surface is covered with the polycrystalline silicon layer 9, it is not etched.
第４図参照
多結晶シリコン層１３を１ 、５００人厚程度に形成し
、ヒ素等のｎ型不純物をイオン注入した後、多結晶シリ
コン層１３と９とをパターニングして、エミッタ引き出
し電極１３を形成する。ベース引き出し領域を除いてレ
ジスト膜を形成し、ボロン等のｐ型不純物をイオン注入
してｐ°型のベース引き出し領域１４を形成する。Refer to FIG. 4. After forming a polycrystalline silicon layer 13 to a thickness of about 1.500 nm and implanting n-type impurities such as arsenic, polycrystalline silicon layers 13 and 9 are patterned to form an emitter extraction electrode 13. Form. A resist film is formed except for the base extraction region, and a p type impurity such as boron is ion-implanted to form a p° type base extraction region 14.
第５図参照
全面に多結晶シリコン層１５を形成し、多結晶シリコン
層１５と二酸化シリコン絶縁膜８とをパターニングして
エミッタ電極とベース電極とコレクタ電極との形成領域
にそれぞれ開口を形成し、全面にアルミニウム膜を形成
し、これをパターニングしてエミッタ電８ｉ１６とベー
ス電極１７とコレクタ電極１８とを形成する。Referring to FIG. 5, a polycrystalline silicon layer 15 is formed on the entire surface, and the polycrystalline silicon layer 15 and the silicon dioxide insulating film 8 are patterned to form openings in the formation regions of the emitter electrode, the base electrode, and the collector electrode, respectively. An aluminum film is formed on the entire surface and patterned to form an emitter electrode 8i16, a base electrode 17, and a collector electrode 18.
なお、多結晶シリコン層９に代えて、窒化シリコン層を
使用しても同一の効果が得られる。Note that the same effect can be obtained even if a silicon nitride layer is used in place of the polycrystalline silicon layer 9.
以上説明せるとおり、本発明に係るバイポーラトランジ
スタのエミッタ拡散層の製造方法においては、一導電型
のベース拡散層上に絶縁膜を形成し、この絶縁膜上に多
結晶半導体または多結晶半導体の窒化物よりなる薄膜を
形成し、エミッタ拡散層形成領域に対応する領域の絶縁
膜とｆｉｌｌｌとに開口を形成し、酸化してこの開口に
露出する−４電型ベース拡散層の表面に酸化膜を形成し
、反対導電型不純物をイオン注入してエミッタ拡散層を
形成した後、前記の酸化膜を除去するので、イオン注入
による接合リーク等の損傷は防止され、しかも、ドーズ
量が正確に制御されるのでエミッタ拡散層の拡散のばら
つきがなく、製造歩留りが向上する。またエミッタ拡散
層とエミッタコンタクト窓とは一つのマスクで形成され
るため、マスクの位置合わせ裕度を考慮する必要がない
ので、エミッタ拡散層の幅を小さく形成することができ
、動作特性と集積度とが向上する。さらには、イオン注
入時に使用された酸化膜をエツチング除去する時、エミ
ッタコンタクト窓を形成する絶縁膜は、多結晶半導体ま
たは壱の窒化物よりなるＦｌｉＨによって保護されてい
てエツチングされないため、絶縁膜を予め厚く形成する
必要がないので、エミッタコンタクト窓のアスペクト比
が小さくなり、半導体装置がさらに微細化しても、回転
式イオン注入装置を使用する等の必要がなく、量産性が
向上する。As explained above, in the method for manufacturing an emitter diffusion layer of a bipolar transistor according to the present invention, an insulating film is formed on a base diffusion layer of one conductivity type, and a polycrystalline semiconductor or a nitrided polycrystalline semiconductor is formed on this insulating film. An oxide film is formed on the surface of the -4 type base diffusion layer exposed to the opening by forming an opening between the insulating film and the fill in a region corresponding to the emitter diffusion layer forming region, and oxidizing the film. After forming and ion-implanting impurities of the opposite conductivity type to form an emitter diffusion layer, the oxide film is removed, so damage such as junction leakage due to ion implantation is prevented, and the dose is accurately controlled. Therefore, there is no variation in the diffusion of the emitter diffusion layer, and the manufacturing yield is improved. In addition, since the emitter diffusion layer and the emitter contact window are formed using one mask, there is no need to consider mask alignment tolerance, so the width of the emitter diffusion layer can be formed small, improving operational characteristics and integration. The degree of improvement will be improved. Furthermore, when the oxide film used during ion implantation is removed by etching, the insulating film forming the emitter contact window is protected by FliH made of polycrystalline semiconductor or nitride and is not etched. Since it is not necessary to form the emitter contact window thickly in advance, the aspect ratio of the emitter contact window becomes small, and even if semiconductor devices become further miniaturized, there is no need to use a rotary ion implanter, etc., and mass productivity improves.
第１ａ図〜第１Ｃ図は、本発明の一実施例に係る半導体
装置の製造方法の要旨に係る工程の説明図である。
第２図〜第５図は、本発明の一実施例に係る半導体装置
の製造方法の工程図である。
第６図〜第９図は、従来技術に係るエミッタの製造工程
図である。
ｌ・・・ｐ型シリコン基板、
２・・・ｎ°型埋め込み層、
３・・・ｎ型シリコン層、
・窒化シリコン膜、
・フィールド絶縁膜、
・コレクタ電極コンタクト領域、
・一導電型（ｐ型）ベース拡散層、
・絶縁膜（二酸化シリコン絶縁膜）、
・多結晶半導体または多結晶半導体の窒化物よりなるＩ
膜（多結晶シリコン層または窒化シリコン層）、
・開口（エミッタコンタクト窓）、
・酸化ＷＡ（二酸化シリコン酸化膜）、・反対導電型（
ｎ型）エミッタ拡散層、・エミッタ引き出し電極、
・ベース引き出し領域、
・多結晶シリコン層、
・エミッタ電極、
・ベース電極、
・コレクタ電極橿、
・レジスト膜。FIGS. 1a to 1C are explanatory diagrams of steps related to the gist of a method for manufacturing a semiconductor device according to an embodiment of the present invention. 2 to 5 are process diagrams of a method for manufacturing a semiconductor device according to an embodiment of the present invention. 6 to 9 are manufacturing process diagrams of emitters according to the prior art. l...p-type silicon substrate, 2...n° type buried layer, 3...n-type silicon layer, - silicon nitride film, - field insulating film, - collector electrode contact region, - one conductivity type (p type) base diffusion layer, ・Insulating film (silicon dioxide insulating film), ・I made of polycrystalline semiconductor or nitride of polycrystalline semiconductor
Film (polycrystalline silicon layer or silicon nitride layer), ・Opening (emitter contact window), ・WA oxide (silicon dioxide oxide film), ・Opposite conductivity type (
n-type) emitter diffusion layer, emitter extraction electrode, base extraction region, polycrystalline silicon layer, emitter electrode, base electrode, collector electrode rod, resist film.
Claims (1)
し、 該絶縁膜（８）上に多結晶半導体または多結晶半導体の
窒化物よりなる薄膜（９）を形成し、エミッタ拡散層形
成領域に対応する領域の前記絶縁膜（８）と前記薄膜（
９）とに開口（１０）を形成し、 該開口（１０）に露出する前記一導電型ベース拡散層（
７）上に酸化膜（１１）を形成し、 反対導電型不純物をイオン注入してエミッタ拡散層（１
２）を形成した後、前記酸化膜（１１）を除去する 工程を有することを特徴とする半導体装置の製造方法。[Claims] An insulating film (8) is formed on a base diffusion layer (7) of one conductivity type, and a thin film (9) made of a polycrystalline semiconductor or a nitride of a polycrystalline semiconductor is formed on the insulating film (8). , and the insulating film (8) and the thin film (8) in a region corresponding to the emitter diffusion layer formation region.
forming an opening (10) in the one-conductivity type base diffusion layer (9);
7) Form an oxide film (11) on top and implant impurities of opposite conductivity type to form an emitter diffusion layer (11).
2) A method for manufacturing a semiconductor device, comprising the step of removing the oxide film (11) after forming the oxide film (11).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27455088A JPH02122620A (en) | 1988-11-01 | 1988-11-01 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27455088A JPH02122620A (en) | 1988-11-01 | 1988-11-01 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02122620A true JPH02122620A (en) | 1990-05-10 |
Family
ID=17543284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27455088A Pending JPH02122620A (en) | 1988-11-01 | 1988-11-01 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02122620A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016074A (en) * | 2000-06-27 | 2002-01-18 | Sony Corp | Semiconductor device and its manufacturing method |
-
1988
- 1988-11-01 JP JP27455088A patent/JPH02122620A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016074A (en) * | 2000-06-27 | 2002-01-18 | Sony Corp | Semiconductor device and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481706A (en) | Process for manufacturing integrated bi-polar transistors of very small dimensions | |
| EP0076106A2 (en) | Method for producing a bipolar transistor | |
| JPH038343A (en) | Bipolar transistor and manufacture thereof | |
| JPH0324737A (en) | Semiconductor device and manufacture thereof | |
| JPS6133253B2 (en) | ||
| EP0104079B1 (en) | Integrated circuit contact structure | |
| RU1830156C (en) | Method of producing semiconducting device | |
| JPH02122620A (en) | Manufacture of semiconductor device | |
| JPS6220711B2 (en) | ||
| JPS6410951B2 (en) | ||
| JPH06163576A (en) | Manufacture of semiconductor device | |
| JPH0212960A (en) | Manufacture of semiconductor device | |
| JP2546650B2 (en) | Method of manufacturing bipolar transistor | |
| JP3609906B2 (en) | Bipolar transistor manufacturing method | |
| JP2812298B2 (en) | Manufacturing method of bipolar transistor | |
| JP2745946B2 (en) | Method for manufacturing semiconductor integrated circuit | |
| JPH02304931A (en) | Semiconductor device and manufacture thereof | |
| JPH04360539A (en) | Manufacture of semiconductor device | |
| JPS62108576A (en) | Manufacture of semiconductor device | |
| JPH0744183B2 (en) | Method for manufacturing semiconductor device | |
| JPS6229165A (en) | Manufacture of vertical semiconductor device | |
| JPS59105367A (en) | Manufacture of metal oxide semiconductor type transistor | |
| JPH0479334A (en) | Production of semiconductor device | |
| JPH0136251B2 (en) | ||
| JPH02281732A (en) | Manufacture of semiconductor device |