JPH02116275A - Picture display device - Google Patents

Picture display device

Info

Publication number
JPH02116275A
JPH02116275A JP27025188A JP27025188A JPH02116275A JP H02116275 A JPH02116275 A JP H02116275A JP 27025188 A JP27025188 A JP 27025188A JP 27025188 A JP27025188 A JP 27025188A JP H02116275 A JPH02116275 A JP H02116275A
Authority
JP
Japan
Prior art keywords
screen
ics
electron beam
control electrode
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27025188A
Other languages
Japanese (ja)
Other versions
JP2679827B2 (en
Inventor
Yasuo Mizogami
恭生 溝上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP27025188A priority Critical patent/JP2679827B2/en
Publication of JPH02116275A publication Critical patent/JPH02116275A/en
Application granted granted Critical
Publication of JP2679827B2 publication Critical patent/JP2679827B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)

Abstract

PURPOSE:To eliminate luminance dispersion due to the dispersion of responsibility between the ICs and to improve a picture quality by imposing a variable resistance between the Vcc terminal of a beam stream control electrode driving IC and a power source. CONSTITUTION:Beam stream control signals from a beam stream control signal generating circuit are inputted to ICs 61a to 61b, and impressed to respective conductive plates 15-1 to 15-n of a beam stream control electrode 5 after amplification. The ICs 61a to 61b consist of pulse amplifiers 62a to 62c, and by serially inserting semi-fixed resistances 63a to 63b between the Vcc terminals of the ICs 61a to 61b and the power source VB, since the potentials of the Vcc terminals of the ICs 61a to 61b fall by a sharp current increase at the time of the leading edge of the signal, a rise time becomes slower than that without the semi-fixed resistances 63a to 63b. Therefore, by changing the resistance values of the semi-fixed resistances 63a to 63b, responsibility can be regulated, and the dispersion of the responsibility between the ICs can be eliminated.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スクリーン上の画面を垂直方向に複数の区分
に分割したときのそれぞれの区分毎に電子ビームを発生
させ、各区分毎にそれぞれの電子ビームを垂直方向に偏
向して複数のラインを表示し、全体としてテレビジョン
画像を表示する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention generates an electron beam for each division when a screen on a screen is vertically divided into a plurality of divisions, and generates an electron beam for each division. The present invention relates to an apparatus for displaying a plurality of lines by vertically deflecting a beam to display a television image as a whole.

従来の技術 従来、カラーテレビジョン画像表示用の表示素子として
は、ブラウン管が主として用いられているが、従来のブ
ラウン管では画面の大きさに比して奥行きが非常に長く
、薄型のテレビジョン受像機を作成することは不可能で
あった。また、平板状の表示素子として最近EL表示素
子、プラズマ表示装置、液晶表示素子等が開発されてい
るが、いずれも輝度、コントラスト、カラー表示等の性
能の面で不充分であり、実用化されるには至っていない
Conventional technology Traditionally, cathode ray tubes have been mainly used as display elements for displaying color television images, but conventional cathode ray tubes have a very long depth compared to the screen size, making it difficult to use in thin television receivers. It was impossible to create. In addition, although EL display elements, plasma display devices, liquid crystal display elements, etc. have recently been developed as flat display elements, all of them are insufficient in terms of performance such as brightness, contrast, and color display, and have not been put into practical use. It has not yet been reached.

そこで電子ビームを用いて平板状の表示装置を達成する
ものとして、本出願人は特願昭56−20618号(特
開昭57−135590号公報)により、新規な表示装
置を提案した。
Therefore, the present applicant proposed a new display device in Japanese Patent Application No. 56-20618 (Japanese Unexamined Patent Publication No. 57-135590) to achieve a flat display device using electron beams.

これは、スクリーン上の画面を垂直方向に複数の区分に
区分したときのそれぞれの区分毎に電子ビームを発生さ
せ、各区分毎にそれぞれの電子ビームを垂直方向に偏向
して複数のラインを表示し、全体としてテレビジョン画
像を表示するものである。
This method generates an electron beam for each section when the screen is vertically divided into multiple sections, and displays multiple lines by deflecting each electron beam vertically for each section. However, it displays a television image as a whole.

まず、ここで用いられる画像表示素子の基本的な一構成
を第2図に示して説明する。この表示素子は、後方から
前方に向って順に、背面電極1、ビーム源としての線陰
極2、垂直集束電極3゜3′、垂直偏向電極4、ビーム
流制御電極5、水平集束電極6、水平偏向電極7、ビー
ム加速電極8およびスクリーン9が配置されて構成され
ており、これらが扁平なガラスバルブ(図示せず)の真
空になされた内部に収納されている。ビーム源としての
線陰極2は水平方向に線状に分布する電子ビームを発生
するように水平方向に張架されており、かかる線陰極2
が適宜間隔を介して垂直方向に複数本(図では2a〜2
dの4本のみ示している)設けられている。この例では
15本設けられているものとする。それらを2a〜20
とする。
First, a basic configuration of the image display element used here will be explained with reference to FIG. 2. This display element consists of, in order from the back to the front, a back electrode 1, a line cathode 2 as a beam source, a vertical focusing electrode 3°3', a vertical deflection electrode 4, a beam flow control electrode 5, a horizontal focusing electrode 6, and a horizontal A deflection electrode 7, a beam acceleration electrode 8, and a screen 9 are arranged, and these are housed inside a flat glass bulb (not shown) which is evacuated. A line cathode 2 serving as a beam source is stretched horizontally so as to generate an electron beam linearly distributed in the horizontal direction.
are vertically spaced at appropriate intervals (2a to 2 in the figure).
(Only four wires shown in d) are provided. In this example, it is assumed that 15 are provided. 2a~20 of them
shall be.

これらの線陰極2はたとえば10〜20μφのタングス
テン線の表面に熱電子放出用の酸化物陰極材料が塗着さ
れて構成されている。そして、これらの線陰極2a〜2
oは電流が流されることにより熱電子ビームを発生しう
るように加熱されており、後述するように、上記の線陰
極2aから順に一定時間ずつ電子ビームを放出するよう
に制御される。
These wire cathodes 2 are constructed by coating the surface of a tungsten wire with a diameter of 10 to 20 μΦ with an oxide cathode material for thermionic emission. And these line cathodes 2a-2
o is heated so as to generate a thermionic electron beam when a current is passed through it, and as described later, it is controlled to emit an electron beam sequentially for a certain period of time starting from the line cathode 2a.

背面電極1は、その一定時間電子ビームを放出すべく制
御される線陰極以外の他の線陰極からの電子ビームの発
生を抑止し、かつ、発生された電子ビームを前方向だけ
に向けて押し出す作用をする。
The back electrode 1 suppresses generation of electron beams from line cathodes other than the line cathode controlled to emit electron beams for a certain period of time, and pushes out the generated electron beams only in the forward direction. act.

この背面電極1はガラスバルブの後壁の内面に付着され
た導電材料の塗膜によって形成されていてもよい。また
、これら背面電極1と線陰極2とのかわりに、面状の電
子ビーム放出陰極を用いてもよい。
This back electrode 1 may be formed by a coating of electrically conductive material applied to the inner surface of the rear wall of the glass bulb. Further, instead of the back electrode 1 and the linear cathode 2, a planar electron beam emitting cathode may be used.

垂直集束電極3は線陰極28〜2oのそれぞれと対向す
る水平方向に長いスリット10を有する導電板11であ
り、線陰極2から放出された電子ビームをそのスリンh
lOを通して取り出し、かつ、垂直方向に集束させる。
The vertical focusing electrode 3 is a conductive plate 11 having a horizontally long slit 10 facing each of the line cathodes 28 to 2o, and directs the electron beam emitted from the line cathode 2 into its slit h.
Extract through IO and focus vertically.

水平方向1ライン分(360絵素分)の電子ビームを同
時に取り出す。図では、そのうちの水平方向の1区分の
もののみを示している。スリット10は途中に適宜の間
隔で桟が設けられていてもよく、あるいは、水平方向に
小さい間隔(はとんど接する程度の間隔)で多数細波べ
て設けられた貫通孔の列で実質的にスリットとして構成
されてもよい。垂直集束電極3′も同様のものである。
Electron beams for one horizontal line (360 pixels) are taken out at the same time. In the figure, only one section in the horizontal direction is shown. The slit 10 may be provided with crosspieces at appropriate intervals in the middle, or may be a row of through holes provided in small waves at small intervals in the horizontal direction (intervals that are almost touching each other). It may also be configured as a slit. The vertical focusing electrode 3' is also similar.

垂直偏向電極4は上記スリット10のそれぞれの中間の
位置に水平方向にして複数個配置されており、それぞれ
、絶縁基板12の上面と下面とに導電体13.13’ 
が設けられたもので構成されている。
A plurality of vertical deflection electrodes 4 are arranged horizontally at intermediate positions of the slits 10, and conductors 13, 13' are provided on the upper and lower surfaces of the insulating substrate 12, respectively.
It consists of a set of

そして、相対向する導電体13.13’の間に垂直側商
用電圧が印加され、電子ビームを垂直方向に偏向する。
Then, a vertical commercial voltage is applied between the opposing conductors 13 and 13' to deflect the electron beam in the vertical direction.

この例では、一対の導電体13.13’ によって1本
の線陰極2からの電子ビームを垂直方向に16ライン分
の位置に偏向する。そして16個の垂直偏向電極4によ
って15本の線陰極2のそれぞれに対応する15対の導
電体対が構成され、結局、スクリーン9上に240本の
水平ラインを描くように電子ビームを偏向する。
In this example, the pair of conductors 13, 13' deflects the electron beam from one line cathode 2 to positions corresponding to 16 lines in the vertical direction. The 16 vertical deflection electrodes 4 constitute 15 conductor pairs corresponding to each of the 15 line cathodes 2, and the electron beam is deflected to draw 240 horizontal lines on the screen 9. .

次に、制御電極5はそれぞれが垂直方向に長いスリット
14を有する導電板15で構成されており、所定間隔を
あけて水平方向に複数個並設されている。この例では1
80本の制御電極用導電板15−1〜15−nが設けら
れている(図では9本のみ示している)。この制御電極
5はそれぞれが電子ビームを水平方向に2絵素分ずつに
区分して取り出し、かつその通過量をそれぞれの絵素を
表示するための映像信号に従って制御する。従って、制
御電極5用導電板15−1〜15−nを18080本設
ば水平1ライン分当り360絵素を表示することができ
る。また、映像をカラーで表示するために、各絵素はR
,G。
Next, the control electrodes 5 are composed of conductive plates 15 each having a vertically long slit 14, and a plurality of control electrodes 15 are arranged in parallel in the horizontal direction at predetermined intervals. In this example 1
Eighty control electrode conductive plates 15-1 to 15-n are provided (only nine are shown in the figure). Each of the control electrodes 5 extracts the electron beam horizontally by dividing it into two picture elements each, and controls the amount of electron beam passing therethrough in accordance with a video signal for displaying each picture element. Therefore, if 18,080 conductive plates 15-1 to 15-n for control electrodes 5 are provided, 360 pixels can be displayed per horizontal line. In addition, in order to display images in color, each picture element is R
,G.

Bの3色の蛍光体で表示することとし、各制御電極5に
は2絵素分のR,G、Bの各映像信号が順次加えられる
。また、180本の制御電極5用導電板15−1〜15
−nのそれぞれには1ライン分の180組(1組あたり
2絵素)の映像信号が同時に加えられ、1ライン分の映
像が一時に表示される。
Display is performed using phosphors of three colors, B, and R, G, and B video signals for two picture elements are sequentially applied to each control electrode 5. In addition, 180 conductive plates 15-1 to 15 for control electrodes 5
180 sets of video signals for one line (two picture elements per set) are simultaneously applied to each of -n, and the video for one line is displayed at one time.

水平集束電極6は制御電極5のスリット14と相対向す
る垂直方向に長い複数本(180本)のスリット16を
有する導電板17で構成され、水平方向に区分されたそ
れぞれの絵素毎の電子ビームをそれぞれ水平方向に集束
して細い電子ビームにする。
The horizontal focusing electrode 6 is composed of a conductive plate 17 having a plurality of vertically long slits 16 (180 slits) facing the slits 14 of the control electrode 5, and collects electrons for each pixel divided in the horizontal direction. Each beam is focused horizontally into a narrow electron beam.

水平偏向電極7は上記スリット16のそれぞれの両側の
位置に垂直方向にして複数本配置された導電板18.1
8’で構成されており、それぞれの電極18、18’ 
に6段階の水平偏向用電圧が印加されて、各絵素毎の電
子ビームをそれぞれ水平方向に偏向し、スクリーン9上
で2組のR,G、Bの各蛍光体を順次照射して発光させ
るようにする。その偏向範囲は、この例では各電子ビー
ム毎に2絵素分の幅である。
The horizontal deflection electrodes 7 include a plurality of conductive plates 18.1 arranged vertically on both sides of the slit 16.
8', each electrode 18, 18'
A six-step horizontal deflection voltage is applied to horizontally deflect the electron beam for each pixel, and the two sets of R, G, and B phosphors are sequentially irradiated on the screen 9 to emit light. Let them do it. In this example, the deflection range is two picture elements wide for each electron beam.

加速電極8は垂直偏向電極4と同様の位置に水平方向に
して設けられた複数個の導電板19で構成されており、
電子ビームを充分なエネルギーでスクリーン9に衝突さ
せるように加速する。
The acceleration electrode 8 is composed of a plurality of conductive plates 19 provided horizontally at the same position as the vertical deflection electrode 4.
The electron beam is accelerated to collide with the screen 9 with sufficient energy.

スクリーン9は電子ビームの照射によって発光される蛍
光体20がガラス板21の裏面に塗布され、また、メタ
ルバック層(図示せず)が付加されて構成されている。
The screen 9 is constructed by applying a phosphor 20 that emits light when irradiated with an electron beam to the back surface of a glass plate 21, and adding a metal back layer (not shown).

蛍光体20は制御電極5の1つのスリット14に対して
、すなわち水平方向に区分された各1本の電子ビームに
対して、R,G、Bの3色の蛍光体が2対ずつ設けられ
ており、垂直方向にストライプ状に塗布されている。第
2図中でスクリーン9に記入した破線は複数本の線陰極
2のそれぞれに対応して表示される垂直方向での区分を
示し、2点鎖線は複数本の制御電極5のそれぞれに対応
して表示される水平方向での区分を示す。これら両者で
仕切られた1つの区画には、第3図に拡大して示すよう
に、水平方向では2絵素分のR,G、Bの蛍光体20が
あり、垂直方向では16ライン分の幅を有している。1
つの区画の太きさは、たとえば、水平方向がllll1
1、垂直方向が9閣である。
The phosphors 20 are provided with two pairs of phosphors of three colors R, G, and B for each slit 14 of the control electrode 5, that is, for each horizontally divided electron beam. It is applied in vertical stripes. In FIG. 2, the broken lines drawn on the screen 9 indicate divisions in the vertical direction that are displayed corresponding to each of the plurality of line cathodes 2, and the two-dot chain lines correspond to each of the plurality of control electrodes 5. Indicates the horizontal division displayed. As shown in the enlarged view in Fig. 3, one section partitioned by these two has R, G, and B phosphors 20 for two pixels in the horizontal direction, and 16 lines in the vertical direction. It has a width. 1
For example, the thickness of the two sections is lllll1 in the horizontal direction.
1. There are 9 cabinets in the vertical direction.

なお、第2図においては、わかり易くするために水平方
向の長さが垂直方向に対して非常に大きく引き伸ばして
描かれている点に注意されたい。
Note that in FIG. 2, the length in the horizontal direction is greatly expanded relative to the length in the vertical direction for clarity.

また、この例では1本の制御電極5すなわち1本の電子
ビームに対して、R,G、Bの蛍光体2゜が2絵素分の
1対のみ設けられているが、もちろん、1絵素あるいは
3絵素以上設けられていてもよく、その場合には制御電
極5には1絵素あるいは3絵素以上のためのR,G、B
映像信号が順次加えられ、それと同期して水平偏向がな
される。
In addition, in this example, only one pair of R, G, and B phosphors 2° for two picture elements are provided for one control electrode 5, that is, for one electron beam. The control electrode 5 may be provided with R, G, B for 1 picture element or 3 or more picture elements.
Video signals are applied sequentially, and horizontal deflection is performed in synchronization with the video signals.

次に、この表示素子にテレビジョン映像を表示するため
の駆動回路の基本構成を第4図に示して説明する。最初
に、電子ビームをスクリーン9に照射してラスターを発
光させるための駆動部分について説明する。
Next, the basic configuration of a drive circuit for displaying television images on this display element will be described with reference to FIG. 4. First, a driving portion for irradiating the screen 9 with an electron beam to emit raster light will be described.

電源回路22は表示素子の各電極に所定のバイアス電圧
(動作電圧)を印加するための回路で、背面電極1には
一■い垂直集束電極3,3′にはv3. V3’ 、水
平集束電極6にはVい加速電極8にはVいスクリーン9
にはv9の直流電圧を印加する。
The power supply circuit 22 is a circuit for applying a predetermined bias voltage (operating voltage) to each electrode of the display element. V3', horizontal focusing electrode 6 has V, acceleration electrode 8 has V and screen 9
A DC voltage of v9 is applied to.

次に、入力端子23にはテレビジョン信号の複合映像信
号が加えられ、同期分離回路24で垂直同期信号Vと水
平同期信号Hとが分離抽出される。垂直偏向駆動回路4
0は、垂直偏向用カウンタ25、垂直偏向信号記憶用の
メモリ27、ディジタル−アナログ変換器39(以下D
−A変換器という)によって構成される。垂直偏向駆動
回路40の入力パルスとしては、第5図に示す垂直同期
信号■と水平同期信号Hを用いる。垂直偏向用カウンタ
25(8ビツト)は、垂直同期信号■によってリセット
されて水平同期信号Hをカウントする。この垂直偏向用
カウンタ25は垂直周期のうちの垂直帰線期間を除いた
有効走査期間(ここでは240H分の期間とする)をカ
ウントし、このカウント出力はメモリ27のアドレスへ
供給される。メモリ27からは各アドレスに応じた垂直
偏向信号のデータ(ここでは8ビツト)が出力され、D
−A変換器39で第5図に示すυ、υ′の垂直偏向信号
に変換される。この回路では240H分のそれぞれのラ
インに対応する垂直偏向信号を記憶するメモリアドレス
があり、16H分ごとに規則性のあるデータをメモリに
記憶させることにより、16段階の垂直偏向信号を得る
ことができる。
Next, a composite video signal of a television signal is applied to the input terminal 23, and a synchronization separation circuit 24 separates and extracts a vertical synchronization signal V and a horizontal synchronization signal H. Vertical deflection drive circuit 4
0 includes a vertical deflection counter 25, a memory 27 for storing vertical deflection signals, and a digital-to-analog converter 39 (hereinafter referred to as D).
-A converter). As input pulses to the vertical deflection drive circuit 40, a vertical synchronizing signal (2) and a horizontal synchronizing signal H shown in FIG. 5 are used. The vertical deflection counter 25 (8 bits) is reset by the vertical synchronizing signal (2) and counts the horizontal synchronizing signal H. This vertical deflection counter 25 counts the effective scanning period (here, a period of 240H) excluding the vertical retrace period of the vertical period, and this count output is supplied to the address of the memory 27. The memory 27 outputs vertical deflection signal data (here, 8 bits) corresponding to each address, and the D
-A converter 39 converts it into vertical deflection signals of υ and υ' shown in FIG. This circuit has memory addresses for storing vertical deflection signals corresponding to each line for 240H, and by storing regular data in the memory every 16H, it is possible to obtain 16 levels of vertical deflection signals. can.

一方、線陰極駆動回路26は垂直同期信号■と垂直偏向
用カウンタ25の出力を用いて線陰極駆動パルスa ”
−oを作成する。第6図(a)は垂直同期信号■、水平
同期信号Hおよび垂直偏向用カウンタ25の下位5ビツ
トの関係を示す。第6図(b)はこれら各信号を用いて
16Hごとの線陰極駆動パルスa′〜0′をつくる方法
を示す。第6図で、LSBは最低ビットを示し、(LS
B+1)はLSBより1つ上位のビットを意味する。
On the other hand, the line cathode drive circuit 26 uses the vertical synchronization signal (■) and the output of the vertical deflection counter 25 to generate the line cathode drive pulse a''.
-Create o. FIG. 6(a) shows the relationship among the vertical synchronizing signal (2), the horizontal synchronizing signal H, and the lower five bits of the vertical deflection counter 25. FIG. 6(b) shows a method of creating line cathode drive pulses a' to 0' every 16H using these signals. In FIG. 6, LSB indicates the lowest bit, (LS
B+1) means the bit one higher than the LSB.

最初の線陰極駆動パルスa′は垂直同期信号Vと垂直偏
向用カウンタ25の出力(LSB+4)を用いてR−S
フリップフロップなどで作成することができ、線陰極駆
動パルスb′〜0′はシフトレジスタを用いて、線陰極
駆動パルスa′を垂直偏向用カウンタ25の出力(L 
S B + 3)の反転したものをクロックとし転送す
ることにより得ることができる。この駆動パルスa′〜
0′は反転されて各パルス期間のみ低電位にされ、それ
以外の期間には約20ボルトの高電位にされた線陰極駆
動パルスa ” oに変換され(第4図(b)) 、各
線陰極2a〜2oに加えられる。
The first line cathode drive pulse a' is generated using the vertical synchronizing signal V and the output (LSB+4) of the vertical deflection counter 25.
The line cathode drive pulses b' to 0' can be generated using a flip-flop, etc., and the line cathode drive pulse a' is output from the vertical deflection counter 25 (L
It can be obtained by transferring the inverted version of S B + 3) as a clock. This drive pulse a'~
0' is inverted and converted into a line cathode driving pulse a''o which has a low potential only during each pulse period and a high potential of about 20 volts during other periods (Fig. 4(b)), and each line It is added to the cathodes 2a to 2o.

各線陰極2a〜2oはその駆動パルスa ” oの高電
位の間に電流が流されて加熱されており、駆動パルスa
−oの低電位期間に電子を放出しうるように加熱状態が
保持される。これにより、15本の線陰極2a〜2oか
らはそれぞれに低電位の駆動パルスa ”−’ oが加
えられた16H期間にのみ電子が放出される。高電位が
加えられている期間には。
Each line cathode 2a to 2o is heated by a current flowing through it during the high potential of the drive pulse a''o.
The heated state is maintained so that electrons can be emitted during the low potential period -o. As a result, electrons are emitted from the 15 line cathodes 2a to 2o only during the 16H period in which the low-potential drive pulses a''-'o are applied to each one. During the period in which the high potential is applied.

背面電極1と垂直集束電極3とに加えられているバイア
ス電圧によって定められた線陰極2の位置における電位
よりも線陰極28〜2oに加えられている高電位の方が
プラスになるために、線陰極28〜2oからは電子が放
出されない。かくして、線陰極2においては、有効垂直
走査期間の間に、上方の線陰極2aから下方の線陰極2
oに向って順に16H期間ずつ電子が放出される。放出
された電子は背面電極1により前方の方へ押し出され、
垂直集束電極3のうち対向するスリット10を通過し、
垂直方向に集束されて、平板状の電子ビームとなる。
Since the high potential applied to the linear cathodes 28 to 2o is more positive than the potential at the position of the linear cathode 2 determined by the bias voltage applied to the back electrode 1 and the vertical focusing electrode 3, Electrons are not emitted from the line cathodes 28-2o. Thus, in the line cathode 2, during the effective vertical scanning period, from the upper line cathode 2a to the lower line cathode 2
Electrons are sequentially emitted toward o every 16H period. The emitted electrons are pushed forward by the back electrode 1,
passing through opposing slits 10 of the vertical focusing electrode 3;
The beam is vertically focused into a flat electron beam.

次に、線陰極駆動パルスa ” oと垂直偏向信号υ、
υ′との関係について、第7図を用いて説明する。第7
図(a)は線陰極駆動パルスの波形図、第7図(b)は
垂直偏向信号の波形図、第7図(c)は水平偏向信号の
波形図である。第7図(b)の垂直偏向信号υ、υ′は
第7図(a)の各線陰極パルスa−oの16H期間の間
にIH分ずつ変化して16段階に変化する。垂直偏向信
号Vとυ′とはともに中心電圧がv4のもので、υは順
次増加し、υ′は順次減少してゆくように、互いに逆方
向に変化するようになされている。これら垂直偏向信号
υとυ′はそれぞれ垂直偏向電極4の電極13と13′
に加えられ、その結果、それぞれの線陰極2a〜2oか
ら発生された電子ビームは垂直方向に16段階に偏向さ
れ、先に述べたようにスクリーン9上では1つの電子ビ
ームで16ライン分のラスターを上から順に順次1ライ
ン分ずつ描くように偏向される。
Next, the line cathode drive pulse a ”o and the vertical deflection signal υ,
The relationship with υ' will be explained using FIG. 7th
FIG. 7(a) is a waveform diagram of a line cathode drive pulse, FIG. 7(b) is a waveform diagram of a vertical deflection signal, and FIG. 7(c) is a waveform diagram of a horizontal deflection signal. The vertical deflection signals υ and υ' shown in FIG. 7(b) change by IH in 16 steps during the 16H period of each line cathode pulse a-o shown in FIG. 7(a). The vertical deflection signals V and υ' both have a center voltage of v4, and are configured to change in opposite directions so that υ increases sequentially and υ' sequentially decreases. These vertical deflection signals υ and υ' are applied to electrodes 13 and 13' of the vertical deflection electrode 4, respectively.
As a result, the electron beams generated from each of the line cathodes 2a to 2o are vertically deflected in 16 steps, and as mentioned earlier, one electron beam forms a raster line of 16 lines on the screen 9. is deflected so as to draw one line at a time from the top.

以上の結果、15本の線陰極28〜2oの上方のものか
ら順に16H期間ずつ電子ビームが放出され、かつ各電
子ビームは垂直方向の15の区分内で上方から下方に順
次1ライン分ずつ偏向されることによって、スクリーン
9上では上端の第1ライン目から下端の240ライン目
まで順次1ライン分ずつ電子ビームが垂直偏向され、合
計240ラインのラスターが描かれる。
As a result of the above, electron beams are emitted for each 16H period from the top of the 15 line cathodes 28 to 2o, and each electron beam is deflected by one line from top to bottom within 15 sections in the vertical direction. As a result, the electron beam is vertically deflected one line at a time on the screen 9 from the first line at the top end to the 240th line at the bottom end, and a total of 240 raster lines are drawn.

このように垂直偏向された電子ビームは制御電極5と水
平集束電極6とによって水平方向に180の区分に分割
されて取り出される。第2図ではそのうちの1区分のも
のを示している。この電子ビームは各区分毎に、制御電
極5によって通過量が制御され、水平集束電極6によっ
て水平方向に集束されて1本の細い電子ビームとなり、
次に述べる水平偏向手段によって水平方向に6段階に偏
向されてスクリーン9上の2絵素分のR,G、B容量光
体20に順次照射される。第3図に垂直方向および水平
方向の区分を示す。制御電極5のそれぞれ15a−15
nに対応する蛍光体は2絵素分のR,G。
The electron beam thus vertically deflected is horizontally divided into 180 sections by the control electrode 5 and the horizontal focusing electrode 6 and extracted. Figure 2 shows one of these categories. The amount of passage of this electron beam is controlled for each section by a control electrode 5, and is focused horizontally by a horizontal focusing electrode 6 into a single thin electron beam.
The light is deflected horizontally in six steps by the horizontal deflection means described below, and is sequentially irradiated onto the R, G, and B capacitive light bodies 20 corresponding to two picture elements on the screen 9. FIG. 3 shows the vertical and horizontal divisions. Control electrodes 5 15a-15, respectively
The phosphors corresponding to n are R and G for two picture elements.

Bとなるが説明の便宜上、1絵素をR□、G1゜B工と
し他方をR2,G2.B2とする。
For convenience of explanation, one pixel is R□, G1°B, and the other is R2, G2. Let's call it B2.

つぎに、水平偏向駆動回路41は、水平偏向用カウンタ
28 (11ビツト)と、水平偏向信号を記憶している
メモリ29と、D−A変換器38とから構成されている
。水平偏向駆動回路41の入力パルスは第8図に示すよ
うに垂直同期信号Vと水平同期信号Hに同期し、水平同
期信号Hの6倍のくり返し周波数のパルス6Hを用いる
。水平偏向用カウンタ28は垂直同期信号Vによってリ
セットされて水平の6倍パルス6Hをカウントする。こ
の水平偏向用カウンタ28はIHの間に6回、1■の間
に240HX6/H=1440回カウントし、このカウ
ント出力はメモリ29のアドレスへ供給される。メモリ
29からはアドレスに応じた水平偏向信号のデータ(こ
こでは8ビツト)が出力され、D−A変換器38で、第
8図(第4図(b) C)に示すり、h’のような水平
偏向信号に変換される。この回路では6x240ライン
分のそれぞれに対応する水平偏向信号を記憶するメモリ
アドレスがあり、1ラインごとに規則性のある6個のデ
ータをメモリに記憶させることにより、IH期間に6段
階波の水平偏向信号を得ることができる。
Next, the horizontal deflection drive circuit 41 is composed of a horizontal deflection counter 28 (11 bits), a memory 29 storing horizontal deflection signals, and a DA converter 38. As shown in FIG. 8, the input pulses of the horizontal deflection drive circuit 41 are synchronized with the vertical synchronizing signal V and the horizontal synchronizing signal H, and a pulse 6H having a repetition frequency six times that of the horizontal synchronizing signal H is used. The horizontal deflection counter 28 is reset by the vertical synchronizing signal V and counts the horizontal six times pulse 6H. This horizontal deflection counter 28 counts 6 times during IH and 240Hx6/H=1440 times during 12, and this count output is supplied to the address of memory 29. The memory 29 outputs horizontal deflection signal data (here, 8 bits) according to the address, and the D-A converter 38 converts it to h' as shown in FIG. 8 (FIG. 4(b)C). is converted into a horizontal deflection signal such as This circuit has memory addresses for storing horizontal deflection signals corresponding to each of 6 x 240 lines, and by storing 6 pieces of regular data for each line in the memory, a horizontal deflection signal of 6 steps is generated during the IH period. A deflection signal can be obtained.

この水平偏向信号は第8図に示すように6段階に変化す
る一対の水平偏向信号りとh′であり、ともに中心電圧
がv7のもので、hは順次減少し、h′は順次増加して
ゆくように、互いに逆方向に変化する。これら水平偏向
信号り、h’はそれぞれ水平偏向電極7の電極18と1
8′ とに加えられる。
As shown in Fig. 8, this horizontal deflection signal is a pair of horizontal deflection signals ri and h' that change in 6 steps, both of which have a center voltage of v7, where h decreases sequentially and h' increases sequentially. They change in opposite directions as they move forward. These horizontal deflection signals h' are electrodes 18 and 1 of the horizontal deflection electrode 7, respectively.
8' is added to.

その結果、水平方向に区分された各電子ビームは各水平
期間の間にスクリーン9のR,G、B、R。
As a result, each horizontally segmented electron beam is applied to the R, G, B, R of the screen 9 during each horizontal period.

G、B (R1,G1.B□、R2−G2.B2)の蛍
光体に順次H/6ずつ照射されるように水平偏向される
。かくして、各ラインのラスターにおいては水平方向1
80個の各区分毎に電子ビームがR1゜al、 13i
t R2,G2t B2の各蛍光体20に順次照射され
る。
The light is horizontally deflected so that the phosphors of G and B (R1, G1.B□, R2-G2.B2) are sequentially irradiated with H/6. Thus, in each line raster, the horizontal direction 1
For each of the 80 sections, the electron beam is R1゜al, 13i
Each phosphor 20 of t R2 and G2t B2 is sequentially irradiated with light.

そこで各ラインの各水平区分毎に電子ビームをR1,G
、、B□、R2,G2.B2の映像信号によって変調す
ることにより、スクリーン9の上にカラーテレビジョン
画像を表示することができる。
Therefore, the electron beam is set to R1, G for each horizontal section of each line.
,,B□,R2,G2. By modulating the B2 video signal, a color television image can be displayed on the screen 9.

次に、その電子ビームの変調制御部分について説明する
。まず、テレビジョン信号入力端子23に加えられた複
合映像信号は色復調回路30に加えられ、ここで、R−
YとB−Yの色差信号が復調され、G−Yの色差信号が
マトリクス合成され、さらに、それらが輝度信号Yと合
成されて、R,G。
Next, the modulation control portion of the electron beam will be explained. First, the composite video signal applied to the television signal input terminal 23 is applied to the color demodulation circuit 30, where the R-
The Y and B-Y color difference signals are demodulated, the G-Y color difference signals are matrix-synthesized, and further, they are combined with the luminance signal Y to generate R, G.

Bの各原色信号(以下R,G、B映像信号という)が出
力される。それらのR,G、B各映像信号は180組の
サンプルホールド回路31−1〜31−nに加えられる
。各サンプルホールド回路31−1〜31−1はそれぞ
れR□用、G1用、B1用、R2用、G2用、B2用の
6個のサンプルホールド回路を有している。
B primary color signals (hereinafter referred to as R, G, and B video signals) are output. These R, G, and B video signals are applied to 180 sets of sample and hold circuits 31-1 to 31-n. Each of the sample and hold circuits 31-1 to 31-1 has six sample and hold circuits for R□, G1, B1, R2, G2, and B2.

それらのサンプルホールド出力は各々保持用のメモリ3
2−1〜32−nに加えられる。
Those sample and hold outputs are each stored in memory 3.
2-1 to 32-n.

一方、基準クロック発振器33はPLL (フエーズロ
ツクドループ)回路等により構成されており、この実施
例では色副搬送波fscの6倍の基準クロック6fsc
と2倍の基準クロック2fscを発生する。その基準ク
ロックは水平同期信号Hに対して常に一定の位相を有す
るように制御されている。
On the other hand, the reference clock oscillator 33 is composed of a PLL (phase locked loop) circuit or the like, and in this embodiment, the reference clock 6fsc is six times as large as the color subcarrier fsc.
and a double reference clock 2fsc is generated. The reference clock is controlled to always have a constant phase with respect to the horizontal synchronizing signal H.

基準クロック2%scは偏向用パルス発生回路42に加
えられ、水平同期信号Hの6倍の信号6HとH/6ごと
の信号切替パルスrxv g、+ bt、rztg2r
 bz (第4図(b) B )のパルスを得ている。
The reference clock 2%sc is added to the deflection pulse generation circuit 42, which generates a signal 6H six times the horizontal synchronizing signal H and signal switching pulses rxv g, + bt, rztg2r every H/6.
A pulse of bz (FIG. 4(b) B) is obtained.

一方基準クロック6fscはサンプリングパルス発生回
路34に加えられ、ここでシフトレジスタにより、クロ
ック1周期ずつ遅延されるなどして、水平周期(63,
5μsec )のうちの有効水平走査期間(約50μ5
ec)の間に1080個のサンプリングパルスR1□、
G1□、 B11. R□29 G121 B121 
R21t・G2□、 B21. R22,G2.、 B
2□〜Rn、、 Gnl。
On the other hand, the reference clock 6fsc is applied to the sampling pulse generation circuit 34, where it is delayed by one clock period by a shift register, so that the horizontal period (63,
The effective horizontal scanning period (approximately 50 μsec)
ec), 1080 sampling pulses R1□,
G1□, B11. R□29 G121 B121
R21t・G2□, B21. R22, G2. , B
2□~Rn,, Gnl.

B nl、 RR2,On、 + B R2(第4図(
b) A )が順次発生され、その後に1個の転送パル
スtが発生される。このサンプリングパルスR□1〜B
n、は表示すべき映像の1ライン分を水平方向360の
絵素に分割したときのそれぞれの絵素に対応し、その位
置は水平同期信号Hに対して常に一定になるように制御
される。
B nl, RR2, On, + B R2 (Fig. 4 (
b) A) are generated in sequence, followed by one transfer pulse t. This sampling pulse R□1~B
n corresponds to each picture element when one line of the video to be displayed is divided into 360 picture elements in the horizontal direction, and its position is controlled so that it is always constant with respect to the horizontal synchronization signal H. .

この1080個のサンプリングパルスR工、〜Bn2が
それぞれ180組のサンプルホールド回路31−1〜3
1−nに6個ずつ加えられ、これによって各サンプルホ
ールド回路31−1〜31− nには1ラインを180
個に区分したときのそれぞれの2絵素分のR1゜G□、
 B1. R2,G2. B2の各映像信号が個別にサ
ンプリングされホールドされる。そのサンプルホールド
された180組のR1,G工、B工t R21GztB
2の映像信号は1ライン分のサンプルホールド終了後に
180組のメモリ32−1〜32−nに転送パルスtに
よって一斉に転送され、ここで次の一水平期間の間保持
される。この保持されたR1. G1゜B1.R,、G
2.B2の信号はスイッチング回路35−1〜35−n
に加えられる。スイッチング回路35−1〜35−nは
それぞれがR1,G□、 B1. R2,G2. B2
の個別入力端子とそれらを順次切換えて出力する共通出
力端子とを有するトライステートあるいはアナログゲー
トにより構成されたものである。
These 1080 sampling pulses R, ~Bn2 are each 180 sets of sample hold circuits 31-1 to 31-3.
1-n, and one line of 180 is added to each sample-and-hold circuit 31-1 to 31-n.
R1゜G□ for each two picture elements when divided into
B1. R2, G2. Each B2 video signal is individually sampled and held. The 180 sets of R1, G, B, and R21GztB samples were held.
After completing the sample hold for one line, the video signals of No. 2 are transferred all at once to 180 sets of memories 32-1 to 32-n by a transfer pulse t, where they are held for the next horizontal period. This retained R1. G1°B1. R,,G
2. The signal of B2 is sent to switching circuits 35-1 to 35-n.
added to. The switching circuits 35-1 to 35-n each have R1, G□, B1. R2, G2. B2
It is composed of a tri-state or analog gate having individual input terminals and a common output terminal for sequentially switching and outputting these input terminals.

各スイッチング回路35−1〜35−nの出力は180
組のパルス幅変調(PWM)回路37−1〜37−nに
加えられ、ここで、サンプルホールドされたR工、G1
゜B、、R,、G2.B、映像信号の大きさに応じて基
準パルス信号がパルス幅変調されて出力される。
The output of each switching circuit 35-1 to 35-n is 180
The sample-and-hold R, G1
°B,,R,,G2. B. The reference pulse signal is pulse width modulated according to the magnitude of the video signal and output.

その基準パルス信号のくり返し周期は上記の信号切換パ
ルスrit gzt b1+ r2t gzt b2の
パルス幅よりも充分小さいものであることが望ましく、
たとえば、1:10〜1 : 100程度のものが用い
られる。
It is desirable that the repetition period of the reference pulse signal is sufficiently smaller than the pulse width of the signal switching pulse rit gzt b1 + r2t gzt b2,
For example, a ratio of about 1:10 to 1:100 is used.

このパルス幅変調回路37−1〜37−nの出力は電子
ビームを変調するための制御信号として表示素子の制御
電極5の180本の導電板15−1〜15−nにそ1れ
ぞれ個別に加えられる。各スイッチング回路35−1〜
35−nはスイッチングパルス発生回路36から加えら
れるスイッチングパルスrxv g工、bl。
The outputs of the pulse width modulation circuits 37-1 to 37-n are applied to each of the 180 conductive plates 15-1 to 15-n of the control electrode 5 of the display element as a control signal for modulating the electron beam. Added individually. Each switching circuit 35-1~
35-n is a switching pulse rxvg, bl applied from the switching pulse generating circuit 36;

rz+ gzt b2によって同時に切換制御される。Switching is controlled simultaneously by rz+gztb2.

スイッチングパルス発生回路36は先述の偏向用パルス
発生回路42からの信号切換パルスr工9g1゜b 、
+ rz+ g2+ b2によって制御されており、各
水平期間を6分割してH/6ずつスイッチング回路35
−1〜35−nを切換え、R1,G、、 B□、 R,
The switching pulse generation circuit 36 receives the signal switching pulses from the deflection pulse generation circuit 42 described above.
+rz+g2+b2, each horizontal period is divided into 6 and the switching circuit 35 is divided into H/6.
-1 to 35-n, R1, G,, B□, R,
.

G2.B2の各映像信号を時分割して順次出力し、パル
ス幅変調回路37−1〜37−nに供給するように切換
信号1”xt g□+ bx* rz+ bt+ gz
を発生する。
G2. A switching signal 1"xt g□+ bx* rz+ bt+ gz is generated so that each video signal of B2 is time-divided and sequentially output, and supplied to the pulse width modulation circuits 37-1 to 37-n.
occurs.

ここで注意すべきことは、スイッチング回路35−1−
35−nにおけるR1.G、、B□、R2,G、、B。
What should be noted here is that the switching circuit 35-1-
R1.35-n. G,,B□,R2,G,,B.

の映像信号の供給切換えと、水平偏向駆動回路41によ
る電子ビームR工、G1.B□、 R2,G2. B2
の蛍光体への照射切換え水平偏向とが、タイミングにお
いても順序においても完全に一致するように同期制御さ
れていることである。これにより、電子ビームがR1蛍
光体に照射されているときにはその電子ビームの照射量
がR□映像信号によって制御され、G□、B□、 R2
,G2. B2についても同様に制御されて、各絵素の
R□、G1.B□。
The supply switching of the video signal of G1. B□, R2, G2. B2
The switching and horizontal deflection of irradiation onto the phosphors are synchronously controlled so that they completely match both in timing and order. As a result, when the electron beam is irradiating the R1 phosphor, the irradiation amount of the electron beam is controlled by the R□ video signal, and G□, B□, R2
, G2. B2 is controlled in the same way, and R□, G1 . B□.

R2,G、、 B2各蛍光体の発光がその絵素のR1゜
G工、B工、 R2,G2. B、の映像信号によって
それぞれ制御されることになり、各絵素が入力の映像信
号に従って発光表示されるのである。かかる制御が1ラ
イン分の180組(各2絵素づつ)について同時に行わ
れて1ライン360絵素の映像が表示され、さらに24
0分のラインについて上方のラインから順次行われて、
スクリーン9上に1つの映像が表示されることになる。
R2, G, B2 The light emission of each phosphor corresponds to the R1°G, B, R2, G2, . Each picture element is controlled by the video signal of B, and each picture element is displayed by emitting light according to the input video signal. Such control is performed simultaneously for 180 sets (2 picture elements each) for one line, and an image of 360 picture elements for one line is displayed, and an additional 24 picture elements are displayed.
This is done sequentially from the upper line on the 0 minute line.
One image will be displayed on the screen 9.

そして、以上の如き諸動作が入力テレビジョン信号の1
フイールド毎にくり返され、その結果、通常のテレビジ
3ン受像機と同様にスクリーン9上に動画のテレビジョ
ン映像が映出される。
The above operations are performed on one input television signal.
This is repeated for each field, and as a result, a moving television image is projected on the screen 9 in the same way as a normal television receiver.

発明が解決しようとする課題 しかしながら上記のような構成では、ビーム流制御電極
駆動用ICを複数使用しているため、個々のIC間の応
答特性がばらつくと輝度もばらつき、画質が劣下すると
いう問題を有していた。
Problems to be Solved by the Invention However, in the above configuration, multiple ICs for driving the beam flow control electrodes are used, so if the response characteristics of the individual ICs vary, the brightness will also vary and the image quality will deteriorate. I had a problem.

本発明は上記課題を解決するもので、ビーム流制御電極
駆動用ICの個々の応答特性がばらついても、画質の劣
下のない画像表示装置を提供することを目的とするもの
である。
The present invention has been made to solve the above problems, and it is an object of the present invention to provide an image display device in which image quality does not deteriorate even if the individual response characteristics of the beam flow control electrode driving ICs vary.

課題を解決するための手段 上記課題を解決するために本発明の画像表示装置は、ビ
ーム流制御信号発生回路からの信号が入力され、これを
増幅するビーム流制御電極駆動用ICの応答特性を個々
に調整できるように、ICのVcc端子と電源との間に
可変抵抗を介したものである。
Means for Solving the Problems In order to solve the above problems, the image display device of the present invention has a response characteristic of a beam flow control electrode driving IC that receives a signal from a beam flow control signal generation circuit and amplifies the signal. A variable resistor is connected between the Vcc terminal of the IC and the power supply so that each voltage can be adjusted individually.

作用 上記した構成によって、ビーム流制御電極駆動用ICの
個々の応答特性を可変抵抗を調整して揃えることで応答
特性のばらつきを無くして、これにより輝度のばらつき
も無くして、画質の劣下をなくすようにする。
Effect: With the above-described configuration, by adjusting the variable resistor to align the individual response characteristics of the IC for driving the beam flow control electrode, variations in the response characteristics can be eliminated, and thereby variations in brightness can also be eliminated, thereby preventing deterioration in image quality. Try to eliminate it.

実施例 以下本発明の一実施例の画像表示装置について、図面を
参照しながら説明する。
Embodiment Hereinafter, an image display device according to an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例における画像表示装置のビー
ム流制御電極の駆動回路の要部を示すブロック図である
。第1図において、61a〜61bは複数のビーム流制
御電極駆動用IC162a、62b〜62cは上記IC
を構成するパルスアンプで、ビーム流制御信号発生回路
(図示しないが、第4図のパルス幅変調(PWN)回路
37−1〜37−nに相当する)からの信号を入力し、
増幅した後出力する。
FIG. 1 is a block diagram showing a main part of a drive circuit for a beam flow control electrode of an image display device according to an embodiment of the present invention. In FIG. 1, 61a to 61b are a plurality of beam flow control electrode driving ICs 162a, and 62b to 62c are the above ICs.
A signal from a beam flow control signal generation circuit (not shown, but corresponding to the pulse width modulation (PWN) circuits 37-1 to 37-n in FIG. 4) is inputted to the pulse amplifier constituting the
Output after amplification.

63a〜63bはそれぞれI C61a 〜61 bの
応答特性を調整するための可変抵抗としての半固定抵抗
で、I C61a −61bのVcc端子と電源VBの
間に介装されている。
63a to 63b are semi-fixed resistors as variable resistors for adjusting the response characteristics of the ICs 61a to 61b, respectively, and are interposed between the Vcc terminals of the ICs 61a to 61b and the power supply VB.

このように構成された画像表示装置について、以下第1
図を用いてその作用を説明する。ビーム流制御信号発生
回路からのビーム流制御信号は工C61a〜61bに入
力され、増幅された後、第2図のビーム流制御電極5の
それぞれの導電板15−1〜15−nに印加される。I
C61a〜61bはパルスアンプ62a−62cからな
るので、I C61a 〜61 bのvCC端子と電源
VB間に直列に半固定抵抗63a〜63bを挿入すると
、信号の立ち上がり時の急激な電流増加によって、IC
61a〜61bのVcc端子の電位が下がるため、立ち
上がり時間が半固定抵抗63a〜63bがないときより
も遅くなる。そこで、上記半固定抵抗63a〜63bの
抵抗値を変化させることで、応答特性を調整することが
でき、IC間の応答特性のばらつきをなくすことができ
る。
Regarding the image display device configured in this way, the following describes the first
The effect will be explained using diagrams. The beam flow control signal from the beam flow control signal generation circuit is input to the circuits C61a to 61b, amplified, and then applied to each of the conductive plates 15-1 to 15-n of the beam flow control electrode 5 in FIG. Ru. I
C61a to 61b consist of pulse amplifiers 62a to 62c, so if semi-fixed resistors 63a to 63b are inserted in series between the vCC terminal of IC61a to 61b and the power supply VB, a sudden increase in current at the rise of the signal will cause the IC to
Since the potential of the Vcc terminals of the resistors 61a to 61b decreases, the rise time becomes slower than when the semi-fixed resistors 63a to 63b are not provided. Therefore, by changing the resistance values of the semi-fixed resistors 63a to 63b, the response characteristics can be adjusted, and variations in response characteristics between ICs can be eliminated.

以上のように本実施例によれば、ビーム流制御電極駆動
用ICのV c c端子と電源Vn間に半固定抵抗を挿
入することでそれぞれの応答特性を調整でき、ビーム流
制御電極駆動用IC間の応答特性のばらつきによる画面
上の輝度のばらつきをなくすことができる。
As described above, according to this embodiment, by inserting a semi-fixed resistor between the Vcc terminal of the beam flow control electrode driving IC and the power supply Vn, the response characteristics of each can be adjusted. It is possible to eliminate variations in brightness on the screen due to variations in response characteristics between ICs.

発明の効果 以上のように本発明によれば、ビーム流制御電極駆動用
ICの■Cc端子と電源間に半固定抵抗を挿入すること
で応答特性を調整でき、IC間の応答特性のばらつきに
よる画面上の輝度バラツキをなくすことができ、画質の
向上が得られる。
Effects of the Invention As described above, according to the present invention, the response characteristics can be adjusted by inserting a semi-fixed resistor between the IC for driving the beam current control electrode and the Cc terminal and the power supply. It is possible to eliminate variations in brightness on the screen, resulting in improved image quality.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における画像表示装置のビー
ム流制御電極駆動回路の要部ブロック図、第2図は本発
明が適用される画像表示装置の基本電極構成を示す分解
斜視図、第3図は同面像表示装置のスクリーン上の拡大
正面図、第4図(a)(b)は同画像表示装置の駆動回
路の基本構成を示すブロック図および波形図、第5図は
垂直偏向駆動の動作説明のための波形図、第6図(a)
 (b)は線陰極駆動回路の動作説明のための波形図、
第7図(a)〜(c)は各駆動信号の波形図、第8図は
水平偏向駆動回路の動作説明のための波形図である。 1・・・背面電極、2,2a〜2o・・・線陰極、4・
・・垂直偏向電極、5・・・ビーム流制御電極、7・・
・水平偏向電極、9・・・スクリーン、37−1〜37
−n・・・PWN回路(ビーム流制御発生回路)、61
a〜61b・・・ビーム流制御電極駆動用IC563a
〜63b・・・半固定抵抗(可変抵抗)。 代理人   森  本  義  弘 第1 図 薗〜63b−’#曲餓(味k) 眸
FIG. 1 is a block diagram of a main part of a beam flow control electrode drive circuit of an image display device according to an embodiment of the present invention, and FIG. 2 is an exploded perspective view showing the basic electrode configuration of an image display device to which the present invention is applied. Fig. 3 is an enlarged front view of the screen of the same plane image display device, Fig. 4 (a) and (b) are block diagrams and waveform diagrams showing the basic configuration of the drive circuit of the same image display device, and Fig. 5 is a vertical view. Waveform diagram for explaining the operation of deflection drive, Fig. 6(a)
(b) is a waveform diagram for explaining the operation of the line cathode drive circuit;
7(a) to 7(c) are waveform diagrams of each drive signal, and FIG. 8 is a waveform diagram for explaining the operation of the horizontal deflection drive circuit. 1... Back electrode, 2, 2a to 2o... Line cathode, 4.
...Vertical deflection electrode, 5... Beam flow control electrode, 7...
・Horizontal deflection electrode, 9... Screen, 37-1 to 37
-n...PWN circuit (beam flow control generation circuit), 61
a~61b...Beam flow control electrode driving IC563a
~63b... Semi-fixed resistance (variable resistance). Agent Yoshihiro Morimoto 1st Zuzono~63b-'#Kokugaku (Ajik) Eyes

Claims (1)

【特許請求の範囲】[Claims] 1、電子ビームが照射されることにより発光する蛍光体
が塗布されたスクリーンと、上記スクリーン上の画面を
垂直方向に複数に区分した各垂直区分毎に電子ビームを
発生する線陰極と、上記線陰極で発生された電子ビーム
を、水平方向に区分した各水平区分毎に分離して上記ス
クリーンに照射する分離手段と、上記電子ビームを上記
スクリーンに至るまでの間で垂直方向および水平方向に
複数段階に偏向する偏向電極と、上記水平区分毎に分離
された電子ビームを上記スクリーンに照射する量を制御
して上記スクリーンの画面上の各絵素の発光量を制御す
るビーム流制御電極とを有し、上記ビーム流制御電極を
駆動する信号を発生する回路の出力信号が入力されるビ
ーム流制御電極駆動用の複数のICを備え、上記ビーム
流制御電極駆動用ICのVcc端子と電源の間に個々の
応答特性を調整するための可変抵抗を介装した画像表示
装置。
1. A screen coated with a phosphor that emits light when irradiated with an electron beam, a line cathode that generates an electron beam in each vertical section of the screen on which the screen is vertically divided, and a line cathode that generates an electron beam in each vertical section; separation means for separating the electron beam generated at the cathode into each horizontal section and irradiating the screen to the screen; a deflection electrode that deflects in stages; and a beam flow control electrode that controls the amount of emitted light from each pixel on the screen by controlling the amount of electron beams separated for each horizontal section irradiated onto the screen. and a plurality of ICs for driving the beam flow control electrode, into which output signals from a circuit that generates signals for driving the beam flow control electrode are input, and a Vcc terminal of the IC for driving the beam flow control electrode is connected to a power supply. An image display device with variable resistors interposed between them to adjust individual response characteristics.
JP27025188A 1988-10-25 1988-10-25 Image display device Expired - Lifetime JP2679827B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27025188A JP2679827B2 (en) 1988-10-25 1988-10-25 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27025188A JP2679827B2 (en) 1988-10-25 1988-10-25 Image display device

Publications (2)

Publication Number Publication Date
JPH02116275A true JPH02116275A (en) 1990-04-27
JP2679827B2 JP2679827B2 (en) 1997-11-19

Family

ID=17483646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27025188A Expired - Lifetime JP2679827B2 (en) 1988-10-25 1988-10-25 Image display device

Country Status (1)

Country Link
JP (1) JP2679827B2 (en)

Also Published As

Publication number Publication date
JP2679827B2 (en) 1997-11-19

Similar Documents

Publication Publication Date Title
JPH02116275A (en) Picture display device
JPS61264876A (en) Picture display device
JPH0520033B2 (en)
JPS6190582A (en) Picture display device
JPS61114446A (en) Image display device
JPS61242490A (en) Image display device
JPS62186677A (en) Picture display device
JPS6238086A (en) Picture display device
JPH02181588A (en) Picture display device
JPS613580A (en) Picture display device
JPH0410277B2 (en)
JPS6190580A (en) Picture display device
JPS61242488A (en) Image display device
JPH01143571A (en) Picture display device
JPS6188674A (en) Picture display device
JPS6190578A (en) Picture display device
JPS61242485A (en) Image display device
JPS60191570A (en) Picture display device
JPS6115195A (en) Driving of image display unit
JPS61242489A (en) Image display device
JPS6188672A (en) Picture display device
JPS6188675A (en) Picture display device
JPS61114447A (en) Image display device
JPS61114668A (en) Image display device
JPS61114667A (en) Image display device