JPH02114337A - Dual computer system - Google Patents
Dual computer systemInfo
- Publication number
- JPH02114337A JPH02114337A JP63267053A JP26705388A JPH02114337A JP H02114337 A JPH02114337 A JP H02114337A JP 63267053 A JP63267053 A JP 63267053A JP 26705388 A JP26705388 A JP 26705388A JP H02114337 A JPH02114337 A JP H02114337A
- Authority
- JP
- Japan
- Prior art keywords
- checksum value
- check sum
- program
- values
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 14
- 230000006854 communication Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000004891 communication Methods 0.000 claims abstract description 9
- 238000012795 verification Methods 0.000 description 8
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Abstract
Description
この発明は、2重系のプログラム内容を照合しながら各
計算機システム間のデータトラッキングを制御する2重
化計算機システムに関する。The present invention relates to a duplex computer system that controls data tracking between computer systems while checking the program contents of the duplex system.
第3図は従来の2重化計算機システムを示すブロック接
続図であり、図において、lは各計算機システムA、B
に設けた演算装置、2はランダムアクセスメモリ(以下
、RAMという)、3はリードオンリメモリ(以下、R
OMという)4は計算機システムA、 Bの2重系通信
装置、5はROM3の内容のチェックサム値を格納する
チェックサム値格納エリア、6は警報表示装置、7はチ
ェックサム値を調べて、ROM3の内容が正常か否かを
チェックするチェックサムチェックプログラム、8は2
ffl系通信プログラムである。
次に動作について説明する。まず、ROM3のチェック
サム値格納エリア5には、予め計算されたROM3の内
容のチェックサム値が格納されており、チェックサムチ
ェックプログラム7は、ROM3の内容をすべて加算し
た結果と、上記の予め計算されたチェックサム値とを照
合することによって、ROM3の内容が正常が否か、す
なわち破壊されているか否かをチェックする。また、2
重系通信プログラム8は2重系通信装置4を用いて、プ
ロセス制御データの2ffi化した計算機システム間の
データトラッキングを行い、2重系切換時におけるプロ
セスじよう乱の発生を防止する。FIG. 3 is a block connection diagram showing a conventional redundant computer system. In the figure, l represents each computer system A, B.
2 is a random access memory (hereinafter referred to as RAM), and 3 is a read-only memory (hereinafter referred to as R).
(referred to as OM) 4 is a dual system communication device for computer systems A and B, 5 is a checksum value storage area for storing the checksum value of the contents of ROM 3, 6 is an alarm display device, and 7 is a checksum value storage area for checking the checksum value. Checksum check program that checks whether the contents of ROM3 are normal or not, 8 is 2
This is an ffl-based communication program. Next, the operation will be explained. First, the checksum value storage area 5 of the ROM3 stores a pre-calculated checksum value of the contents of the ROM3, and the checksum check program 7 calculates the result of adding up all the contents of the ROM3 and the above-mentioned pre-calculated checksum value. By comparing the calculated checksum value, it is checked whether the contents of the ROM 3 are normal or not, that is, whether or not they have been destroyed. Also, 2
The duplex communication program 8 uses the duplex communication device 4 to perform data tracking between computer systems in which process control data is converted into 2FFI, and prevents process disturbance from occurring when switching the duplex system.
従来の2重化計算機システムは以上のように構成されて
いるので、各計算機システムA、Bに異なるROM3を
実装した場合のチェック手段が無いばかりか、各計算機
システムA、B間のデータトラッキングを行って2重系
切換発生時のプロセスしよう乱発生を防止する場合にも
、トラッキングデータの不整合により逆にプロセスしよ
う乱を惹き起こすなどの問題点があった。
尚、近似技術として特開昭56−68843号公報に記
載されたものがある。
この発明は上記のような問題点を解消するためになされ
たもので、2重系の計算機システム間のROM内容の不
一致を検出し、この不一致時に各計算機システム間のデ
ータトラッキングを停止することによって、プロセスし
よう乱の発生を防止することができる2重化計算機シス
テムを得ることを目的とする。Since the conventional redundant computer system is configured as described above, not only is there no way to check when different ROMs 3 are installed in each computer system A and B, but also there is no way to check the data tracking between each computer system A and B. Even when this method is used to prevent process disturbances from occurring when dual system switching occurs, there is a problem in that tracking data mismatch may conversely cause process disturbances. Incidentally, as an approximation technique, there is one described in Japanese Patent Laid-Open No. 56-68843. This invention was made to solve the above-mentioned problems by detecting discrepancies in ROM contents between dual computer systems and stopping data tracking between each computer system when this discrepancy occurs. The object of the present invention is to obtain a redundant computer system that can prevent process disturbances from occurring.
この発明に係る2重化計算機システムは、2重系の各計
算機システムのリードオンリメモリにチェックサム値照
合プログラムを設け、これにより上記2重系の各チェッ
クサム値を照合して、不一致時にランダムアクセスメモ
リにチェックサム値照合結果フラグを立て、データトラ
ッキングを停止させるようにしたものである。The duplex computer system according to the present invention is provided with a checksum value verification program in the read-only memory of each computer system in the duplex system, thereby collating each checksum value in the duplex system, and randomizing when there is a mismatch. A checksum value verification result flag is set in the access memory to stop data tracking.
この発明におけるチェックサム値照合プログラムは2重
系の各計算機システムのチェックサム値の一致、不一致
を検出し、不一致時に各計算機システム間のデータトラ
ッキングを停止させて、プロセスしよう乱の発生を未然
に防止するように作用する。The checksum value matching program in this invention detects whether or not the checksum values of each computer system in the dual system match, and when there is a mismatch, stops data tracking between the computer systems to prevent process disturbances from occurring. Acts to prevent.
以下、この発明の一実施例を図について説明する。
第1図において、9は2重系のチェックサム値を2重系
通信装置を用いて照合するチェックサム(1α照合プロ
グラムで、ROM3に設けられている。
また、IOはRAM2に設けられたチェックサム値照合
結果フラグである。
次に動作を第2図のフローチャートを参照しながら説明
する。まず、ROM3のチェックサム値格納エリア5に
は、予め計算されたチェックサム値が格納されている。
このチェックサム値は、ROM焼き時点で予め算出して
おいて、ROMa上に焼き込んでおくか、あるいはRO
M3の内容をイニシャル時にチェックサムチェックプロ
グラム7により算出して、RAM2上に生成される。ま
た、チェックサム値照合プログラムは2重系の各チェッ
クサム値をまず検出しくステップ5TI)、2重系通信
装置4を用いて照合しくステップ5T2)、この照合の
結果、各チェックサム値が不一致の時は警報表示装置6
に警報表示すると共に(ステップ5T3) 、RAM2
にチェックサム値照合結果フラグlOとして不一致フラ
グを立てる(ステップ5T4)、これにより、2重系通
信プログラム8は、チェックサム値照合結果が不一致の
時には、各計算機システムA、B間のデータトラッキン
グを停止し、各系間の通信を停止する(ステップ5T5
)。
一方、ROM3の全エリアを複数エリアに分割し、この
分割した個々のエリア毎のチェックサム値をチェックサ
ム値格納エリア5に登録すれば、チェックサム値照合プ
ログラム9にて個々のエリア毎にチェックサム照合し、
チェックサム値照合結果フラグlOを個々の上記エリア
毎に設定することによって、2fi系通信プログラム8
により個々のエリア毎にデータトラッキングの特定エリ
アを実行/停止させることができ、これにより、特定プ
ログラムの不一致時に、そのプログラムが関連するデー
タトラッキングのみを実行/停止させることができる。
なお、上記実施例では記憶装置としてROM3やRAM
2を用いたものを示したが、磁気ディスク、磁気テープ
、磁気バルブメモリあるいはフロッピディスク等を用い
てもよい。
また、上記実施例ではROMa上に各種プログラムを設
けた場合について説明したが、RAM2上にプログラム
を設けてもよく、上記実施例と同様の効果を奏する。An embodiment of the present invention will be described below with reference to the drawings. In Figure 1, 9 is a checksum (1α verification program) that verifies the double system checksum value using a dual system communication device, and is provided in ROM3. This is a sum value verification result flag.Next, the operation will be explained with reference to the flowchart in Fig. 2.First, the checksum value storage area 5 of the ROM 3 stores a checksum value calculated in advance. This checksum value can be calculated in advance at the time of burning the ROM and burned into the ROMa, or
The contents of M3 are calculated by the checksum check program 7 at the initial time and generated on the RAM 2. In addition, the checksum value verification program first detects each checksum value of the duplex system (Step 5TI), and verifies it using the dual system communication device 4 (Step 5T2). As a result of this verification, each checksum value does not match. When , alarm display device 6
(Step 5T3) and RAM2
sets a discrepancy flag as the checksum value verification result flag lO (step 5T4), whereby the duplex communication program 8 performs data tracking between each computer system A and B when the checksum value verification result does not match. and stop communication between each system (step 5T5
). On the other hand, if the entire area of ROM 3 is divided into multiple areas and the checksum value for each divided area is registered in the checksum value storage area 5, the checksum value verification program 9 will check each area. Sam match,
By setting the checksum value verification result flag lO for each of the above areas, the 2fi system communication program 8
Accordingly, it is possible to execute/stop a specific area of data tracking for each area, and thereby, when a specific program does not match, it is possible to execute/stop only the data tracking related to that program. Note that in the above embodiment, ROM3 and RAM are used as storage devices.
2 is shown, however, a magnetic disk, magnetic tape, magnetic valve memory, floppy disk, etc. may also be used. Further, in the above embodiment, a case has been described in which various programs are provided on the ROMa, but the programs may be provided on the RAM 2, and the same effects as in the above embodiment can be obtained.
以上のように、この発明によれば2重系の各チェックサ
ム値をROMに設けたチェックサム値照合プログラムに
よて照合し、不一致のときRAMにチェックサム値照合
結果フラグを立て、計算機システム間にデータトラッキ
ングを停止させるように構成したので、上記計算機シス
テムに異なるROMを実装したことをチェックすること
ができるとともに、2重系切換時における不要なプロセ
スじよう乱の発生を防止できるものが得られる効果があ
る。As described above, according to the present invention, each checksum value of the double system is verified by a checksum value verification program provided in the ROM, and when there is a discrepancy, a checksum value verification result flag is set in the RAM, and the computer system Since the configuration is configured to stop data tracking in between, it is possible to check whether a different ROM is installed in the computer system, and to prevent unnecessary process disturbances when switching between dual systems. There are benefits to be gained.
第1図はこの発明の実施例による2重化計算機システム
を示すブロック接続図、第2図はこの発明におけるプロ
セスじよう乱発生防止処理の手順を示すフローチャート
、第3図は従来の2重化計算機システムを示すブロック
接続図である。
1は演算装置、2はランダムアクセスメモリ(RAM)
、3はリードオンリメモリ(ROM)、4は2重系通
信装置、5はチェックサム値格納エリア、7はチェック
サムチェックプログラム、8は2重系通信プログラム、
9はチェックサム値照合プログラム、10はチェックサ
ム値照合結果フラグ。
なお、図中、同一符号は同一、又は相当部分を示す。
第1図
10 :%−t’)%イIIL9j%i 陀%−) ”
77−1、事件の表示
特願昭
63−267053号
2、発明の名称
2重化計算機システム
3、補正をする者
代表者
6、補正の内容
(1)明細書の第6頁第2行に「チェックサム値をまず
検出し」とあるのを「チェックサム値をまず算出し」と
補正する。
(2)明細書の第7頁第16行に「プログラムによて」
とあるのを「プログラムによって」と補正する。
(3)第2図を別紙の通り補正する。
7、添付書類の目録
補正後の第2図を記載した書面 l 連凧 上Fig. 1 is a block connection diagram showing a redundant computer system according to an embodiment of the present invention, Fig. 2 is a flowchart showing the procedure for process disturbance prevention processing in this invention, and Fig. 3 is a conventional duplex computer system. It is a block connection diagram showing a computer system. 1 is a calculation unit, 2 is random access memory (RAM)
, 3 is a read-only memory (ROM), 4 is a duplex communication device, 5 is a checksum value storage area, 7 is a checksum check program, 8 is a duplex communication program,
9 is a checksum value verification program, and 10 is a checksum value verification result flag. In addition, in the figures, the same reference numerals indicate the same or equivalent parts. Figure 1 10:%-t')%iiIIL9j%i陀%-)”
77-1, Indication of the case, Patent Application No. 63-267053, 2, Name of the invention Duplicate computer system 3, Representative 6 of the person making the amendment, Contents of the amendment (1) In the second line of page 6 of the specification The phrase "first detect the checksum value" should be corrected to "first calculate the checksum value". (2) "By program" on page 7, line 16 of the specification
Correct the statement to "by program." (3) Correct Figure 2 as shown in the attached sheet. 7. Document containing Figure 2 after the revised catalog of attached documents l Continuous kite top
Claims (1)
ム値を格納するチェックサム値格納エリアと、上記リー
ドオンリメモリの内容を全て加算した加算結果と上記チ
ェックサム値とを照合して、そのリードオンリメモリの
内容をチェックするためのチェックサムチェックプログ
ラムと、上記リードオンリメモリに設けられ、2重系通
信装置を用いて2重系の計算機システム間のデータトラ
ッキングを行うための2重系通信プログラムと、上記各
計算機システムのデータ処理をする演算装置とを備えた
2重化計算機システムにおいて、上記2重系の各計算機
システムの上記リードオンリメモリに、上記2重系の各
チェックサム値を照合し、不一致のとき、上記デ ータトラッキングを停止させるチェックサム値照合プロ
グラムを設けたことを特徴とする2重化計算機システム
。[Claims] A checksum value storage area that stores a pre-calculated checksum value of the contents of the read-only memory is compared with the result of adding all the contents of the read-only memory and the checksum value. a checksum check program for checking the contents of the read-only memory; and a checksum check program provided in the read-only memory for performing data tracking between dual computer systems using a dual system communication device. In a redundant computer system comprising a redundant communication program and an arithmetic unit that processes data of each of the computer systems, each check of the redundant system is stored in the read-only memory of each of the redundant computer systems. A redundant computer system comprising a checksum value verification program that verifies sum values and stops the data tracking when there is a discrepancy.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63267053A JPH0792766B2 (en) | 1988-10-25 | 1988-10-25 | Duplication computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63267053A JPH0792766B2 (en) | 1988-10-25 | 1988-10-25 | Duplication computer system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02114337A true JPH02114337A (en) | 1990-04-26 |
JPH0792766B2 JPH0792766B2 (en) | 1995-10-09 |
Family
ID=17439386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63267053A Expired - Fee Related JPH0792766B2 (en) | 1988-10-25 | 1988-10-25 | Duplication computer system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0792766B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010218370A (en) * | 2009-03-18 | 2010-09-30 | Nec Corp | Fault tolerant system |
JP6083480B1 (en) * | 2016-02-18 | 2017-02-22 | 日本電気株式会社 | Monitoring device, fault tolerant system and method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63236137A (en) * | 1987-03-24 | 1988-10-03 | Toyota Motor Corp | Duplex computer |
-
1988
- 1988-10-25 JP JP63267053A patent/JPH0792766B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63236137A (en) * | 1987-03-24 | 1988-10-03 | Toyota Motor Corp | Duplex computer |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010218370A (en) * | 2009-03-18 | 2010-09-30 | Nec Corp | Fault tolerant system |
JP6083480B1 (en) * | 2016-02-18 | 2017-02-22 | 日本電気株式会社 | Monitoring device, fault tolerant system and method |
US10360115B2 (en) | 2016-02-18 | 2019-07-23 | Nec Corporation | Monitoring device, fault-tolerant system, and control method |
Also Published As
Publication number | Publication date |
---|---|
JPH0792766B2 (en) | 1995-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007257023A (en) | Server multiplying system and server multiplying method | |
JPH02114337A (en) | Dual computer system | |
JPH0397030A (en) | Program correcting system | |
JPH0895868A (en) | Method for judging abnormality of backup data and method for processing abnormality at abnormality time | |
JP2835262B2 (en) | Image processing system | |
JP6875533B2 (en) | Analog controller and analog control system | |
JPS59216250A (en) | Control method of general-purpose pc peripheral device | |
JPH06222815A (en) | Programmable controller | |
JPS5812062A (en) | Output device for parallel electronic computer system | |
JP2565523Y2 (en) | Distributed control system | |
JPS6340437A (en) | Remedy system for invalid holding of terminal equipment | |
JPS63211943A (en) | Method for setting information | |
JP2022120509A (en) | Vessel monitoring system and vessel monitoring device | |
JP2000047724A (en) | Monitor and control unit | |
JPS60148248A (en) | Data transmission equipment | |
JPS60151706A (en) | Redundant controller | |
JPS5868149A (en) | Input and output interface controller | |
Chaid | Perturbation bounds for robust stability of linear time-invariant systems using Lagrange multiplier method | |
JPS6156540B2 (en) | ||
JPS588356A (en) | Microprogram controller | |
JPH04195235A (en) | Read-only memory circuit | |
JPH02247730A (en) | Program correcting history control system | |
JPH0481056A (en) | System for detecting network environment definition error | |
JPH02165333A (en) | Method for managing program correction history | |
JPS62100848A (en) | Signal processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |