JPH02112261A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH02112261A
JPH02112261A JP63265462A JP26546288A JPH02112261A JP H02112261 A JPH02112261 A JP H02112261A JP 63265462 A JP63265462 A JP 63265462A JP 26546288 A JP26546288 A JP 26546288A JP H02112261 A JPH02112261 A JP H02112261A
Authority
JP
Japan
Prior art keywords
auxiliary circuit
function block
test auxiliary
test
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63265462A
Other languages
Japanese (ja)
Inventor
Yasumasa Nishimura
西村 安正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63265462A priority Critical patent/JPH02112261A/en
Publication of JPH02112261A publication Critical patent/JPH02112261A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE:To improve the characteristics of the device resistant to power supply noise to an IC by reducing bad affection to electric performance of a function block inspected and resisting an increase of the number of pins disposed in the IC by providing a fuse at a joint between an internal test auxiliary circuit and another section for functioning the test circuit. CONSTITUTION:A function block 2 to be inspected in its electrical performance is connected to a test auxiliary circuit 2 through a fuse 4 at an output point 5 thereof. The function block 2 is inspected in the electrical performance by the test auxiliary circuit 5 on the basis of an output on the output point 5 of the function block 2. After the inspection is completed, the fuse 4 is fused by a laser beam, etc., electrically disconnect the function block 2 from the test auxiliary circuit 3. Hereby, an influence of capacitive load of the test auxiliary circuit 3 onto the function block 2 is reduced to improve the electrical performance of the function block 2. For example with the function block 2 being a RAM, the leading and trailing edges of an output waveform from the same are increased, thereby shortening the access time upon using the RAM.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体集積回路装置(Ic)に関し、特に、
IC動作時のICの電気的性能向上に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a semiconductor integrated circuit device (Ic), and in particular,
This invention relates to improving the electrical performance of an IC during IC operation.

[従来の技術] 半導体集積回路装置(IC)は、その内部にある機能ブ
ロックが本来実現したい機能を実現できているかどうか
やその電気性能を検査するために、テスト補助回路と呼
ばれるものをその内部に含んでいる。
[Prior Art] Semiconductor integrated circuit devices (ICs) have a so-called test auxiliary circuit installed inside them in order to test whether the internal functional blocks are able to realize the intended functions and to test their electrical performance. Contains.

第4図はICチップ内の機能ブロックのメモリのアクセ
スタイム等のような電気性能を検査する場合の、ICチ
ップ内のテスト補助回路と検査されるべき機能ブロック
の接続の様子を示す図である。図において、ICチップ
1内に埋込まれた機能ブロック2はテスト補助回路3と
機能ブロック2の出力点5で接続されている。機能ブロ
ック2の電気性能は、テスト補助回路3を用い機能ブロ
ック2の出力点5からの出力により検査される。
FIG. 4 is a diagram showing how the test auxiliary circuit in the IC chip and the functional block to be tested are connected when testing electrical performance such as memory access time of the functional block in the IC chip. . In the figure, a functional block 2 embedded in an IC chip 1 is connected to a test auxiliary circuit 3 at an output point 5 of the functional block 2. The electrical performance of the functional block 2 is tested by the output from the output point 5 of the functional block 2 using the test auxiliary circuit 3.

第5図はICチップ内の機能ブロックが本来実現したい
機能を実現しているかどうかを検査する場合の検査にか
かわる部分を示した図である。図において、ICチップ
6内の機能ブロック7が本来実現したい機能を実現して
いるかどうかの検査は、電源パッド10に所定の電圧(
たとえば5V)を印加しGNDパッド14を接地した後
、外部信号ペッド9にりえられる制御信号によ−)でテ
スト補助回路7を制御することによって行なわれる。
FIG. 5 is a diagram illustrating the parts involved in testing to determine whether or not the functional blocks within the IC chip are achieving the originally desired functions. In the figure, the test to determine whether the functional block 7 in the IC chip 6 is achieving the desired function is to apply a predetermined voltage to the power supply pad 10 (
For example, after applying 5V) and grounding the GND pad 14, the test auxiliary circuit 7 is controlled by a control signal sent to the external signal pad 9.

[発明が解決しようとする課題] 第4図に示すような構成を持つICでは、機能ブロック
2の検査終了後も不要となったテスト補助回路3が機能
ブロック2に接続されているため、その容量負荷により
IC内の本来実現したい機能ブロック2のパルス駆動能
力等の電気特性が阻害される問題があった。
[Problems to be Solved by the Invention] In the IC having the configuration as shown in FIG. There is a problem in that the electrical characteristics such as the pulse drive capability of the functional block 2, which is originally desired to be realized in the IC, are inhibited by the capacitive load.

第5図に示すような構成を持つICでは、機能ブロック
7の検査終了後も不要となったテスト補助回路8と外部
信号用パッド9が接続されている。
In the IC having the configuration shown in FIG. 5, the external signal pad 9 is connected to the test auxiliary circuit 8 which is no longer needed even after the test of the functional block 7 is completed.

したがって、検査終了後もテスト補助回路と外部信号用
パッドとの間にテスト補助回路用信号ピンが存在したま
まであり、IC内のピン数は増加したままとなる。一方
、IC動作時の耐電源ノイズ特性を改善しようとすると
電源ピン数を増加させる必要があったので、IC内のピ
ン数はさらに増加することになった。ところが、ICピ
ン数の増加はICの実装密度の向上の阻害につながり、
好ましくないという問題があった。
Therefore, even after the test is completed, the test auxiliary circuit signal pins remain between the test auxiliary circuit and the external signal pad, and the number of pins within the IC continues to increase. On the other hand, in order to improve the power supply noise resistance characteristics during IC operation, it was necessary to increase the number of power supply pins, which resulted in a further increase in the number of pins within the IC. However, the increase in the number of IC pins hinders the improvement of IC packaging density.
There was a problem that I didn't like it.

本発明の目的は、上記のような問題点を解消し、ICが
本来実現したい機能ブロックの電気特性の向上を達成し
たICおよび、IC内のビン数の増加を抑えながらIC
への耐電源ノ・rズ特性を向上させICへの給電系を強
化できるICをfJ 倶することである。
The purpose of the present invention is to solve the above-mentioned problems and to provide an IC that achieves the improvement in the electrical characteristics of the functional blocks that the IC originally desires to realize, and an IC that can suppress the increase in the number of bins in the IC.
The goal is to develop an IC that can improve the power supply resistance characteristics of the fJ and strengthen the power supply system to the IC.

[課題を解決するための手段] 上記のような]二l的を解決するため、本発明に係るI
Cはその内部のテスト補助回路と前記テスト補助回路を
機能させる他の部分との接続部分にヒユーズを用いたも
のである。すなわち、所要のテスト終了後、ヒユーズを
何らかの手段で切断することによって、Ic内部でテス
ト補助回路を、ヒユーズを介して接続された前記テスト
補助回路を機能させる他の部分と電気的に切り離すこと
ができるようにしたものである。
[Means for Solving the Problems] In order to solve the two problems as described above, the I
C uses a fuse in the connection between the internal test auxiliary circuit and other parts that make the test auxiliary circuit function. That is, after the required test is completed, by cutting the fuse by some means, it is possible to electrically disconnect the test auxiliary circuit inside the IC from other parts connected via the fuse that make the test auxiliary circuit function. It has been made possible.

〔作用コ 上記のように構成されたICでは、ヒユーズをテスト補
助回路とそれによって検査されるべき機能ブロックとの
間に用いることによって、検査終了後の不要となったテ
スト補助回路を機能ブロックから電気的に切り離すこと
ができる。したかって、従来のICのように、ICが本
来実現したい機能部分の電気性能がテスト補助回路の容
量負6:jによって悪くなることはなく、Icが本来実
現したい機能部分の電気性能は向上される。
[Operation] In the IC configured as described above, by using a fuse between the test auxiliary circuit and the functional block to be tested by it, the test auxiliary circuit that is no longer needed after the test is completed can be removed from the functional block. Can be electrically disconnected. Therefore, unlike conventional ICs, the electrical performance of the functional parts that the IC originally wants to achieve does not deteriorate due to the negative 6:j capacitance of the test auxiliary circuit, and the electrical performance of the functional parts that the IC originally wants to achieve is improved. Ru.

また、tC内の電源パッドとGNDパッドに所定の電圧
を印加して機能ブロックの検査をする場合、テスト補助
回路とそれを制御するための外部信号パッドとの間にヒ
ユーズを用いることによって、検査終了後の不要となっ
た外部信号パッドをテスト補助回路から切り離すことが
できる。したかって、電源パッドまたはGNDパッドと
、外部信号パッドとの間に適当な回路が用意されていれ
ば、外部信号パッドのテスト補助回路用信号ピンは電源
電圧またはGND電圧に等しい電圧にされることかでき
る。これは、IC内のビン数を増加させず、電源ビンま
たはGNDピンを増加させたことを意味し、結果として
電源またはGNDの低インピーダンス化につながりIC
への給電系を強化したことになる。
In addition, when testing a functional block by applying a predetermined voltage to the power supply pad and GND pad during tC, the test can be performed by using a fuse between the test auxiliary circuit and the external signal pad for controlling it. External signal pads that are no longer needed after testing can be separated from the test auxiliary circuit. Therefore, if an appropriate circuit is prepared between the power supply pad or GND pad and the external signal pad, the test auxiliary circuit signal pin of the external signal pad can be set to a voltage equal to the power supply voltage or GND voltage. I can do it. This means that the number of power supply bins or GND pins has been increased without increasing the number of bins in the IC, which results in lower impedance of the power supply or GND, and the IC
This means that the power supply system has been strengthened.

〔実施例] 第1図は本発明の一実施例のICチップ内の機能ブロッ
クとテスト補助回路の接続の様子を示した図である。図
において、その電気性能を検査されるべき機能ブロック
2は、ヒユーズ4を介してその出力点5でテスト補助回
路2と接続されている。機能ブロック2は、従来の技術
と同様に、テスト補助回路3を用いて機能ブロック2の
出力点5の出力により、その電気性能を検査される。検
査終了後、ヒユーズ4をレーザビーム等で溶断し機能ブ
ロック2をテスト補助回路3から電気的に切り離す。そ
の結果、機能ブロック2へのテスト補助回路3の容量負
荷による影響が低減され、機能ブロック2の電気性能が
向上される。たとえば、機能ブロック2がRAMの場合
、その出力波形の立上がり、立下がりが早くなりRAM
使用時のアクセスタイムが早くなる。
[Embodiment] FIG. 1 is a diagram showing the connection between functional blocks in an IC chip and a test auxiliary circuit according to an embodiment of the present invention. In the figure, a functional block 2 whose electrical performance is to be tested is connected via a fuse 4 at its output point 5 to a test auxiliary circuit 2 . The electrical performance of the functional block 2 is tested by the output of the output point 5 of the functional block 2 using the test auxiliary circuit 3, as in the prior art. After the test is completed, the fuse 4 is fused with a laser beam or the like to electrically disconnect the functional block 2 from the test auxiliary circuit 3. As a result, the influence of the capacitive load of the test auxiliary circuit 3 on the functional block 2 is reduced, and the electrical performance of the functional block 2 is improved. For example, if the functional block 2 is a RAM, the rise and fall of its output waveform will be faster, and the RAM
Access time during use becomes faster.

第2図は、本発明の別の実施例のICチップ内の様子を
模式的に示した図である。ICチップ6内のテスト補助
回路8は検査されるべき機能ブロック7と外部信号バッ
ド9との間にヒユーズ4aを介して接続される。トラン
ジスタ12は外部(。
FIG. 2 is a diagram schematically showing the inside of an IC chip according to another embodiment of the present invention. A test auxiliary circuit 8 within the IC chip 6 is connected between the functional block 7 to be tested and an external signal pad 9 via a fuse 4a. The transistor 12 is external (.

号バッド9と、電源パッド10に接続される電源ライン
15との間に接続される。電圧発生回路11はGNDラ
イン13と電源ライン15との間に接続され、電圧発生
回路11のさらにもう1つの高電位側の端子はトランジ
スタ12のゲートに接続される。さらに、電圧発生回路
11とトランジスタ12との接続点はヒユーズ4bを介
してGNDライン13に接続される。本来実現したい機
能を実現しているかどうかを検査されるべき機能ブロッ
ク7の検査は、従来技術の場合と同様に電源パッド10
に所定の電圧を印加しGNDパッド14を接地した後、
テスト補助回路8を外部信号バッド9から!jえられる
制御信号により制御することによって行なわれる。検査
路」′後、ヒユーズ4aをレーザビーム等によって溶断
し外部信号バッド9をテスト補助回路8から電気的に切
り離す。
The power supply line 15 is connected between the number pad 9 and the power supply line 15 connected to the power supply pad 10 . Voltage generating circuit 11 is connected between GND line 13 and power supply line 15 , and yet another high potential side terminal of voltage generating circuit 11 is connected to the gate of transistor 12 . Further, a connection point between voltage generation circuit 11 and transistor 12 is connected to GND line 13 via fuse 4b. The inspection of the functional block 7, which should be inspected to see if it realizes the originally desired function, is carried out using the power supply pad 10, as in the case of the prior art.
After applying a predetermined voltage to and grounding the GND pad 14,
Test auxiliary circuit 8 from external signal pad 9! This is done by controlling with a control signal that is input. After the test path, the fuse 4a is blown by a laser beam or the like to electrically disconnect the external signal pad 9 from the test auxiliary circuit 8.

次にヒユーズ4bもレーザビーム等によって溶断する。Next, the fuse 4b is also blown by a laser beam or the like.

これによって、トランジスタ12のゲートに電圧発生回
路11から電源ライン15の電位よりも高めの電位が供
給されトランジスタ12が導通する。その結果、ノード
]6の電位は電源ライン15の電位と同一になる。これ
は、機能ブロック7の検査時にはテスト補助回路8へ制
御信号を与える機能を果たしていた外部信号バッド9が
電源パッド10と等価な役割を果たすことを意味する。
As a result, a potential higher than the potential of the power supply line 15 is supplied from the voltage generating circuit 11 to the gate of the transistor 12, and the transistor 12 becomes conductive. As a result, the potential of the node]6 becomes the same as the potential of the power supply line 15. This means that the external signal pad 9, which had the function of supplying a control signal to the test auxiliary circuit 8 when testing the functional block 7, plays a role equivalent to the power supply pad 10.

すなわち、外部信号バッド9のテスト補助回路用ピンは
fJ577fAピンとなり、IC内のピン数は増加せず
電源ピンが1本から2本に増え、電源の低インピーダン
ス化によりIc動作時の耐電源ノイズが強化できる。
In other words, the test auxiliary circuit pin of external signal pad 9 becomes the fJ577fA pin, and the number of pins inside the IC does not increase, but the number of power supply pins increases from one to two, and the low impedance of the power supply reduces power supply noise resistance during IC operation. can be strengthened.

第3図は本発明のさらに別の実施例のICチップ内の様
子を嘆式的に示した図である。ICチップ6内のテス]
・補助回路8は検査されるべき機能ブロック7と外部信
号バッド9との間にヒユーズ4bを介して接続される。
FIG. 3 is a diagram schematically showing the inside of an IC chip according to still another embodiment of the present invention. Tess inside IC chip 6]
- The auxiliary circuit 8 is connected between the functional block 7 to be tested and the external signal pad 9 via a fuse 4b.

トランジスタ12は外部信号バッド9とGNDパッド1
4との間に接続される。電源ライン15は抵抗17を介
してトランジスタ12のゲートに接続される。さらに抵
抗17とトランジスタ12の接続点は、GNDライン1
3に接続される。その電気性能を検査されるべき機能ブ
ロック7の検査と検査後のヒユーズ4aの溶断は、第2
図に示したICの場合と同様に行なわれ、テスト補助回
路8と外部信号バッド9が電気的に切り離される。次に
、ヒユーズ4bもレーザビームt17によって溶断する
。これによって、トランジスタ12のゲートに電源ライ
ン15によってGNDライン13よりも高い電位が(j
E給され、トランジスタ12は導通状態となる。その結
果、ノード18の電位はGNDライン13と等しい電位
となる。これは、第2図に示した実施例の場合とは逆に
、外部t、を号パッド9がGNDバッドと等価な役割を
果たすことを意味する。すなわち、外部信号バッド9の
テス!・補助回路用ビンはGNDピンとなる。したがっ
て、IC内のピン数は増加せずGNDピンが1本から2
本に増え、GNDの低インピーダンス化によりICへの
耐GNDノイズが強化できる。
Transistor 12 connects external signal pad 9 and GND pad 1
4. Power supply line 15 is connected to the gate of transistor 12 via resistor 17. Furthermore, the connection point between the resistor 17 and the transistor 12 is connected to the GND line 1.
Connected to 3. The inspection of the functional block 7 whose electrical performance is to be inspected and the blowing of the fuse 4a after the inspection are carried out in the second
This is carried out in the same manner as in the case of the IC shown in the figure, and test auxiliary circuit 8 and external signal pad 9 are electrically separated. Next, the fuse 4b is also blown by the laser beam t17. As a result, a potential higher than that of the GND line 13 is applied to the gate of the transistor 12 by the power supply line 15 (j
E is supplied, and the transistor 12 becomes conductive. As a result, the potential of the node 18 becomes equal to the potential of the GND line 13. This means that, contrary to the case of the embodiment shown in FIG. 2, the external pad 9 plays a role equivalent to the GND pad. That is, Tess of external signal bad 9!・The auxiliary circuit bin becomes the GND pin. Therefore, the number of pins in the IC does not increase, and the number of GND pins increases from one to two.
By reducing the impedance of GND, the resistance to GND noise to the IC can be strengthened.

なお、上記実施例においてはヒユーズ溶断の手段にレー
ザビームを用いたが、電気的手段を用いてもよい。また
上記実施例においては、テスト補助回路を分離した場合
のみを示したが、前記テスト補助回路以外にIC使用時
に実際には使用しない機能ブロックを分離させても上記
実施例の場合と同様にtCの本来実現したい機能の電気
性能を向上させることができる。
In the above embodiments, a laser beam is used as a means for blowing the fuse, but electrical means may also be used. Further, in the above embodiment, only the case where the test auxiliary circuit is separated is shown, but the tC It is possible to improve the electrical performance of the functions originally desired.

[発明の効果] 以上のように、本発明によれば、従来のような不要にな
ったテスI・補助回路の容量負荷による、前記テスト補
助回路を用いてその電気性能を検査された機能ブロック
の電気性能への悪影響を軽減することができる。さらに
、テスト補助回路用ピンを電源ピンあるいはGNDピン
に電気的に変換することができるため、IC動作時の耐
電源および耐GNDノイズが強化される。このように、
本発明に係るIcを用いることにより、ICの電気性能
が向上される。
[Effects of the Invention] As described above, according to the present invention, a functional block whose electrical performance has been tested using the test auxiliary circuit due to the capacitive load of the test I/auxiliary circuit that is no longer needed as in the past. The negative impact on electrical performance can be reduced. Furthermore, since the test auxiliary circuit pin can be electrically converted into a power supply pin or a GND pin, the power supply resistance and GND noise resistance during IC operation are enhanced. in this way,
By using the Ic according to the present invention, the electrical performance of the IC is improved.

【図面の簡単な説明】[Brief explanation of the drawing]

] 0 第1図は本発明の一実施例のICチップ内の構成を模式
的に示した図、第2図は本発明の別の実施例のICチッ
プ内の構成を模式的に示した図、第3図は本発明のさら
に別の実施例のICチップ内の構成を模式的に示した図
、第4図は従来技術の一実施例のICチップ内の構成を
模式的に示した図、第5図は従来技術の別の実施例のI
Cチップ内の構成を模式的に示した図である。 図において、1と6はそれぞれICチップ、2と7はそ
れぞれ機能ブロック、3と8はそれぞれテスト補助回路
、4,4aおよび4bはそれぞれヒユーズ、5は機能ブ
ロック2の出力点、9は外部信号パッド、10は電源バ
ラ!・、11は電圧発生回路、12はトランジスタ、1
3はGNDライン、14はGNDバッド、15は電源ラ
イン、17は抵抗である。 なお、図中、同一?コ号は同一または相当部分を示す。
] 0 FIG. 1 is a diagram schematically showing the internal configuration of an IC chip according to one embodiment of the present invention, and FIG. 2 is a diagram schematically showing the internal configuration of an IC chip according to another embodiment of the present invention. , FIG. 3 is a diagram schematically showing the internal configuration of an IC chip according to yet another embodiment of the present invention, and FIG. 4 is a diagram schematically showing the internal configuration of an IC chip according to an embodiment of the prior art. , FIG. 5 shows I of another embodiment of the prior art.
FIG. 3 is a diagram schematically showing the configuration inside the C chip. In the figure, 1 and 6 are IC chips, 2 and 7 are functional blocks, 3 and 8 are test auxiliary circuits, 4, 4a and 4b are fuses, 5 is an output point of functional block 2, and 9 is an external signal. Pad, 10 is a power supply rose!・, 11 is a voltage generation circuit, 12 is a transistor, 1
3 is a GND line, 14 is a GND pad, 15 is a power supply line, and 17 is a resistor. In addition, are the images the same? The C symbol indicates the same or equivalent part.

Claims (1)

【特許請求の範囲】 半導体集積回路装置であって、 前記半導体集積回路装置によって実現されるべき機能を
達成する機能部と、 前記機能部の機能をテストするテスト回路部と、前記テ
スト回路部を機能させるように電気的に接続され、かつ
所要のテスト終了後前記テスト回路部を不能化させるた
め溶断されるべきヒューズ手段とを備えた、半導体集積
回路装置。
[Scope of Claims] A semiconductor integrated circuit device, comprising: a functional section that achieves a function to be realized by the semiconductor integrated circuit device; a test circuit section that tests the function of the functional section; and a test circuit section that tests the function of the functional section. 1. A semiconductor integrated circuit device, comprising fuse means which are electrically connected to function and which are to be blown to disable said test circuit section after completion of a required test.
JP63265462A 1988-10-20 1988-10-20 Semiconductor integrated circuit device Pending JPH02112261A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63265462A JPH02112261A (en) 1988-10-20 1988-10-20 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63265462A JPH02112261A (en) 1988-10-20 1988-10-20 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH02112261A true JPH02112261A (en) 1990-04-24

Family

ID=17417507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63265462A Pending JPH02112261A (en) 1988-10-20 1988-10-20 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH02112261A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0488041U (en) * 1990-12-11 1992-07-30
JPH0580130A (en) * 1991-09-20 1993-04-02 Nec Corp Semiconductor integrated circuit
JP2008196885A (en) * 2007-02-09 2008-08-28 Nec Electronics Corp Semiconductor device and testing method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0488041U (en) * 1990-12-11 1992-07-30
JPH0580130A (en) * 1991-09-20 1993-04-02 Nec Corp Semiconductor integrated circuit
JP2008196885A (en) * 2007-02-09 2008-08-28 Nec Electronics Corp Semiconductor device and testing method therefor

Similar Documents

Publication Publication Date Title
US5012185A (en) Semiconductor integrated circuit having I/O terminals allowing independent connection test
KR900006484B1 (en) Semiconductor intergroted circuit
US6298001B1 (en) Semiconductor memory device enabling direct current voltage test in package status
US4613959A (en) Zero power CMOS redundancy circuit
US20030107391A1 (en) Semiconductor device test arrangement with reassignable probe pads
US5896039A (en) Configurable probe pads to facilitate parallel testing of integrated circuit devices
KR960004460B1 (en) Semiconductor device
JPH0224474B2 (en)
US6133053A (en) Circuit and a method for configuring pad connections in an integrated device
JPH02112261A (en) Semiconductor integrated circuit device
JP2002131333A (en) Probe card
US6693447B1 (en) Configuration for identifying contact faults during the testing of integrated circuits
JPS6081836A (en) Integrated circuit logic chip
KR100279198B1 (en) Plate with two integrated circuits
KR100465541B1 (en) Semiconductor test device with mulit probing pad
JPH0354841A (en) Bicmos semiconductor device
JPH0575427A (en) Semiconductor integrated circuit device
JP3207639B2 (en) Semiconductor integrated circuit
JP3437867B2 (en) Semiconductor memory
JPS6187349A (en) Semiconductor wafer
KR19990085653A (en) Semiconductor device using test pad as power pad
JP2002033436A (en) Semiconductor device
JPH03139842A (en) Integrated circuit wafer
KR100532391B1 (en) Test control circuit having minimum number of pad
JPH10161898A (en) Semiconductor integrated circuit