JPH02110945A - Manufacture of semiconductor device and its executing device - Google Patents
Manufacture of semiconductor device and its executing deviceInfo
- Publication number
- JPH02110945A JPH02110945A JP26470388A JP26470388A JPH02110945A JP H02110945 A JPH02110945 A JP H02110945A JP 26470388 A JP26470388 A JP 26470388A JP 26470388 A JP26470388 A JP 26470388A JP H02110945 A JPH02110945 A JP H02110945A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- lead frame
- resin
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000011347 resin Substances 0.000 claims abstract description 52
- 229920005989 resin Polymers 0.000 claims abstract description 52
- 238000000465 moulding Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 abstract description 16
- 239000011800 void material Substances 0.000 abstract description 6
- 238000003825 pressing Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000005580 one pot reaction Methods 0.000 description 4
- 101100298225 Caenorhabditis elegans pot-2 gene Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
- B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
- B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
- B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子部品の製造技術に関し、特に樹脂によっ
て封止されてなる半導体装置の製造に適用して有効な技
術に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a technology for manufacturing electronic components, and particularly to a technology that is effective when applied to the manufacture of semiconductor devices sealed with resin.
樹脂封止型半導体装置のモールド工程において、その効
率を上げるために、近年、マルチスポット成形方法が広
まっている。これは、例えば、特公昭５７−３５５７６
号公報に記載のように、１つのモールド金型内に複数個
のポットと各ポットに互いに独立したランナとを設け、
これらのランナを通してモールド樹脂を各キャビティ内
に押圧供給することにより、従来の１ポツト方法に比べ
てモールド樹脂使用効率の向上及びモールド成形時間の
短縮をはかるようにしたものである。In recent years, multi-spot molding methods have become widespread in order to increase efficiency in the molding process of resin-sealed semiconductor devices. For example, this is
As described in the publication, a plurality of pots and independent runners are provided in each pot in one mold,
By pressurizing and supplying the mold resin into each cavity through these runners, it is possible to improve the efficiency of using the mold resin and shorten the molding time compared to the conventional one-pot method.
また、実開昭５６−１５４０７４号公報に記載されるよ
うに、１つのポットからランナを伸ばし。Also, as described in Japanese Utility Model Application Publication No. 56-154074, a runner is extended from one pot.
ランナの直角方向に複数個のキャビティを設けて従来の
１ポツト方法に比べてモールド樹脂使用効率の向上及び
モールド成形時間の短縮をはかるようにしたものである
。A plurality of cavities are provided in the direction perpendicular to the runner to improve the efficiency of using mold resin and shorten the molding time compared to the conventional one-pot method.
しかしながら、前記特公昭５７−３５５７６号公報に記
載される技術では、キャビティは各ランナに分岐して並
列に配置されており、金型流路レイアウトの制約上から
、キャビティ部しジン是とポット、ランナ部を含むトー
タルレジン量の比を向上するには限界があった。また、
各ポット内に投入されるタブレットには重量ばらつきが
あり、レジンを金型内に移送する各プランジャとプラン
ジャをＴ：ｌｉ！させるための駆！Ｉ！ｌＩＩ源である
成形機のシリンダロッドが直接に接続された場合には、
各ポット内に加わるレジン圧力が大幅に変動するという
問題があった。すなわち、タブレット重量の多いポット
内には高圧が加わり、電子部品の変形やバリの発生が起
こり、一方、タブレット重量の少、いポット内には低圧
しか加わらず、レジンの未充填、成形品中のボイド不良
を発生するという問題があった。However, in the technique described in Japanese Patent Publication No. 57-35576, the cavities are branched into each runner and arranged in parallel. There was a limit to improving the ratio of the total resin amount including the runner part. Also,
The tablets placed in each pot vary in weight, and each plunger and plunger that transfers the resin into the mold are T:li! The drive to make it happen! I! If the cylinder rod of the molding machine that is the II source is directly connected,
There was a problem in that the resin pressure applied within each pot varied significantly. In other words, high pressure is applied in a pot with a large tablet weight, causing deformation of electronic components and the formation of burrs, while only low pressure is applied in a pot with a small tablet weight, resulting in unfilled resin and molded products. There was a problem that void defects were generated.
また、前記実開昭５６−１５４０７４号公報に記載され
る技術では、モールド金型内のポットは１つであり、こ
こから長いランナを通して、ランナと並行かつ直角方向
に配置された多数のキャビティ内にレジンを充填するた
め、ランナ内のレジン流量が非常に大きくなり、流動抵
抗による圧力損失が増大するという問題があった。In addition, in the technique described in the above-mentioned Japanese Utility Model Publication No. 56-154074, there is only one pot in the mold, and from there, a long runner is passed through the pot into a large number of cavities arranged parallel to and perpendicular to the runner. Since the runner is filled with resin, the resin flow rate inside the runner becomes extremely large, which poses a problem in that pressure loss due to flow resistance increases.
本発明の目的は、レジンの未充填、成形品中のボイド不
良を防止することができる技術を提供することにある。An object of the present invention is to provide a technique that can prevent resin non-filling and void defects in molded products.
本発明の他の目的は、レジンの流路の流動抵抗をほぼ均
一にすることができる技術を提供することにある。Another object of the present invention is to provide a technique that can substantially uniformize the flow resistance of a resin flow path.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概
要を簡屯に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、リードフレームの所定位置に半導体チップを
装着し、該半導体チップとリードフレームとを電気的に
接続した半導体チップ・リードフレームユニットを、モ
ールド金型内に装填し、モールド樹脂を押圧供給し、硬
化させて封止する半導体装置製造方法において、前記モ
ールド金型内に、複数個の前記半導体チップ・リードフ
レームユニットをそれぞれのリードフレームを接触させ
て配列し、前記リードフレームの存在する所からモール
ド樹脂を押圧供給することを特徴とする半導体装置製造
方法である。That is, a semiconductor chip/lead frame unit in which a semiconductor chip is mounted at a predetermined position on a lead frame, and the semiconductor chip and the lead frame are electrically connected is loaded into a mold die, and mold resin is press-supplied. In the semiconductor device manufacturing method of curing and sealing, a plurality of the semiconductor chip/lead frame units are arranged in the mold with their respective lead frames in contact with each other, and the mold is removed from the place where the lead frames are present. This is a semiconductor device manufacturing method characterized by supplying resin under pressure.
また、モールド金型内にモールド樹脂を押圧供給する複
数のポットを設け、これらの各ポットに樹脂を移行する
ランナを設け、これらの各ランナの先にキャビティを設
け、前記モールド金型の上型又は下型に、モールド樹脂
供給口を、その配設位置が前記キャビティ内にモールド
すべき電子部品を配置した時、その電子部品のリードフ
レーム上にくるように設けた半導体装置の製造装置であ
る。In addition, a plurality of pots are provided in the molding die to supply molding resin under pressure, runners are provided to transfer the resin to each of these pots, and a cavity is provided at the end of each of these runners, and the upper mold of the molding die is provided with a cavity. Or, a semiconductor device manufacturing apparatus in which a mold resin supply port is provided in the lower mold so that when the electronic component to be molded is placed in the cavity, the opening is located above the lead frame of the electronic component. .
前記手段によれば、前記モールド金型内に、複数個の前
記半導体チップ・リードフレームユニットをそれぞれの
リードフレームを接触させて配列し、前記リードフレー
ムの存在する所からモールド樹脂を押圧供給するので、
レジンの流路の流動抵抗をほぼ均一にすることができる
。これにより、レジンの未充填、成形品中のボイド不良
を防止することができる。According to the above means, a plurality of the semiconductor chip/lead frame units are arranged in the mold with their respective lead frames in contact with each other, and the molding resin is pressurized and supplied from where the lead frames are present. ,
The flow resistance of the resin flow path can be made almost uniform. Thereby, unfilled resin and void defects in the molded product can be prevented.
以下、本発明の一実施例を図面を用いて具体的に説明す
る。Hereinafter, one embodiment of the present invention will be specifically described using the drawings.
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。In addition, in all the figures for explaining the embodiment, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.
［実施例■コ
第１図は１本発明の実施例■の半導体装置の製造方法及
びその実施装置の概略構成を説明するためのモールド金
型の下金型平面図である。Embodiment 1 FIG. 1 is a plan view of the lower mold of a mold for explaining a method for manufacturing a semiconductor device according to Embodiment 2 of the present invention and a schematic configuration of an apparatus for implementing the same.
第２図は、リードフレームを上金型と下金型との間に装
着した状態における第１図の■−■線で切った断面図で
ある。FIG. 2 is a sectional view taken along the line ■--■ in FIG. 1 with the lead frame mounted between the upper mold and the lower mold.
第１図及び第２図において、１はモールド金型の下金型
、２はモールド樹脂（レジン）を押圧供給するためのポ
ットであり、半導体装置のリードフレームの存在する所
に複数個設けられている。In FIGS. 1 and 2, 1 is a lower die of a molding die, and 2 is a pot for pressurizing and supplying molding resin (resin). ing.
３は前記各ポット２に設けられているランナである。ラ
ンナ３の先端にはモールドゲート４が設けられており、
このモールドゲート４に接続してキャビティ５が設けら
れている。3 is a runner provided in each pot 2. A molded gate 4 is provided at the tip of the runner 3.
A cavity 5 is provided connected to this mold gate 4.
そして、第２図に示すように、リードフレーム６に半導
体チップ７が搭載され、リードフレーム６と半導体チッ
プ７が金線等のボンディングワイヤ８で電気的に接続さ
れて半導体チップ・リードフレームユニット２０が構成
される。この半導体チップ・リードフレームユニット２
０は、半導体チップ７がキャビティ５に閉じ込められる
ように、前記下金型１と上金型９とにより挟み込まれ、
成形機（図示していない）に装着される。Then, as shown in FIG. 2, a semiconductor chip 7 is mounted on the lead frame 6, and the lead frame 6 and the semiconductor chip 7 are electrically connected with bonding wires 8 such as gold wires to form a semiconductor chip/lead frame unit 20. is configured. This semiconductor chip/lead frame unit 2
0 is sandwiched between the lower mold 1 and the upper mold 9 so that the semiconductor chip 7 is confined in the cavity 5,
It is attached to a molding machine (not shown).
第３図は、前記リードフレーム６の概略構成を説明する
ための図であり、６１はリード部、６２は外枠部、６３
は内枠部、６４はダイボンデング部、６５は治具孔、６
６はモールドゲート位置である。FIG. 3 is a diagram for explaining the schematic structure of the lead frame 6, in which 61 is a lead part, 62 is an outer frame part, and 63 is a diagram for explaining the schematic structure of the lead frame 6.
64 is the inner frame part, 64 is the die bonding part, 65 is the jig hole, 6
6 is the mold gate position.
次に、本実施例Ｉの半導体装置の製造方法を説明する。Next, a method for manufacturing the semiconductor device of Example I will be described.
第４Ａ図は、ポット２内に投入されたモールド樹脂１０
をプランジャ１１で押圧し、金型流路内に移行している
状態を示したものである。FIG. 4A shows the mold resin 10 put into the pot 2.
The figure shows a state in which the liquid is pressed by the plunger 11 and moved into the mold flow path.
モールド樹脂１０は、ランナ３．モールドゲート４を通
過してキャビティ５に供給される。The mold resin 10 is attached to the runner 3. It passes through the mold gate 4 and is supplied to the cavity 5.
第４Ｂ図は、モールド樹脂１０がキャビティ５に充填を
完了し、プランジャ１１が押圧動作を停止した状態を示
している。FIG. 4B shows a state in which the mold resin 10 has completely filled the cavity 5 and the plunger 11 has stopped its pressing operation.
この状態で所定時間経過すると、モールド樹脂１０は、
硬化し、プランジャ１１が上昇するとともに上金型９と
下金型１が開き、成形品１２がモールド金型から取り出
される。その後、ランナ３．モールドゲート４等に相当
する製品にとって不用な硬化したモールド樹脂が除去さ
れるとともに、リドフレーム６の切断工程、折り曲げ工
程などを経て、モールド半導体装置が完成する。After a predetermined period of time has passed in this state, the mold resin 10
After hardening, the plunger 11 is raised, the upper mold 9 and the lower mold 1 are opened, and the molded product 12 is taken out from the mold. After that, Runner 3. The cured mold resin that is unnecessary for the product corresponding to the mold gate 4 and the like is removed, and the lid frame 6 is subjected to a cutting process, a bending process, etc., and a molded semiconductor device is completed.
以上の説明かられかるように、本実施例■によれば、モ
ールド金型内に、複数個の前記半導体チップ・リードフ
レームユニット２０をそれぞれのリードフレーム６を接
触させて配列し、前記リードフレーム６の存在する所か
らモールド樹脂１０を押圧供給することにより、モール
ド樹脂（レジン）１０の流路の流動抵抗をほぼ均一にす
ることができる。As can be seen from the above description, according to the present embodiment (2), a plurality of semiconductor chip/lead frame units 20 are arranged in a mold with their respective lead frames 6 in contact with each other, and the lead frames By press-feeding the mold resin 10 from the location where the mold resin 6 exists, the flow resistance of the mold resin 10 can be made almost uniform.
これにより、モールド樹脂（レジン）１０の未充填、成
形品中のボイド不良を防止することができる。This makes it possible to prevent unfilled mold resin 10 and void defects in the molded product.
［実施例■］
第５図は、本発明の実施例Ｈの半導体装置製造方法を説
明するための図である。[Example 2] FIG. 5 is a diagram for explaining a method for manufacturing a semiconductor device according to Example H of the present invention.
前記第１図に示すキャビティ５の一方の端にも。Also at one end of the cavity 5 shown in FIG.
モールド樹脂の流路を他の金型のキャビティ５と接続す
るためのランナ３が設けられている下金型１Ａを複数個
用意する。A plurality of lower molds 1A are prepared which are provided with runners 3 for connecting mold resin flow paths to cavities 5 of other molds.
リードフレームも前記リードフレーム６の他に、第６図
に示すように、前記リードフレーム６（第３図）のモー
ルドゲート６６に対向してモールドゲート６６Ａをさら
に設けたリードフレーム６Ａを用意する。In addition to the lead frame 6, as shown in FIG. 6, a lead frame 6A is prepared in which a mold gate 66A is further provided opposite to the mold gate 66 of the lead frame 6 (FIG. 3).
本実施例■の半導体装置製造方法は、第５図に示すよう
に、下金型ＩＡのランナ３と下金型ＩＡにランナ３とが
連結されるように下金型ＩＡを配置し、リードフレーム
６Ａとリードフレーム６Ａが接続されるように並べて、
それぞれの半導体チップ・リードフレームユニット２０
をモールド金型内に装着して、前記実施例Ｉの半導体装
置製造方法と同様のプロセスで樹脂モールドを行う。As shown in FIG. 5, the semiconductor device manufacturing method of this embodiment (2) is such that the lower mold IA is arranged so that the runners 3 of the lower mold IA are connected to the lower mold IA, and the leads are Arrange the frame 6A and lead frame 6A so that they are connected,
Each semiconductor chip/lead frame unit 20
is placed in a mold, and resin molding is performed in the same process as the semiconductor device manufacturing method of Example I.
［実施例■］
第７図は、本発明の実施例■の半導体装置の製造方法を
説明するための図である。第７図に示すように、前記第
１図に示した両方のキャビティ５のポット２と接続され
ていない端にも、モールド樹脂の流路を他の金型のキャ
ビティ５と接続するだめのランナ３が設けられている金
型ＩＢを用意する。そして、下金型１．下金型ＩＡ、下
金型ＩＢを種々に組合せる。例えば、下金型ＩＡ、下金
型ＩＢ、下金型ＩＢ、下金型ＩＡの順に配置し、リード
フレーム６、リードフレーム６Ａ、リードフレーム６Ａ
、リードフレーム６の順に配置することにより、前記実
施例■の半導体装置と同様の半導体装置の任意の数の樹
脂モールドが可能となる。[Embodiment 2] FIG. 7 is a diagram for explaining a method for manufacturing a semiconductor device according to Embodiment 2 of the present invention. As shown in FIG. 7, at the ends of both cavities 5 shown in FIG. Prepare a mold IB in which 3 is provided. Then, lower mold 1. The lower mold IA and the lower mold IB are combined in various ways. For example, lower mold IA, lower mold IB, lower mold IB, lower mold IA are arranged in this order, lead frame 6, lead frame 6A, lead frame 6A.
By arranging the lead frames 6 and 6 in this order, it is possible to mold any number of semiconductor devices similar to the semiconductor device of Example (2).
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。The present invention has been specifically explained above based on examples, but
It goes without saying that the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the spirit thereof.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
モールド樹脂（レジン）の流路の流動抵抗をほぼ均一に
することができるので、モールド樹脂（レジン）の未充
填、成形品中のボイド不良を防止することができる。Since the flow resistance of the flow path of the mold resin (resin) can be made almost uniform, it is possible to prevent unfilled mold resin (resin) and void defects in the molded product.
第１図は、本発明の実施例■の半導体装置の製造方法及
びその実施装置の概略構成を説明するためのモールド金
型の下金型平面図、
第２図は、リードフレームを上金型と下金型との間に装
着した状態における第１図の■−■線で切った断面図、
第３図は、第２図に示すリードフレームの概略構成を説
明するための図、
第４Ａ図は、第１図に示すボット内に投入されたモール
ド樹脂をプランジャで押圧し、金型流路内に移行してい
る状態を示す図、
第４Ｂ図は、第４Ａ図に示すモールド樹脂がキャビティ
に充填を完了し、プランジャが押圧動作を停止した状態
を示す図、
第５図は、本発明の実施例Ｈの半導体装置製造方法を説
明するための図、
第６図は、第５図に示す実施例Ｈの半導体装置製造方法
に用いるリードフレームの概略構成を示す図である。
第７図は、本発明の実施例Ｉ■の半導体装置の製造方法
を説明するための図である。
図中、トモールド金型の下金型、２・・・ポット。
３・・・ランナ、４・モールドゲート、５・・・キャビ
ティ、６ ・リードフレーム、７・・・半導体チップ、
８・・・ボンディングワイヤ、９・・・モールド金型の
上金型、１０・・モールド樹脂（レジン）、１１・・・
プランジャ、２０・・・半導体チップ・リードフレーム
ユニット。
集１図FIG. 1 is a plan view of a lower mold of a mold for explaining a method for manufacturing a semiconductor device according to Example 2 of the present invention and a schematic configuration of an apparatus for implementing the same. FIG. 4A is a cross-sectional view taken along the line ■-■ in FIG. 1 in a state installed between the lead frame and the lower mold; The figure shows a state in which the mold resin introduced into the bot shown in Fig. 1 is pressed by a plunger and transferred into the mold flow path, and Fig. 4B shows the mold resin shown in Fig. 4A. FIG. 5 is a diagram for explaining the semiconductor device manufacturing method of Example H of the present invention; FIG. FIG. 3 is a diagram showing a schematic configuration of a lead frame used in the semiconductor device manufacturing method of Example H shown in FIG. FIG. 7 is a diagram for explaining a method of manufacturing a semiconductor device according to Example I2 of the present invention. In the figure, the lower mold of the Tomold mold, 2...pot. 3...Runner, 4.Mold gate, 5.Cavity, 6.Lead frame, 7.Semiconductor chip,
8... Bonding wire, 9... Upper mold of molding die, 10... Mold resin (resin), 11...
Plunger, 20... semiconductor chip/lead frame unit. Collection 1 illustration
Claims (1)
、該半導体チップとリードフレームとを電気的に接続し
た半導体チップ・リードユニットを、モールド金型内に
装填し、モールド樹脂を押圧供給し、硬化させて封止す
る半導体装置製造方法において、前記モールド金型内に
、複数個の前記半導体チップ・リードフレームユニット
をそれぞれのリードフレームを接触させて配列し、前記
リードフレームの存在する所からモールド樹脂を押圧供
給することを特徴とする半導体装置製造方法。 ２、モールド金型内にモールド樹脂を押圧供給する複数
のポットを設け、これらの各ポットから樹脂を移行する
ランナを設け、これらの各ランナの先にキャビティを設
け、前記モールド金型の上型又は下型に、モールド樹脂
供給口を、その配設位置が前記キャビティ内にモールド
すべき電子部品を配置した時、その電子部品のリードフ
レーム上にくるように設けたことを特徴とする半導体装
置の製造装置。[Claims] 1. A semiconductor chip/lead unit in which a semiconductor chip is mounted at a predetermined position on a lead frame, and the semiconductor chip and lead frame are electrically connected is loaded into a mold, and molded with mold resin. In the semiconductor device manufacturing method, a plurality of the semiconductor chip/lead frame units are arranged in the mold with their respective lead frames in contact with each other, and the lead frames are sealed. A semiconductor device manufacturing method characterized in that a molding resin is pressurized and supplied from a location where it exists. 2. A plurality of pots are provided in the mold to press and supply mold resin, runners are provided to transfer the resin from each of these pots, a cavity is provided at the end of each of these runners, and the upper mold of the mold is provided with a cavity. Alternatively, a semiconductor device characterized in that a mold resin supply port is provided in the lower mold so that when the electronic component to be molded is placed in the cavity, the opening is located above the lead frame of the electronic component. manufacturing equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63264703A JP2644551B2 (en) | 1988-10-19 | 1988-10-19 | Semiconductor device manufacturing method and apparatus for implementing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63264703A JP2644551B2 (en) | 1988-10-19 | 1988-10-19 | Semiconductor device manufacturing method and apparatus for implementing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02110945A true JPH02110945A (en) | 1990-04-24 |
| JP2644551B2 JP2644551B2 (en) | 1997-08-25 |
Family
ID=17407009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63264703A Expired - Fee Related JP2644551B2 (en) | 1988-10-19 | 1988-10-19 | Semiconductor device manufacturing method and apparatus for implementing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2644551B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191083A (en) * | 1995-01-10 | 1996-07-23 | Rohm Co Ltd | Manufacture of semiconductor device |
| JPH09181105A (en) * | 1995-12-25 | 1997-07-11 | Nec Corp | Metal mold for sealing semiconductor resin |
| US20090174055A1 (en) * | 2000-06-09 | 2009-07-09 | Vishay-Siliconix | Leadless Semiconductor Packages |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57187945A (en) * | 1981-05-13 | 1982-11-18 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
-
1988
- 1988-10-19 JP JP63264703A patent/JP2644551B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57187945A (en) * | 1981-05-13 | 1982-11-18 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191083A (en) * | 1995-01-10 | 1996-07-23 | Rohm Co Ltd | Manufacture of semiconductor device |
| JPH09181105A (en) * | 1995-12-25 | 1997-07-11 | Nec Corp | Metal mold for sealing semiconductor resin |
| US20090174055A1 (en) * | 2000-06-09 | 2009-07-09 | Vishay-Siliconix | Leadless Semiconductor Packages |
| US8928157B2 (en) * | 2000-06-09 | 2015-01-06 | Vishay-Siliconix | Encapsulation techniques for leadless semiconductor packages |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2644551B2 (en) | 1997-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62122136A (en) | Manufacturing apparatus for resin mold semiconductor | |
| US6338813B1 (en) | Molding method for BGA semiconductor chip package | |
| JP2003174124A (en) | Method of forming external electrode of semiconductor device | |
| JPH05267376A (en) | Plastic-sealing apparatus improved for integrated circuit lead frame and method therefor | |
| US5254501A (en) | Same-side gated process for encapsulating semiconductor devices | |
| JPH02110945A (en) | Manufacture of semiconductor device and its executing device | |
| JPH0342495B2 (en) | ||
| JP2834257B2 (en) | Semiconductor device manufacturing method and molding device | |
| KR20070035725A (en) | Molding die having double gate structure | |
| JPH0432755Y2 (en) | ||
| TWI256113B (en) | Semiconductor package positionable in encapsulating process and method for fabricating the same | |
| JP2000156385A (en) | Resin seal molding method of electronic component | |
| JPS62150834A (en) | Method and apparatus for molding semiconductor device with resin | |
| JPH0290633A (en) | Resin sealing die for semiconductor device | |
| JP3602422B2 (en) | Resin sealing device | |
| JPH05293846A (en) | Molding apparatus | |
| JPH05211185A (en) | Manufacture of semiconductor device | |
| JP3543742B2 (en) | Resin sealing molding equipment | |
| JPH04290237A (en) | Shaping of plastic ic package | |
| JPH0752188A (en) | Manufacture of molding die and semiconductor device | |
| JPH09129661A (en) | Molding device and molding | |
| JPH09181105A (en) | Metal mold for sealing semiconductor resin | |
| JP3112227B2 (en) | Method for manufacturing semiconductor device | |
| JPH08186141A (en) | Manufacture of semiconductor package | |
| JPH0590314A (en) | Resin molding method of semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |