JPH02110351U - - Google Patents
Info
- Publication number
- JPH02110351U JPH02110351U JP1860389U JP1860389U JPH02110351U JP H02110351 U JPH02110351 U JP H02110351U JP 1860389 U JP1860389 U JP 1860389U JP 1860389 U JP1860389 U JP 1860389U JP H02110351 U JPH02110351 U JP H02110351U
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply line
- element region
- notch
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 2
- 238000005452 bending Methods 0.000 claims 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
第1図は本考案の一実施例を示す平面図、第2
図は従来の半導体装置の平面図である。 1……半導体基板、2……素子領域、3……電
源ライン、10……スリツト。
図は従来の半導体装置の平面図である。 1……半導体基板、2……素子領域、3……電
源ライン、10……スリツト。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 半導体基板の一主面に素子領域が設けられ
、 この素子領域に電力を供給する電源ラインが上
記素子領域を取り囲むように配設された半導体装
置であつて、 上記電源ラインは折曲部の近傍に応力吸収のた
めの切り込みが設けられていることを特徴とする
半導体装置。 (2) 上記電源ラインの切り込みが、電源ライン
の一辺の長さの2乃至10パーセントの長さだけ
上記折曲度から離れて設けられていることを特徴
とする請求項第一項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1860389U JPH02110351U (ja) | 1989-02-20 | 1989-02-20 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1860389U JPH02110351U (ja) | 1989-02-20 | 1989-02-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02110351U true JPH02110351U (ja) | 1990-09-04 |
Family
ID=31233398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1860389U Pending JPH02110351U (ja) | 1989-02-20 | 1989-02-20 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02110351U (ja) |
-
1989
- 1989-02-20 JP JP1860389U patent/JPH02110351U/ja active Pending