JPH02106070A - Solid-state image sensing device - Google Patents

Solid-state image sensing device

Info

Publication number
JPH02106070A
JPH02106070A JP63260001A JP26000188A JPH02106070A JP H02106070 A JPH02106070 A JP H02106070A JP 63260001 A JP63260001 A JP 63260001A JP 26000188 A JP26000188 A JP 26000188A JP H02106070 A JPH02106070 A JP H02106070A
Authority
JP
Japan
Prior art keywords
gate
solid
cmd
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63260001A
Other languages
Japanese (ja)
Inventor
Kazuya Matsumoto
一哉 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP63260001A priority Critical patent/JPH02106070A/en
Publication of JPH02106070A publication Critical patent/JPH02106070A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PURPOSE:To realize high density, high sensitivity and high integration degree by connecting a photoconductive film turning to a photo detecting region with the gate region of a CMD constituting each picture element, and arranging the film on the upper part of the gate region. CONSTITUTION:A capacitor is constituted of a gate electrode 27, a transparent electrode 31 and a photoconductive film 30 sandwiched between them. The transparent electrode 31 constitutes charge modulation devices(CMD) and photo detectors in the form of a matrix, and constitutes row lines of a two-dimensional solid-state image sensing element. A source electrode 29 constitutes, in the similar manner, column lines of the solid-state element, thereby constituting a two dimensional CMD area sensor as a whole. As a result, photoelectric conversion is performed by a photoconductive film 30 formed on a gate electrode 27, so that spectral sensitivity all over the visible region is increased, and the aperture ratio of photo detecting part can be increased. Thereby high density, high sensitivity and high integration degree are realized.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電荷変調素子を用いた固体撮像装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a solid-state imaging device using a charge modulation element.

〔従来の技術〕[Conventional technology]

従来、固体撮像装置としては、COD、BBD等の電荷
転送素子を用いたものや、MOSトランジスタを用いた
ものなどが広く用いられている。しかし、これらの固体
撮像装置は電荷転送時に電荷の漏れがあること、及び光
検出感度が低いことなどの問題点がある。
Conventionally, as solid-state imaging devices, devices using charge transfer devices such as CODs and BBDs, devices using MOS transistors, and the like have been widely used. However, these solid-state imaging devices have problems such as charge leakage during charge transfer and low photodetection sensitivity.

このような欠点を解決するものとして、本願人は、特開
昭60−140752号公報、特開昭60−20606
3号公報およびJapanese  Journal 
 ofApplied Physics のVOl、N
(L5 1985に ’ A NewMO5Photo
transistor Operating in a
 Non−Destructivs Readout 
Mode”等により電荷変調素子(Charge Mo
dulatlon Devise ;以下CMDと略称
する)を用いた固体撮像装置を開発した。
In order to solve these drawbacks, the applicant has disclosed Japanese Patent Application Laid-Open No. 60-140752 and Japanese Patent Application Laid-Open No. 60-20606.
Publication No. 3 and Japanese Journal
of Applied Physics VOl, N
(L5 1985 'A NewMO5Photo
transistor operating in a
Non-Destructives Readout
The charge modulation element (Charge Mo
We have developed a solid-state imaging device using a dulatlon device (hereinafter abbreviated as CMD).

これら、MISゲート構造によるCMDを用いた固体撮
像装置では、ソース−ゲート選択方式による読み出し方
式が画素の縮小化と云う点で最も有望である。
In these solid-state imaging devices using a CMD with an MIS gate structure, a readout method using a source-gate selection method is most promising in terms of pixel miniaturization.

以下に、従来のMISゲート構造のCMDを用いたソー
ス−ゲート選択方式による固体撮像装置の画像デバイス
の受光素子を説明する。
Below, a light receiving element of an image device of a solid-state imaging device using a source-gate selection method using a CMD with a conventional MIS gate structure will be described.

第3図は、本廓人が提案した既知の固体撮像装置である
CMD受光素子の各画素を構成する断面図を示す、先ず
、このCMD受光素子において、nチャネルでデバイス
の構造、パラメータ等を説明する。第3図において、I
Iはp−型doo>の基板であり、この基板11の濃度
は約10” 〜10”cm−”の範囲である。12は基
板11上にエピタキシャル法等により堆積したn−型エ
ピタキシャル層であり、n−型チャネル領域を形成する
。前記n”型エピタキシャル層の厚さは約5〜10μm
程度で、その濃度は約1〜5×10目C14程度である
。前記n−型エピタキシャル層の表面には、浅い拡散層
で形成されるn°型ドレイン領域13と深い拡散層で形
成されるn゛型トドレイン領域14浅い拡rP1FMで
形成されるn゛゛ソース領域15が設けられている。こ
の場合、前記n°型ドレイン領域13とn゛゛ソース領
域15は後述するゲート電極に対して自己整合的に形成
されている。
FIG. 3 shows a cross-sectional view of each pixel of a CMD light-receiving element, which is a known solid-state imaging device proposed by Honkakuin. First, in this CMD light-receiving element, the structure, parameters, etc. explain. In Figure 3, I
I is a p-type doo> substrate, and the concentration of this substrate 11 is in the range of about 10'' to 10''cm-''. 12 is an n-type epitaxial layer deposited on the substrate 11 by an epitaxial method or the like. and forms an n-type channel region.The thickness of the n'' type epitaxial layer is about 5 to 10 μm.
The density is about 1 to 5×10 C14. On the surface of the n-type epitaxial layer, there are an n° type drain region 13 formed by a shallow diffusion layer, an n° type drain region 14 formed by a deep diffusion layer, and an n° source region 15 formed by a shallow expanded rP1FM. is provided. In this case, the n° type drain region 13 and the n° source region 15 are formed in a self-aligned manner with respect to a gate electrode, which will be described later.

前記n゛゛ドレイン領域13の拡散の深さは約0.5a
m以下である。16は前記n−型エピタキシャル層の表
面に形成したゲート絶縁膜であり、その厚さは約200
〜1000λ程度である。17は、このゲート絶縁膜1
6上に形成したゲート電極で、このゲート電極17に対
して前記n°型ドレイン2頁域13およびn゛゛ソース
領域15が自己整合的に形成されている。ゲート電極1
7は、例えばポリシリコン等で約1oooÅ以下の膜厚
で形成されている。18はゲート電極17上に形成した
絶縁膜であり19はn°型ソース領域15上に形成され
たソース電極である。
The diffusion depth of the n'' drain region 13 is approximately 0.5a.
m or less. 16 is a gate insulating film formed on the surface of the n-type epitaxial layer, and its thickness is approximately 200 mm.
~1000λ. 17 is this gate insulating film 1
The gate electrode 17 is formed on the gate electrode 17, and the n° type drain region 13 and the n° source region 15 are formed in a self-aligned manner with respect to the gate electrode 17. Gate electrode 1
7 is made of, for example, polysilicon or the like and has a thickness of about 100 Å or less. 18 is an insulating film formed on the gate electrode 17, and 19 is a source electrode formed on the n° type source region 15.

次に、第3図に基づいて前記CMD受光素子の動作を簡
単に説明する。同図において、前記ゲート電極17にマ
イナス電位(図示せず)を印加し、このゲート電極17
の上方から入射される入射光20により、信号電荷を発
生させ、この信号電荷をゲート電極17の真下のn−型
エピタキシャル層内のn−型チャネル領域12の表面に
蓄積する。この信号電荷の蓄積により、n−型チャネル
領域12内を流れるn9型ソース碩域15とn゛゛ドレ
イン領域13および14間の電子電流を変調するもので
ある。
Next, the operation of the CMD light receiving element will be briefly explained based on FIG. In the figure, a negative potential (not shown) is applied to the gate electrode 17.
Signal charges are generated by the incident light 20 incident from above, and the signal charges are accumulated on the surface of the n-type channel region 12 in the n-type epitaxial layer directly below the gate electrode 17. This accumulation of signal charges modulates the electron current flowing within the n-type channel region 12 between the n9-type source region 15 and the n-type drain regions 13 and 14.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

前記の従来のCMDにおいては、第3図に示すように入
射光20はゲート電i17を通過してn−型チャネル領
域12に入射するため全ての入射光は、ゲート電極17
によりn−型チャネル領域12に到達する前に光強度の
減衰を受ける。この光強度の減衰は光感度の低下となり
、特に青感度の低下が顕著となる欠点を有するものであ
る。
In the conventional CMD, as shown in FIG. 3, the incident light 20 passes through the gate electrode i17 and enters the n-type channel region 12, so that all the incident light is
Due to this, the light intensity is attenuated before reaching the n-type channel region 12. This attenuation of light intensity results in a decrease in photosensitivity, which has the disadvantage that the decrease in blue sensitivity is particularly noticeable.

二の発明は、前記従来のCMDを用いた固体撮像装置に
おける欠点を除去するためになされたもので、CMDを
用い、高感度でかつ製作容易な固体撮像装置を提供する
ことを目的とするものである。
The second invention was made to eliminate the drawbacks of the conventional solid-state imaging device using a CMD, and aims to provide a solid-state imaging device using a CMD that is highly sensitive and easy to manufacture. It is.

〔課題を解決するための手段および作用〕この発明は、
行選択信号を印加する複数の行ラインと、列選択信号を
印加する複数の列ラインと、列ラインに接続された一方
の主電極と、共通に接続された他方の主電極と主電極間
に配設されたチャネル領域とゲート領域とからなるCM
Dと、該CMDのゲート領域と行ラインとの間に接続さ
れたコンデンサと、該ゲート領域に接続された光導電膜
とを備え、入射光量に応じて前記光導電膜の抵抗値が変
化することを利用して、CMDのゲート電位を変化させ
て信号を読出し、受光効率が高く、全波長領域に亘り高
感度のビデオ信号を得るようにするものである。
[Means and effects for solving the problem] This invention has the following features:
A plurality of row lines to which a row selection signal is applied, a plurality of column lines to which a column selection signal is applied, one main electrode connected to the column line, and the other main electrode connected in common to the main electrode. CM consisting of a channel region and a gate region arranged
D, a capacitor connected between the gate region and the row line of the CMD, and a photoconductive film connected to the gate region, and the resistance value of the photoconductive film changes depending on the amount of incident light. Taking advantage of this, the gate potential of the CMD is changed to read the signal, thereby obtaining a video signal with high light receiving efficiency and high sensitivity over the entire wavelength range.

〔実施例〕〔Example〕

以下、この発明の実施例について説明する。 Examples of the present invention will be described below.

第1図(A)は、この発明によるCMDを受光素子とし
て用いた固体撮像装置の第1実施例の構成を示す平面図
で、同図(B)は、x−x’線に沿った断面図である。
FIG. 1(A) is a plan view showing the configuration of a first embodiment of a solid-state imaging device using a CMD according to the present invention as a light receiving element, and FIG. 1(B) is a cross-sectional view taken along the line xx'. It is a diagram.

このCMD受光素子において、前記本願人が提案したも
のと同様にnチャネルでデバイスの構造、パラメータ等
を説明する。
Regarding this CMD light-receiving element, the structure, parameters, etc. of the device will be explained using an n-channel, similar to the one proposed by the applicant.

第1図(A)および(B)において、21はP−型<1
00>のシリコン基板であり、この基板21の濃度は約
10′z〜10”cm−’の範囲である。22は基板2
1上にエピタキシャル法等により堆積したn−型エピタ
キシャル層であり、n−型チャネル領域を形成する。前
記n−型エピタキシャル層の厚さは約5〜10μm程度
で、その濃度は約1〜5X10′3CI−3程度である
。23は前記n−型エピタキシャル層の表面に形成した
n°型ソース領域である。24は、このn“型ソース領
域23を取り囲むように形成された該ソース領域よりや
や浅いP−型ゲートイオン注入領域である。
In FIGS. 1(A) and (B), 21 is P-type<1
00>, and the concentration of this substrate 21 is in the range of about 10'z to 10''cm-'.
This is an n-type epitaxial layer deposited on 1 by an epitaxial method or the like, and forms an n-type channel region. The thickness of the n-type epitaxial layer is about 5 to 10 μm, and the concentration is about 1 to 5×10'3 CI-3. Reference numeral 23 denotes an n° type source region formed on the surface of the n− type epitaxial layer. Reference numeral 24 denotes a P- type gate ion implantation region which is formed to surround this n'' type source region 23 and is slightly shallower than the source region.

このP−ゲートイオン注入領域24は、本願人が既に提
案した特開昭61−98764号公報等で示されている
形成方法で設けられている。25は各画素を構成する単
位CMDを分離するために形成した各画素共通となるn
゛型ドレイン領域であり、このドレイン領域はP−ゲー
トイオン注入領域24よりやや深い領域を有している。
This P-gate ion implantation region 24 is provided by a forming method already proposed by the applicant and disclosed in Japanese Unexamined Patent Publication No. 61-98764. 25 is n which is common to each pixel and is formed to separate the unit CMD constituting each pixel.
This drain region has a slightly deeper region than the P-gate ion implantation region 24.

26は3101%P S G (Phospho 5l
licate Glass)等から成る絶縁膜である。
26 is 3101% P S G (Phospho 5l
This is an insulating film made of licate glass or the like.

27はモリブデン等の金属からなるゲート電極であり、
絶縁膜26に形成したコンタクトホール28によりゲー
トSTI域24と接合されている。29はソース23に
接続されたソース電極であり、一方向に配列されたCM
D群のソースを互いに接続している。30はゲート電極
27上に形成された光導電膜であり、アモルファスシリ
コン、あるいはZn5e等の化合物半導体で構成されて
いる。31は光導電膜30上に形成された透明電極であ
り、ソース電極29と直交する方向の一方向に配列され
たCMD群に沿って配設されている。
27 is a gate electrode made of metal such as molybdenum;
It is connected to the gate STI region 24 through a contact hole 28 formed in the insulating film 26. 29 is a source electrode connected to the source 23, and CM arranged in one direction.
The sources of group D are connected together. A photoconductive film 30 is formed on the gate electrode 27 and is made of amorphous silicon or a compound semiconductor such as Zn5e. Reference numeral 31 denotes a transparent electrode formed on the photoconductive film 30, and is arranged along a CMD group arranged in one direction perpendicular to the source electrode 29.

このように構成された固体撮像装置において、ゲート電
極27と透明電極31およびそれらの間にはさまれた光
導電膜30とがコンデンサを形成している。また、透明
電極31がCMD受光素子をマI−IJフックス状構成
して二次元の固体撮像素子の行ラインを構成し、ソース
電極29が同様にこの固体撮像素子の列ラインを構成し
ており、全体として二次元CMDエリアセンサーが構成
されている。
In the solid-state imaging device configured in this manner, the gate electrode 27, the transparent electrode 31, and the photoconductive film 30 sandwiched between them form a capacitor. Further, the transparent electrode 31 configures the CMD light receiving element in an I-IJ hook shape to configure the row lines of the two-dimensional solid-state image sensor, and the source electrode 29 similarly configures the column lines of this solid-state image sensor. , a two-dimensional CMD area sensor is constructed as a whole.

次に、このように構成された固体撮像装置の動作を説明
する。
Next, the operation of the solid-state imaging device configured as described above will be explained.

先ず、成る1つの行ライン31に電圧V、@が加わると
、この行ラインにつながったCMDのゲートドレイン間
のpn接合が順バイアスされる。
First, when a voltage V, @ is applied to one row line 31, the pn junction between the gate and drain of the CMD connected to this row line is forward biased.

このため、ゲート電極27−光導電膜3〇−透明電極3
1から成るコンデンサは電圧(v#m−φB)まで充電
される。ここでφBはpn接合の順方向電圧である。以
上がリセット動作である。その後、この行ラインが0■
となると、前記コンデンサに電圧(v−m−φB)が保
たれ、CMDの各ゲート電位■。は、−(V、l−φB
)となる。
For this reason, gate electrode 27 - photoconductive film 30 - transparent electrode 3
A capacitor consisting of 1 is charged to a voltage (v#m-φB). Here, φB is the forward voltage of the pn junction. The above is the reset operation. After that, this line becomes 0■
Then, the voltage (v-m-φB) is maintained in the capacitor, and the potential of each gate of CMD is ■. is -(V, l-φB
).

この状態で光入射が無ければ、ゲート電位V、はそのま
ま保たれるが、光入射があると光導電膜30の抵抗が低
下するため、コンデンサが放電し、ゲート電位V6は上
昇する。この電位上昇は、画素ごとに入射した光量にほ
ぼ比例したものとなる。ここまでが蓄積動作となる。
In this state, if no light is incident, the gate potential V remains unchanged, but if light is incident, the resistance of the photoconductive film 30 decreases, the capacitor discharges, and the gate potential V6 increases. This potential increase is approximately proportional to the amount of light incident on each pixel. This is the accumulation operation.

読出し周期になるとこの行ラインに電圧■7が加わる。In the read cycle, voltage 7 is applied to this row line.

このためこの行ラインにつながった各CMDのゲート電
位はさらに■えたけ上昇する。このため、列選択信号に
より列選択トランジスタが順次にオンするに従って、各
CMDの入射光に比例した信号が、ビデオラインC図示
せず)より出力される。前記リセット、Naおよび読出
し動作が繰返えされることによって撮像動作が行なわれ
る。
Therefore, the gate potential of each CMD connected to this row line rises by an even greater amount. Therefore, as the column selection transistors are sequentially turned on by the column selection signal, a signal proportional to the incident light of each CMD is output from the video line C (not shown). An imaging operation is performed by repeating the reset, Na, and read operations.

以上説明したように、この実施例で示した構成により、
ビデオ信号読出しの可能な固体撮像装置が得られるが、
この構成によれば、光電変換がゲート電極上に形成した
光導電膜でおこなわれるため、分光感度が可視域全般に
わたって高い好ましい特性のものとなる。また、受光部
分の開口率が高(、高密度・高集積化に適したものとな
る。
As explained above, with the configuration shown in this example,
Although a solid-state imaging device capable of reading out video signals can be obtained,
According to this configuration, since photoelectric conversion is performed in the photoconductive film formed on the gate electrode, the spectral sensitivity is high over the entire visible range and has a desirable characteristic. In addition, the aperture ratio of the light-receiving portion is high (which makes it suitable for high density and high integration).

第2図(A)は、更に他の実施例の構成を示す平面図で
あり、同図(B)は、そのx−x’線に沿った断面図で
ある。
FIG. 2(A) is a plan view showing the configuration of still another embodiment, and FIG. 2(B) is a sectional view taken along the line xx'.

この実施例において、CMDの裏面ゲートを構成するシ
リコン基板21上に、チャネルを構成するエピタキシャ
ル層22、CMDのソース領域23、P−型ゲートイオ
ン注入領域24が形成されている点については、第1実
施例と同様である。
In this embodiment, an epitaxial layer 22 constituting a channel, a source region 23 of the CMD, and a P-type gate ion implantation region 24 are formed on a silicon substrate 21 constituting the back gate of the CMD. This is the same as the first embodiment.

この実施例では、ゲート領域24上の一部に、薄いSt
O,等からなる誘電体膜34及びキャパシタ電極35が
積層された領域が形成されている。そして、これらの各
構成部P−型ゲートイオン注入領域24.誘電体111
[34,キャパシタ電極35でコンデンサを形成してお
り、一方向に配列された各キャパシタ電極35は第2図
(A)にある様に互いに接続されている。キャパシタ電
極35は第2図(A)に示されるように互いに接続され
ている。ゲート9N域24の他の部分には、コンタクト
ホール28を通してゲート電極27が接続されている。
In this embodiment, a thin St.
A region is formed in which a dielectric film 34 made of O, etc. and a capacitor electrode 35 are laminated. Then, each of these constituent parts P-type gate ion implantation region 24. dielectric 111
[34, The capacitor electrodes 35 form a capacitor, and the capacitor electrodes 35 arranged in one direction are connected to each other as shown in FIG. 2(A). The capacitor electrodes 35 are connected to each other as shown in FIG. 2(A). A gate electrode 27 is connected to the other part of the gate 9N region 24 through a contact hole 28.

そして、ゲート電極27とキャパシタ電極35とは、P
SG等から成る眉間絶縁膜36により分離されている。
The gate electrode 27 and the capacitor electrode 35 are connected to P
They are separated by a glabellar insulating film 36 made of SG or the like.

ゲート1i極27上には、光導電膜30及び透明電極3
1が形成されているが、この実施例においては、光導電
膜30及び透明電極31は、パターンを形成せず、−様
に形成されている。そして、キャパシタ電極35及びソ
ース電極29とは互いに直交し、それぞれ行ライン及び
列ラインを形成するように構成されている。
A photoconductive film 30 and a transparent electrode 3 are placed on the gate 1i pole 27.
1 is formed, but in this embodiment, the photoconductive film 30 and the transparent electrode 31 are formed in a negative pattern without forming a pattern. The capacitor electrode 35 and the source electrode 29 are configured to be orthogonal to each other and form a row line and a column line, respectively.

この実施例による固体撮像装置の構成は、キャパシタ電
極35が行ラインを、ソース電極が列ラインを構成して
おり、各画素を構成するCMDの各ゲート領域24には
、光導電膜30、透明電極31から成るコンデンサが接
続されている。
In the structure of the solid-state imaging device according to this embodiment, the capacitor electrodes 35 form row lines, the source electrodes form column lines, and each gate region 24 of the CMD forming each pixel is provided with a photoconductive film 30, a transparent A capacitor consisting of electrodes 31 is connected.

そして、これらのコンデンサの外部電極を構成する一様
に形成されている透明電極31には、ターゲット電源■
7が接続されている。
The uniformly formed transparent electrodes 31 constituting the external electrodes of these capacitors are connected to a target power supply ■
7 is connected.

次に、このように構成された回路構成をもつ固体撮像装
置の動作を説明する。
Next, the operation of the solid-state imaging device having the circuit configuration as described above will be explained.

まず、成る1つの行ラインに電圧v2が加わると、この
ラインのCMDのゲート・ドレイン間のpn接合が順バ
イアスされ、ゲーL fiJl域24−誘電体膜34−
キャパシタ電極35から成るコンデンサは、(v pc
−φB)まで充電される。続いて、この行ラインが0■
となると、各CMDのゲート電位は=(■2−φB)と
なる、この後光入射があると、光導電膜30の抵抗率が
低下するため、各CMDのゲート6M域24にターゲッ
ト電源■7から透明電極31、光導電130を通してt
凍が流れ、各CMDのゲート電位は上昇する。この電位
上昇は画素ごとに入射した光量にほぼ比例する。
First, when a voltage v2 is applied to one row line, the pn junction between the gate and drain of the CMD of this line is forward biased, and the gate L fiJl region 24 - dielectric film 34 -
The capacitor consisting of the capacitor electrode 35 has (v pc
-φB). Next, this line is 0■
Then, the gate potential of each CMD becomes = (■2-φB). If light is incident after this, the resistivity of the photoconductive film 30 decreases, so the target power supply ■ is applied to the gate 6M region 24 of each CMD. 7 through the transparent electrode 31 and the photoconductor 130.
As the ice flows, the gate potential of each CMD rises. This potential increase is approximately proportional to the amount of light incident on each pixel.

読出し周期後が(ると、行ラインに電圧v#。After the read cycle, the voltage V# is applied to the row line.

が加わり、各CMDのゲート電位は更にV、だけ上昇す
る。したがって、列選択信号により、列選択トランジス
タが順次オンするにしたがい、CMDの信号がビデオラ
インより出力される。
is added, and the gate potential of each CMD further increases by V. Therefore, as the column selection transistors are sequentially turned on by the column selection signal, the CMD signal is output from the video line.

以下同様にして一画面のビデオ信号が順次読出される。Thereafter, one screen of video signals is sequentially read out in the same manner.

この実施例においては、光導電膜及び透明電極のバター
ニングを必要としないため、製造容易となる利点がある
This embodiment has the advantage of being easy to manufacture because it does not require patterning of the photoconductive film and the transparent electrode.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明したように、この発明は、受光領域とな
る光導電膜を、各画素を構成するCMDのゲート領域に
接続してその上部に配設したので、画素寸法を微小化し
ても、受光効率が高く、可視光の全波長領域に亘り感度
を高くすることができ、高密度で、且つ高感度のカラー
撮像に適した固体撮像装置を得ることができる。
As explained in detail above, in this invention, the photoconductive film serving as the light receiving area is connected to and disposed above the gate area of the CMD constituting each pixel, so that even if the pixel size is miniaturized, It is possible to obtain a solid-state imaging device that has high light reception efficiency, can increase sensitivity over the entire wavelength range of visible light, and is suitable for high-density and high-sensitivity color imaging.

また、この発明による撮像装置においては、他画素への
信号の混入がなくなり、したがって解像度が高く、また
カラー撮像時の混色がなくなるという効果が得られる。
Further, in the imaging device according to the present invention, there is no signal mixing with other pixels, so that the effects of high resolution and no color mixture during color imaging can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(A)及び(B)は、この発明による固体撮像装
置の一実施例を示す平面図及び断面図。 第2図(A)及び(B)は、この発明による固体撮像装
置の他の実施例を示す平面図及び断面図。 第3図は従来の固体撮像装置の断面図である。 21−・・・−・・・−・−・−・シリコン基板22−
・−・・・・−・・・・n−型チャネル領域23−・−
・−・・・−・−n゛型ソース領域24・−・・−・−
・・・−・−p−型ゲート、イオン注入領域25・・−
・・−・−・・−n゛型ドレイン領域26−−−−−−
−・・−・−・−・絶縁膜27・・−・・−・・・−・
−ゲート電極30−・・−一−−−−−−−・光導電膜
31・・・−・−・−・・透明電極 (B)
FIGS. 1(A) and 1(B) are a plan view and a sectional view showing an embodiment of a solid-state imaging device according to the present invention. FIGS. 2(A) and 2(B) are a plan view and a sectional view showing another embodiment of the solid-state imaging device according to the present invention. FIG. 3 is a sectional view of a conventional solid-state imaging device. 21--...------Silicon substrate 22-
・−・・−・・n− type channel region 23−・−
・−・・−・−n゛ type source region 24・−・・−・−
...--p-type gate, ion implantation region 25...-
・・−・−・・−n゛ type drain region 26−−−−−
−・・−・−・−・Insulating film 27・・−・・−・−・
-Gate electrode 30--1--Photoconductive film 31--Transparent electrode (B)

Claims (1)

【特許請求の範囲】 1、行選択信号を印加する複数の行ラインと、列選択信
号を印加する複数の列ラインと、前記列ラインに接続さ
れた一方の主電極と、共通に接続された他方の主電極と
主電極間に配設されたチャネル領域とゲート領域とから
なる画素を構成する電荷変調素子と、該電荷変調素子の
ゲート領域と行ラインとの間に接続されたコンデンサと
、前記ゲート領域に接続された光導電膜とを備えたこと
を特徴とする固体撮像装置。 2、前記コンデンサは、前記ゲート領域と前記行ライン
とそれらの間に配設された光導電膜とにより構成されて
いることを特徴とする請求項第1項記載の固体撮像装置
。 3、前記コンデンサは、前記ゲート領域と前記行ライン
とそれらの間に配設された絶縁膜とで構成され、前記ゲ
ート領域に接続された光導電膜にはターゲット電圧が印
加された透明電極が配設されていることを特徴とする請
求項第1項記載の固体撮像装置。
[Claims] 1. A plurality of row lines to which a row selection signal is applied, a plurality of column lines to which a column selection signal is applied, and one main electrode connected to the column line are connected in common. a charge modulation element constituting a pixel including a channel region and a gate region disposed between the other main electrode; a capacitor connected between the gate region of the charge modulation element and the row line; A solid-state imaging device comprising: a photoconductive film connected to the gate region. 2. The solid-state imaging device according to claim 1, wherein the capacitor is constituted by the gate region, the row line, and a photoconductive film disposed between them. 3. The capacitor is composed of the gate region, the row line, and an insulating film disposed between them, and the photoconductive film connected to the gate region has a transparent electrode to which a target voltage is applied. 2. The solid-state imaging device according to claim 1, further comprising a solid-state imaging device.
JP63260001A 1988-10-15 1988-10-15 Solid-state image sensing device Pending JPH02106070A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63260001A JPH02106070A (en) 1988-10-15 1988-10-15 Solid-state image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63260001A JPH02106070A (en) 1988-10-15 1988-10-15 Solid-state image sensing device

Publications (1)

Publication Number Publication Date
JPH02106070A true JPH02106070A (en) 1990-04-18

Family

ID=17341918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63260001A Pending JPH02106070A (en) 1988-10-15 1988-10-15 Solid-state image sensing device

Country Status (1)

Country Link
JP (1) JPH02106070A (en)

Similar Documents

Publication Publication Date Title
JP3467858B2 (en) Photoelectric conversion element
WO2018018762A1 (en) Composite dielectric grate-based double-device photosensitive detection unit, detector and method therefor
JPS60130274A (en) Solid-state image pickup device
JPS5941351B2 (en) Color solid-state image sensor
CN101271911A (en) Image sensor, single-plate color image sensor, and electronic device
JP4171723B2 (en) CMOS image sensor and manufacturing method thereof
JPS58138187A (en) Solid-state image sensor
TW201539728A (en) Image sensor with dielectric charge trapping device
KR100560309B1 (en) CMOS Image Sensor And Method For Detecting light color sensitivity Thereof
JPS6033340B2 (en) solid-state imaging device
JP2504504B2 (en) Photoelectric conversion device
TW544928B (en) CMOS image sensor and manufacturing method for the same
JPS5846068B2 (en) charge-coupled device
JP3655760B2 (en) Infrared solid-state image sensor
JPS5814569A (en) Color image pickup device
JPS60254886A (en) Solid-state image pickup device
JPH02106070A (en) Solid-state image sensing device
JPH0475383A (en) Solid-state image sensing element
JPS6160592B2 (en)
JPS63164270A (en) Laminated type solid-state image sensing device
Miyatake et al. An interline-transfer CCD imager with floating photodiodes
JPS62206878A (en) Solid-state image pickup element
JPS5870685A (en) Solid-state image pickup device
JPS59163860A (en) Solid-state image pickup element
JPS61248553A (en) Solid-state image pickup device